KR20210027002A

KR20210027002A - 인쇄회로기판

Info

Publication number: KR20210027002A
Application number: KR1020190164683A
Authority: KR
Inventors: 조영일; 백용호; 이상민; 최재민; 김태성
Original assignee: 삼성전기주식회사
Priority date: 2019-09-02
Filing date: 2019-12-11
Publication date: 2021-03-10
Also published as: TW202111903A

Abstract

본 개시는 절연바디 및 상기 절연바디 상에 또는 내에 배치된 복수의 코어 배선층을 포함하는 코어리스 기판, 상기 코어리스 기판의 상면 및 하면 각각의 적어도 일부를 덮는 빌드업 절연층, 및 상기 빌드업 절연층의 상면 및 하면 중 적어도 하나의 면 상에 배치된 빌드업 배선층을 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}

본 개시는 인쇄회로기판, 예를 들면, 전자부품의 내장이 가능한 인쇄회로기판에 관한 것이다.

최근 전자기기 세트 제품은 기능이 많아짐과 동시에 지속적으로 얇아지고 있다. 따라서, 세트에 포함되는 기판에도 더 얇고 밀도가 높은 디자인 룰이 요구되고 있다. 이러한 초고밀도 및 소형화에 따라서, 다양한 형태의 기판 기술이 요구되고 있다. 이와 함께, 전자부품의 내장이 가능하며, 충분한 강성과 휨 특성을 확보할 수 있는 기판 기술이 요구되고 있다.

본 개시의 여러 목적 중 하나는 얇은 두께와 높은 배선 밀도에 대응할 수 있으며, 휨 문제를 개선할 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는 전자부품을 용이하게 내장할 수 있는 인쇄회로기판을 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 휨에 대응할 수 있는 절연재료를 이용하여 형성된 코어리스 기판을 인쇄회로기판의 중심에 배치되는 코어 구조체로 이용하고, 이러한 코어 구조체에 관통부를 형성하여 필요에 따라 전자부품을 내장하며, 또한 이러한 코어 구조체의 양측에 고밀도 회로 형성에 대응할 수 있는 절연재료를 빌드업 형태로 배치하여 추가로 배선을 설계하는 것이다.

예를 들면, 일례에 따른 인쇄회로기판은, 절연바디, 및 상기 절연바디 상에 또는 내에 배치된 복수의 코어 배선층을 포함하며, 상기 절연바디를 관통하는 관통부를 갖는 코어리스 기판; 상기 관통부에 배치된 전자부품; 상기 코어리스 기판의 양면의 적어도 일부를 덮으며, 상기 전자부품의 적어도 일부를 매립하며, 상기 관통부의 적어도 일부를 채우는 제1빌드업 절연층; 상기 제1빌드업 절연층의 상면 상에 배치된 제1빌드업 배선층; 상기 제1빌드업 절연층의 상면 상에 배치되며, 상기 제1빌드업 배선층의 적어도 일부를 덮는 제2빌드업 절연층; 및 상기 제2빌드업 절연층의 상면 상에 배치된 제2빌드업 배선층; 을 포함하며, 상기 절연바디는 상기 제2빌드업 절연층과 다른 종류의 재료를 포함하는 것일 수 있다.

또는, 일례에 따른 인쇄회로기판은, 복수의 코어 절연층, 복수의 프라이머층, 및 복수의 코어 배선층을 포함하는 코어리스 기판; 상기 코어리스 기판의 양면 각각의 적어도 일부를 덮는 빌드업 절연층; 및 상기 빌드업 절연층의 적어도 일면 상에 배치된 빌드업 배선층; 을 포함하며, 상기 코어 절연층 각각은 상기 프라이머층 각각보다 두꺼우며, 상기 복수의 프라이머층 중 적어도 하나는 상기 복수의 코어 절연층 사이에 배치되며, 다른 적어도 하나는 상기 복수의 코어 절연층 중 최상측의 코어 절연층 및 최하측의 코어 절연층 중 적어도 하나와 상기 빌드업 절연층 사이에 배치된 것일 수 있다.

본 개시의 여러 효과 중 일 효과로서 얇은 두께와 높은 배선 밀도에 대응할 수 있으며, 휨 문제를 개선할 수 있는 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 일 효과로서 전자부품을 용이하게 내장할 수 있는 인쇄회로기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 5는 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 6은 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 7a 및 도 7b는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 9는 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 10은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 11은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 12a 및 도 12b는 도 8의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 13은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 14는 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 15는 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 16은 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 17a 및 도 17b는 도 13의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 18은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19는 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 20은 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 21은 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 22a 및 도 22b는 도 18의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 23은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 24는 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 25는 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 26은 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 27a 및 도 27b는 도 23의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 28은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 29는 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 30은 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 31은 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.
도 32a 및 도 32b는 도 28의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

전자기기

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 내장된 인쇄회로기판 형태의 패키지 기판일 수 있다. 또는, 반도체 패키지(1121)는 이러한 패키지 기판 상에 능동부품 및/또는 수동부품을 포함하는 전자부품이 더 표면실장 배치된 것일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

인쇄회로기판

도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 일례에 따른 인쇄회로기판(100A)은 코어 구조체(110), 및 코어 구조체(110)의 상측 및 하측에 배치된 빌드업 구조체(120)를 포함한다. 필요에 따라서, 일례에 따른 인쇄회로기판(100A)은 빌드업 구조체(120)의 상측 및 하측에 각각 배치된 제1 및 제2패시베이션층(130, 140)을 더 포함할 수 있다.

코어 구조체(110)는 제1코어 절연층(111a), 제1코어 절연층(111a) 내에 매립되며 상면이 제1코어 절연층(111a)의 상면으로부터 노출된 제1코어 배선층(112a), 제1코어 절연층(111a)의 하면 상에 돌출 배치된 제2코어 배선층(112b), 제1코어 절연층(111a)을 관통하며 제1 및 제2코어 배선층(112a, 112b)을 연결하는 제1코어 비아층(113a), 제1코어 절연층(111a)의 하면 상에 배치되며 제2코어 배선층(112b)을 덮는 제2코어 절연층(111b), 제2코어 절연층(111b)의 하면 상에 돌출 배치된 제3코어 배선층(112c), 및 제2코어 절연층(111b)을 관통하며 제2 및 제3코어 배선층(112b, 112c)을 연결하는 제2코어 비아층(113b)을 포함한다. 코어 구조체(110)는 코어리스(Coreless) 기판 구조를 가진다. 여기서, 코어리스 기판 구조는 후술하는 바와 같이 디테치 캐리어 필름을 이용하는 코어리스 공정을 통하여 제조된 기판 구조를 말한다. 예를 들면, 코어리스 기판 구조는 중심부에 다른 절연층보다 두꺼우며 다른 절연층보다 강성이 우수한 코어층을 포함하지 않는 구조일 수 있다.

빌드업 구조체(120)는 코어 구조체(110)의 상면 및 하면을 덮는 제1빌드업 절연층(121a), 제1빌드업 절연층(121a)의 상면 상에 돌출 배치된 제1빌드업 배선층(122a), 제1빌드업 절연층(121a)을 관통하며 제1코어 배선층(112a) 및 제1빌드업 배선층(122a)을 연결하는 제1빌드업 비아층(113a), 제1빌드업 절연층(121a)의 상면 상에 배치되어 제1빌드업 배선층(122a)을 덮는 제2빌드업 절연층(121b), 제2빌드업 절연층(121b)의 상면 상에 돌출 배치된 제2빌드업 배선층(122b), 제2빌드업 절연층(121b)을 관통하며 제1 및 제2빌드업 배선층(122a, 122b)을 연결하는 제2빌드업 비아층(123b), 제1빌드업 절연층(121a)의 하면 상에 돌출 배치된 제3빌드업 배선층(122c), 제1빌드업 절연층(121a)을 관통하며 제3코어 배선층(112c) 및 제3빌드업 배선층(122c)을 연결하는 제3빌드업 비아층(113c), 제1빌드업 절연층(121a)의 하면 상에 배치되어 제3빌드업 배선층(122c)을 덮는 제3빌드업 절연층(121c), 제3빌드업 절연층(121c)의 하면 상에 돌출 배치된 제4빌드업 배선층(122d), 및 제3빌드업 절연층(121c)을 관통하며 제3 및 제4빌드업 배선층(122c, 122d)을 연결하는 제4빌드업 비아층(123d)을 포함한다.

한편, 제1 및 제2코어 비아층(113a, 113b)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있다. 예컨대, 제1 및 제2코어 비아층(113a, 113b)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 이를 통하여, 코어 구조체(110)가 별도의 코어층을 포함하지 않는 코어리스 기판의 구조를 가짐을 알 수 있다. 또한, 제1 및 제2빌드업 비아층(123a, 123b)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있다. 또한, 제3 및 제4빌드업 비아층(123c, 123d)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있다. 또한, 제1 및 제2빌드업 비아층(123a, 123b)의 접속비아와 제3 및 제4빌드업 비아층(123c, 123d)의 접속비아는 코어 구조체(110)를 사이에 두고 서로 반대 방향의 테이퍼진 프로파일을 가질 수 있다. 예컨대, 제1 및 제2빌드업 비아층(123a, 123b)은 단면 상으로 상측의 폭이 하측의 폭보다 넓은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 또한, 제3 및 제4빌드업 비아층(123c, 123d)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 이를 통하여, 빌드업 구조체(120)가 코어 구조체(110)를 중심에 두고 상측 및 하측으로 빌드업된 구조를 가짐을 알 수 있다.

한편, 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c)은 서로 다른 종류의 재료를 포함할 수 있다. 예를 들면, 제1 및 제2코어 절연층(111a, 111b)은 각각 제1 내지 제3빌드업 절연층(121a, 121b, 121c)각각 보다 엘라스틱 모듈러스(Elastic Modulus)가 클 수 있다. 즉, 강성이 우수할 수 있다. 이를 통하여, 코어 구조체(110)가 코어리스 기판의 구조를 가짐에도 휨 개선에 효과적일 수 있다. 제한되지 않는 일례로서, 제1 및 제2코어 절연층(111a, 111b)의 재료는 절연수지, 무기필러, 및 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)를 포함하는 재료, 예컨대 프리프레그(prepreg)일 수 있다. 예컨대, 제1 및 제2코어 절연층(111a, 111b)에 의하여 제공되는 절연바디는 프리프레그를 포함할 수 있다. 또한, 제1 내지 제3빌드업 절연층(121a, 121b, 121c)의 재료는 절연수지 및 무기필러를 포함하는 재료, 예컨대 ABF(Ajinomoto Build-up Film)일 수 있다. 예컨대, 제1 내지 제3빌드업 절연층(121a, 121b, 121c)에 의하여 제공되는 빌드업바디는 ABF를 포함할 수 있다. 이러한 조합의 재료 사용을 통하여, 코어 구조체(110)를 통한 강성 유지와 빌드업 구조체(120)를 통한 고밀도 배선 설계를 보다 효과적으로 달성할 수 있다.

한편, 코어 구조체(110)는 제1 및 제2코어 절연층(111a, 111b)을 관통하는 관통부(110H)를 가질 수 있다. 관통부(110H)에는 전자부품(150)이 배치될 수 있다. 제1빌드업 절연층(121a)은 전자부품(150)을 매립할 수 있으며, 관통부(110H)를 채울 수 있다. 이와 같이 코어 구조체(110)가 코어리스 기판의 구조이며 동시에 관통부(110H)를 가질 수 있는 구조인바, 두께 감소 효과 및 휨 개선 효과를 가지면서도 전자부품(150)이 효과적으로 내장될 수 있다. 따라서, 일례에 따른 인쇄회로기판(100A)은 부품내장 기판으로 이용될 수 있으며, 후술하는 바와 같이 추가적인 전자부품이 상측에 표면실장 되고, 하측에 솔더볼과 같은 전기연결금속(190)이 배치됨으로써, BGA(Ball Grid Array)와 같은 패키지 기판으로 이용될 수도 있다.

이와 같이, 일례에 따른 인쇄회로기판(100A)은 휨에 대응할 수 있는 절연재료를 이용하여 형성된 코어리스 기판 형태의 코어 구조체(110)를 그 중심에 배치하고, 이러한 코어 구조체(110)의 양측에 고밀도 회로 형성에 대응할 수 있는 절연재료를 이용하여 형성된 빌드업 구조체(120)를 빌드업하여 배치하는 구조를 가질 수 있는바, 얇은 두께와 높은 배선 밀도에 대응할 수 있으며, 또한 휨 문제를 개선할 수 있다. 또한, 코어 구조체(110)에 관통부를 형성하여 전자부품(150)을 내장할 수 있는바, 보다 용이하게 전자부품(150)을 내장하는 구조를 가질 수 있다.

이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100A)의 구성요소에 대하여 보다 자세히 설명한다.

코어 구조체(110)는 제1코어 절연층(111a), 제1코어 절연층(111a) 내에 매립되며 상면이 제1코어 절연층(111a)의 상면으로부터 노출된 제1코어 배선층(112a), 제1코어 절연층(111a)의 하면 상에 돌출 배치된 제2코어 배선층(112b), 제1코어 절연층(111a)을 관통하며 제1 및 제2코어 배선층(112a, 112b)을 연결하는 제1코어 비아층(113a), 제1코어 절연층(111a)의 하면 상에 배치되며 제2코어 배선층(112b)을 덮는 제2코어 절연층(111b), 제2코어 절연층(111b)의 하면 상에 돌출 배치된 제3코어 배선층(112c), 및 제2코어 절연층(111b)을 관통하며 제2 및 제3코어 배선층(112b, 112c)을 연결하는 제2코어 비아층(113b)을 포함한다. 코어 구조체(110)는 매립패턴인 제1코어 배선층(112a)과 돌출패턴인 제3코어 배선층(112c)을 모두 포함한다. 코어 구조체(110)는 관통부(110H)를 가질 수 있으며, 관통부(110H)는 제1 및 제2코어 절연층(111a, 111b)을 관통할 수 있다. 또한, 관통부(110H)는 제1 및 제2코어 절연층(111a, 111b)을 포함하는 코어 구조체(110)의 절연바디의 내측의 측면을 통하여 연속적으로 제공되는 벽면을 가질 수 있다.

제1 및 제2코어 절연층(111a, 111b)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 그리고 이들과 함께 무기필러 및/또는 유리섬유와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그가 사용될 수 있다. 제1 및 제2코어 절연층(111a, 111b)은 서로 경계가 분명할 수도 있지만, 경계가 불분명할 수도 있다. 제1 및 제2코어 절연층(111a, 111b)은 서로 동일한 종류의 재료를 포함할 수 있다. 제1 및 제2코어 절연층(111a, 111b)의 두께는 서로 실질적으로 동일할 수 있다. 제1 및 제2코어 절연층(111a, 111b) 각각의 두께는 코어드(Cored) 기판에 통상적으로 이용되는 동박적층판(CCL: Copper Clad Laminate)이나 언클레드 동박적층판(Unclad CCL)의 코어층 절연재의 두께보다 얇을 수 있다.

제1 내지 제3코어 배선층(112a, 112b, 112c)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 제1 내지 제3코어 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 제1 내지 제3코어 배선층(112a, 112b, 112c)은 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

제1 및 제2코어 비아층(113a, 113b)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로도 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 제1 및 제2코어 비아층(113a, 113b) 역시 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 제1 및 제2코어 비아층(113a, 113b)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있다. 예컨대, 제1 및 제2코어 비아층(113a, 113b)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 제1 및 제2코어 비아층(113a, 113b)의 접속비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 및 제2코어 비아층(113a, 113b)의 접속비아는 서로 스택 비아 관계일 수도 있고, 스태거리드 비아 관계일 수도 있다. 제1 및 제2코어 비아층(113a, 113b)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1코어 비아층(113a)은 제2코어 배선층(112b)과 동일한 도금 공정으로 동시에 형성되어, 경계 없이 일체화될 수 있다. 제2코어 비아층(113b)은 제3코어 배선층(112c)과 동일한 도금 공정으로 동시에 형성되어, 경계 없이 일체화될 수 있다.

제1 내지 제3빌드업 절연층(121a, 121b, 121c)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 그리고 이들과 함께 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, ABF 등이 사용될 수 있다. 제1 내지 제3빌드업 절연층(121a, 121b, 121c)은 서로 동일한 종류의 재료를 포함할 수 있다. 제1 내지 제3빌드업 절연층(121a, 121b, 121c)은 서로 경계가 분명할 수도 있고, 불분명할 수도 있다. 필요에 따라서, 제1빌드업 절연층(121a)은 복수의 층으로 구성될 수도 있다. 제2 및 제3빌드업 절연층(121b, 121c)의 두께는 서로 실질적으로 동일할 수 있다. 제2 및 제3빌드업 절연층(121b, 121c)은 각각 복수의 층으로 구성될 수도 있으며, 이때 휨 제어 관점에서 각각의 층의 수는 서로 동일할 수 있다. 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c)은 서로 다른 종류의 재료를 포함할 수 있으며, 제1 및 제2코어 절연층(111a, 111b) 각각은 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 각각보다 엘라스틱 모듈러스가 클 수 있다.

제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제3 및 제4빌드업 배선층(122c, 122d)은 각각 제2 및 제3빌드업 절연층(121b, 121c)의 층 수에 따라서 더 많은 층의 수로 배치될 수 있다.

제1 내지 제4빌드업 비아층(123a, 123b, 123c, 123d)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 제1 내지 제4빌드업 비아층(123a, 123b, 123c, 123d) 역시 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 접속비아, 그라운드 연결을 위한 접속비아, 파워 연결을 위한 접속비아 등을 포함할 수 있다. 제1 및 제2빌드업 비아층(123a, 123b)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있고, 제3 및 제4빌드업 비아층(123c, 123d)은 서로 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있으며, 제1 및 제2빌드업 비아층(123a, 123b)의 접속비아와 제3 및 제4빌드업 비아층(123c, 123d)의 접속비아는 코어 구조체(110)를 사이에 두고 서로 반대 방향의 테이퍼진 프로파일을 가질 수 있다. 예컨대, 제1 및 제2빌드업 비아층(123a, 123b)은 단면 상으로 상측의 폭이 하측의 폭보다 넓은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 또한, 제3 및 제4빌드업 비아층(123c, 123d)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 각각 포함할 수 있다. 제1 내지 제4빌드업 비아층(123a, 123b, 123c, 123d)의 접속비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 내지 제4빌드업 비아층(123a, 123b, 123c, 123d)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 내지 제4빌드업 비아층(123a, 123b, 123c, 123d)은 각각 제1 내지 제4빌드업 배선층(112a, 112b, 112c, 112d)과 동일한 도금 공정으로 동시에 형성되어, 각각 제1 내지 제4빌드업 배선층(112a, 112b, 112c, 112d)과 경계 없이 일체화될 수 있다. 제3 및 제4빌드업 비아층(123c, 123d)은 각각 제2 및 제3빌드업 절연층(121b, 121c)의 층 수에 따라서 더 많은 층의 수로 배치될 수 있다. 제1 내지 제3빌드업 비아층(123a, 123b, 123c)의 접속비아는 서로 스택 비아 관계일 수도 있고, 스태거리드 비아 관계일 수도 있다.

제1 및 제2패시베이션층(130, 140)은 일례에 따른 인쇄회로기판(100A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 및 제2패시베이션층(130, 140)은 열경화성 수지 및 무기필러를 포함할 수 있다. 예컨대, 제1 및 제2패시베이션층(130, 140)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 및 제2패시베이션층(130, 140) 각각 공지의 SR(Solder Resist)층일 수 있다. 또한, 필요에 따라서는 PID(Photo Image-able Dielectric)를 포함할 수도 있다. 제1 및 제2패시베이션층(130, 140)은 서로 동일한 종류의 재료를 포함할 수 있으며, 서로 실질적으로 동일한 두께를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 및 제2패시베이션층(130, 140)은 서로 다른 종류의 재료를 포함할 수 있으며, 서로 다른 두께를 가질 수 있다. 제1 및 제2패시베이션층(130, 140)은 각각 복수의 개구를 가질 수 있으며, 복수의 개구는 제2빌드업 배선층(122b) 및 제4빌드업 배선층(122d) 각각의 적어도 일부를 제2 및 제3빌드업 절연층(121b, 121c)으로부터 노출시킬 수 있다. 한편, 노출된 제2 및 제4 빌드업 배선층(122b, 122d)의 표면에는 각각 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP(Organic Solderability Preservative) 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG(Direct Immersion Gold) 도금, HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다. 각각의 개구가 복수의 비아홀로 구성될 수 있다. 각각의 개구 상에 언더범프금속(UBM: Under Bump Metal)이 배치될 수도 있다.

전자부품(150)은 다양한 종류의 능동부품 및/또는 수동부품일 수 있다. 예를 들면, 전자부품(150)은 다양한 종류의 집적회로(IC: Integrated Circuit) 다이이거나, 다이 상에 재배선층이 형성된 패키지드 다이(Packaged IC)일 수 있다. 또는, 전자부품(150)은 MLCC(Multi Layer Ceramic Capacitor) 등의 칩 캐패시터, PI(Power Inductor) 등의 칩 인덕터와 같은 칩 형태의 수동부품일 수 있다. 또는, 전자부품(150)은 실리콘 캐피시터일 수도 있다. 이와 같이, 전자부품(150)의 종류는 특별히 한정되지 않는다. 전자부품(150)은 구리(Cu), 알루미늄(Al) 등의 금속물질을 포함하는 접속전극(150P)을 포함할 수 있다. 접속전극(150P)은 제1빌드업 비아층(123a)의 접속비아를 통하여 제1빌드업 배선층(122a)과 연결될 수 있다. 필요에 따라서는, 전자부품(150)이 반대 방향으로 내장될 수도 있으며, 이 경우 접속전극(150P)은 제3빌드업 비아층(123c)의 접속비아를 통하여 제3빌드업 배선층(122c)과 연결될 수도 있다. 필요에 따라서, 전자부품(150)과 함께, 또는 전자부품(150) 대신 더미 실리콘 다이나 금속 덩어리 등을 배치할 수도 있다.

필요에 따라서, 제2패시베이션층(140)의 복수의 개구 상에는 각각 전기연결금속(190)이 배치될 수 있다. 전기연결금속(190)은 각각 노출된 제4빌드업 배선층(122d)과 전기적으로 연결될 수 있다. 전기연결금속(190)은 일례에 따른 인쇄회로기판(100A)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 일례에 따른 인쇄회로기판(100A)은 복수의 전기연결금속(190)을 통하여 전자기기의 메인보드에 실장 될 수 있다. 예컨대, 일례에 따른 인쇄회로기판(100A)은 BGA 타입의 패키지 기판일 수 있다. 전기연결금속(190)은 각각 구리(Cu)보다 융점이 낮은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금을 포함할 수 있다. 예를 들면, 전기연결금속(190)은 각각 솔더(solder)로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(190)은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(190)은 각각 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(190)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다.

필요에 따라서, 제1패시베이션층(130) 상에는 추가적으로 전자부품(310)이 표면실장 형태로 배치될 수 있다. 추가적으로 배치되는 전자부품(310) 역시 능동부품 및/또는 수동부품일 수 있다. 예를 들면, 집적회로 다이일 수도 있고, 또는 패키지드 다이일 수도 있다. 또는, 다양한 종류의 칩 수동부품일 수도 있다. 이들 전자부품(310)은 제1패시베이션층(130)의 복수의 개구 상에 배치되는 솔더범프와 같은 접속부재(320)를 통하여 표면실장 될 수 있다. 이들 전자부품(310)은 노출된 제2빌드업 배선층(122b)과 각각 전기적으로 연결될 수 있다.

필요에 따라서, 제3 및 제4빌드업 비아층(123c, 123d)은 전자부품(150)의 백면 측에 형성된 높은 밀도의 방열비아를 더 포함할 수 있으며, 제3 및 제4빌드업 배선층(122c, 122d)은 이러한 방열비아와 연결된 방열패턴을 더 포함할 수 있다.

도 4는 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100B)은 상술한 일례에 따른 인쇄회로기판(100A)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 제3코어 비아층(113c)은 제1 및 제2코어 비아층(113a, 113b)과 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 포함할 수 있다. 예컨대, 제3코어 비아층(113c)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 포함할 수 있다. 한편, 관통부(110H)는 제3코어 절연층(111c)도 관통할 수 있다. 코어 구조체(110)의 두께에 맞게 전자부품(150)의 두께도 두꺼워질 수 있다. 예컨대, 다양한 두께의 전자부품(150)에 맞게 코어 구조체(110)의 두께를 변경할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 5는 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100C)은 상술한 일례에 따른 인쇄회로기판(100A)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 예를 들면, 관통비아(180)는 도면에서와 같이 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c)을 모두 관통할 수 있다. 또는, 도면에서와 다르게 제1 및 제2코어 절연층(111a, 111b)을 관통하거나, 제1 및 제2코어 절연층(111a, 111b)과 제1빌드업 절연층(121a) 중 적어도 일부를 관통하거나, 제1 및 제2코어 절연층(111a, 111b)과 제1빌드업 절연층(121a)의 적어도 일부와 제2빌드업 절연층(121b)을 관통하거나, 또는 제1 및 제2코어 절연층(111a, 111b)과 제1빌드업 절연층(121a)의 적어도 일부와 제3빌드업 절연층(121c)을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 관통비아는 PTH(Plated Through Hole) 형태일 수 있다. 한편, PTH의 내부는 통 도금되어 금속 물질로 채워질 수 있다. 또는, PTH는 벽면을 따라 도금층이 형성되고, 도금층 사이에 절연물질이 채워진 것일 수도 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 6은 도 3의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100D)은 상술한 일례에 따른 인쇄회로기판(100A)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 7a 및 도 7b는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 이러한 기판(210)으로는 동박적층판(CCL) 등을 이용할 수 있다. 그 후, 금속박(212)을 인입선으로 이용하여 도금 공정으로 제1코어 배선층(112a)을 형성한다. 그 후, 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성한다. 그 후, 레이저 드릴 등으로 제1코어 절연층(111a)에 비아홀을 형성하고, 도금 공정으로 제2코어 배선층(112b)과 제1코어 비아층(113a)을 형성한다. 그 후, 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성한다. 그 후, 레이저 드릴 등으로 제2코어 절연층(111b)에 비아홀을 형성하고, 도금 공정으로 제3코어 배선층(112c)과 제2코어 비아층(113b)을 형성한다. 기판(210)의 상측 및 하측에 각각 코어 구조체(110)가 형성될 수 있다.

다음으로, 코어 구조체(110)를 기판(210)의 코어층(211)으로부터 분리한다. 이때, 금속박(212)이 코어 구조체(110)에 남아 있을 수 있으며, 에칭으로 제거할 수 있다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 두꺼운 기판 상태로 프로세스가 진행되기 때문에 수율 리스크의 문제가 발생할 수 있고, 반복적인 적층 과정에서 기판(210)이 반보적으로 화학적인 공격을 받을 수 있는바, 분리되는 계면에 액 침투가 발생할 우려가 있다. 반면, 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 코어리스 기판 형태의 코어 구조체(110)를 형성하는바 상술한 문제를 개선할 수 있으며, 기판(210) 상에서 상대적으로 적은 층으로 양면 적층이 진행되는바 공정 휨 개선에도 유리하다.

다음으로, 코어 구조체(110)에 레이저 드릴 및/또는 기계적 드릴을 이용하여 제1 및 제2코어 절연층(111a, 111b)을 관통하는 관통부(110H)를 형성한다. 그 후, 테이프 등을 이용하여 관통부(110H)에 전자부품(150)을 배치한다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 전자부품(150)의 내장을 위한 관통부(110H)의 형성에 어려움이 있을 수 있다. 반면, 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 코어 구조체(110)를 형성하고, 이러한 코어 구조체(110)에 관통부(110H)를 형성한 후, 이에 전자부품(150)을 배치할 수 있는바, 전자부품(150) 내장에도 유리하다. 한편, 전자부품(150)은 접속전극(150P)이 상부를 향하도록 페이스-업 형태로 배치될 수 있으나, 이에 한정되는 것은 아니며, 이와 반대로 페이스-다운 형태로 배치될 수도 있다.

다음으로, 코어 구조체(110)의 양측에 ABF 양면 적층 및 경화를 통하여 제1빌드업 절연층(121a)을 형성한다. 제1빌드업 절연층(121a)은 이 과정에서 관통부(110H)를 채울 수 있으며, 전자부품(150)을 내장할 수 있다. 그 후, 제1빌드업 절연층(121a)에 레이저 드릴 등으로 비아홀을 형성하고, 도금 공정으로 제1 및 제3빌드업 배선층(122a, 122c)과 제1 및 제3빌드업 비아층(123a, 123c)을 형성한다.

다음으로, 제1빌드업 절연층(121a)의 양측에 ABF 양면 적층 및 경화를 통하여 제2 및 제3빌드업 절연층(121b, 121c)을 형성한다. 그 후, 제2 및 제3빌드업 절연층(121b, 121c)에 각각 레이저 드릴 등으로 비아홀을 형성하고, 도금 공정으로 제2 및 제4빌드업 배선층(122b, 122d)과 제2 및 제4빌드업 비아층(123b, 123d)을 형성한다. 그 후, 필요에 따라서 제1 및 제2빌드업 절연층(121b, 121c) 상에 각각 ABF 적층 및 경화를 통하여 제1 및 제2패시베이션층(130, 140)을 형성한다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 일례에 따른 인쇄회로기판(100A)이 제조될 수 있다.

도 8은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100E)은 코어 구조체(110)가 제1 및 제2프라이머층(115a, 115b)을 더 포함한다. 제1프라이머층(115a)은 제1코어 절연층(111a)의 하면 상에 배치된다. 제1프라이머층(115a)은 제1코어 절연층(111a)과 제2코어 절연층(111b) 사이, 그리고 제1코어 절연층(111a)과 제2코어 배선층(112b) 사이에 배치될 수 있다. 제2프라이머층(115b)은 제2코어 절연층(111b)의 하면 상에 배치된다. 제2프라이머층(115b)은 제2코어 절연층(111b)과 제1빌드업 절연층(121a) 사이, 그리고 제2코어 절연층(111a)과 제3코어 배선층(112c) 사이에 배치될 수 있다. 제1 및 제2프라이머층(115a, 115b) 각각은 제1 및 제2코어 절연층(111a, 111b) 각각보다 두께가 얇을 수 있다. 또한, 제1 및 제2프라이머층(115a, 115b) 각각은 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 각각보다 두께가 얇을 수 있다.

한편, 관통부(110H)는 제1 및 제2프라이머층(115a, 115b)도 관통할 수 있다. 제1 및 제2코어 비아층(113a, 113b)은 제1 및 제2프라이머층(115a, 115b)도 각각 관통할 수 있다. 제1 및 제2프라이머층(115a, 115b)은 절연수지를 포함하는 절연층일 수 있다. 이때, 절연수지로는 아크릴계 수지, 아크릴 우레탄계 수지, 에폭시계 수지, 또는 이들의 조합 등을 예로 들 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2프라이머층(115a, 115b)은 조도가 용이하게 형성되어 도금 밀착력이 프리프레그에 비하여 상대적으로 높은 것일 수 있다.

한편, 제1 및 제2코어 절연층(111a, 111b)의 재료로 프리프레그를 사용하는 경우, 도금 밀착력 문제로 SAP 도금 공정이 어려울 수 있다. 반면, 다른 일례에서와 같이 제1 및 제2프라이머층(115a, 115b)을 도입하는 경우에는, 제2 및 제3코어 배선층(112b, 112c)과 제1 및 제2코어 비아층(113a, 113b)을 형성할 때, 후술하는 바와 같이 SAP 도금 공정을 용이하게 이용할 수 있다. 이를 통하여, 미세회로 패턴을 용이하게 구현할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 9는 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100F)은 상술한 다른 일례에 따른 인쇄회로기판(100E)에 있어서 코어 구조체(110)가 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제3프라이머층(115c)을 더 포함할 수 있다. 제3프라이머층(115c)은 제3코어 절연층(111c)의 하면 상에 배치될 수 있다. 제3프라이머층(115c)은 제3코어 절연층(111c)과 제1빌드업 절연층(121a) 사이, 그리고 제3코어 절연층(111c)과 제4코어 배선층(112d) 사이에 배치될 수 있다. 관통부(110H)는 제3프라이머층(115c)도 관통할 수 있다. 제3코어 비아층(113c)은 제3프라이머층(115c)도 관통할 수 있다. 제1 내지 제3프라이머층(115a, 115b, 115c) 각각은 제1 내지 제3코어 절연층(111a, 111b, 111c) 각각보다 두께가 얇을 수 있다. 또한, 제1 내지 제3프라이머층(115a, 115b, 115c) 각각은 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 각각보다 두께가 얇을 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 10은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100G)은 상술한 다른 일례에 따른 인쇄회로기판(100E)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 또한, 관통비아(180)는 제1 및 제2프라이머층(115a, 115b) 중 적어도 하나의 프라이머층을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 11은 도 8의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100H)은 상술한 다른 일례에 따른 인쇄회로기판(100E)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제3프라이머층(115c)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 12a 및 도 12b는 도 8의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 그 후, SAP 도금 공정 등으로 제1코어 배선층(112a)을 형성한다. 이때, 필요에 따라서 프라이머 금속박을 더 빌드업 함으로써, 제1코어 배선층(112a)도 SAP 도금 공정으로 용이하게 형성할 수 있다. 그 후, 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성한다. 또한, 코팅 또는 적층 공정으로 제1코어 절연층(111a) 상에 제1프라이머층(115a)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후, 레이저 드릴 등으로 제1코어 절연층(111a) 및 제1프라이머층(115a)에 비아홀을 형성하고, SAP 도금 공정 등으로 제2코어 배선층(112b)과 제1코어 비아층(113a)을 형성한다. 그 후, 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성한다. 또한, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제2프라이머층(115b)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후, 레이저 드릴 등으로 제2코어 절연층(111b) 및 제2프라이머층(115b)에 비아홀을 형성하고, SAP 도금 공정 등으로 제3코어 배선층(112c)과 제2코어 비아층(113b)을 형성한다. 이와 같이 전층 SAP 도금 공정이 가능하여 라인 및 스페이스가 타이트한 미세회로 구현에 용이할 수 있다. 한편, 필요에 따라서는 SAP 도금 공정 외에 일부 층에는 MSAP, TT 등의 다른 도금 공정을 적용함으로써, 디자인 룰의 유연성을 가져가는 혼합 구조를 구현할 수도 있다. 일련의 과정으로, 기판(210)의 상측 및 하측에 각각 코어 구조체(110)가 형성될 수 있다.

다음으로, 코어 구조체(110)를 기판(210)의 코어층(211)으로부터 분리한다. 이때, 금속박(212)이 코어 구조체(110)에 남아 있을 수 있으며, 에칭으로 제거할 수 있다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 두꺼운 기판 상태로 프로세스가 진행되기 때문에 수율 리스크의 문제가 발생할 수 있고, 반복적인 적층 과정에서 기판(210)이 반보적으로 화학적인 공격을 받을 수 있는바, 분리되는 계면에 액 침투가 발생할 우려가 있다. 반면, 다른 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 코어 구조체(110)를 형성하는바 상술한 문제를 개선할 수 있으며, 기판(210) 상에서 상대적으로 적은 층으로 양면 적층이 진행되는바 공정 휨 개선에도 유리하다.

다음으로, 코어 구조체(110)에 레이저 드릴 및/또는 기계적 드릴을 이용하여 제1 및 제2코어 절연층(111a, 111b)과 제1 및 제2프라이머층(115a, 115b)을 관통하는 관통부(110H)를 형성한다. 그 후, 테이프 등을 이용하여 관통부(110H)에 전자부품(150)을 배치한다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 전자부품(150)의 내장을 위한 관통부(110H)의 형성에 어려움이 있을 수 있다. 반면, 다른 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 코어 구조체(110)를 형성하고, 이러한 코어 구조체(110)에 관통부(110H)를 형성한 후, 이에 전자부품(150)을 배치할 수 있는바, 전자부품(150) 내장에도 유리하다. 한편, 전자부품(150)은 접속전극(150P)이 상부를 향하도록 페이스-업 형태로 배치될 수 있으나, 이에 한정되는 것은 아니며, 이와 반대로 페이스-다운 형태로 배치될 수도 있다.

다음으로, 코어 구조체(110)의 양측에 ABF 양면 적층 및 경화를 통하여 제1빌드업 절연층(121a)을 형성한다. 제1빌드업 절연층(121a)은 이 과정에서 관통부(110H)를 채울 수 있으며, 전자부품(150)을 내장할 수 있다. 그 후, 제1빌드업 절연층(121a)에 레이저 드릴 등으로 비아홀을 형성하고, 도금 공정으로 제1 및 제3빌드업 배선층(122a, 122c)과 제1 및 제3빌드업 비아층(123a, 123c)을 형성한다. 제1빌드업 절연층(121a)은 ABF일 수 있는바, 프라이머층 없이도 SAP 도금 공정이 용이하게 진행될 수 있다.

다음으로, 제1빌드업 절연층(121a)의 양측에 ABF 양면 적층 및 경화를 통하여 제2 및 제3빌드업 절연층(121b, 121c)을 형성한다. 그 후, 제2 및 제3빌드업 절연층(121b, 121c)에 각각 레이저 드릴 등으로 비아홀을 형성하고, 도금 공정으로 제2 및 제4빌드업 배선층(122b, 122d)과 제2 및 제4빌드업 비아층(123b, 123d)을 형성한다. 제2 및 제3빌드업 절연층(121b, 121c)은 ABF일 수 있는바, 프라이머층 없이도 SAP 도금 공정이 용이하게 진행될 수 있다. 그 후, 필요에 따라서 제1 및 제2빌드업 절연층(121b, 121c) 상에 각각 ABF 적층 및 경화를 통하여 제1 및 제2패시베이션층(130, 140)을 형성한다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 다른 일례에 따른 인쇄회로기판(100E)이 제조될 수 있다.

도 13은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100I)은 제1빌드업 절연층(121a)이 제1 및 제2코어 절연층(111a, 111b)과 동일한 종류의 재료를 포함한다. 예컨대, 제1빌드업 절연층(121a) 역시 절연수지, 무기필러, 및 유리섬유를 포함하는 재료, 예컨대 프리프레그일 수 있다. 제1빌드업 절연층(121a) 역시 제2 및 제3빌드업 절연층(121b, 121c) 각각보다 엘라스틱 모듈러스가 클 수 있다. 제1빌드업 절연층(121a)은 제1 및 제2코어 절연층(111a, 111b)과 경계가 불분명할 수 있으나, 이에 한정되는 것은 아니며, 동일한 종류의 재료를 포함함에도 경계가 구분될 수 있다. 관통부(110H)를 채우며 전자부품(150)을 내장하는 제1빌드업 절연층(121a)의 재료로 프리프레그 등을 사용함으로써, 추가적인 강성을 부여할 수 있다.

한편, 제1빌드업 절연층(121a)의 상면 및 하면 상에는 제1 및 제2빌드업 프라이머층(125a, 125b)이 배치될 수 있다. 제1빌드업 프라이머층(125a)은 제1빌드업 절연층(121a)과 제2빌드업 절연층(121b) 사이, 그리고 제1빌드업 절연층(121a)과 제1빌드업 배선층(122a) 사이에 배치될 수 있다. 제2빌드업 프라이머층(125b)은 제1빌드업 절연층(121a)과 제3빌드업 절연층(121c) 사이, 그리고 제1빌드업 절연층(121a)과 제3빌드업 배선층(122c) 사이에 배치될 수 있다. 제1 및 제3빌드업 비아층(123a, 123c)은 각각 제1 및 제2빌드업 프라이머층(125a, 125b)도 관통할 수 있다. 제1 및 제2빌드업 프라이머층(125a, 125b)은 절연수지를 포함하는 절연층일 수 있다. 이때, 절연수지로는 아크릴계 수지, 아크릴 우레탄계 수지, 에폭시계 수지, 또는 이들의 조합 등을 예로 들 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 빌드업 프라이머층(125a, 125b)은 조도가 용이하게 형성되어 도금 밀착력이 프리프레그에 비하여 상대적으로 높은 것일 수 있다.

한편, 제1빌드업 절연층(121a)의 재료로 프리프레그를 사용하는 경우, 도금 밀착력 문제로 SAP 도금 공정이 어려울 수 있다. 반면, 다른 일례에서와 같이 제1 및 제2빌드업 프라이머층(125a, 125b)을 도입하는 경우에는, 제1 및 제3빌드업 배선층(122a, 122c)과 제1 및 제3빌드업 비아층(123a, 123c)을 형성할 때, 후술하는 바와 같이 SAP 도금 공정을 용이하게 이용할 수 있다. 이를 통하여, 미세회로 패턴을 용이하게 구현할 수 있다.

한편, 제2 및 제3빌드업 절연층(121b, 121c)이 각각 다층이면서, 이들 중 적어도 하나의 층도 절연수지, 무기필러, 및 유리섬유를 포함하는 재료, 예컨대 프리프레그일 수 있으며, 이를 통하여 강성을 더욱 부가할 수 있다. 이 경우, 필요한 위치에 빌드업 프라이머층이 더 배치될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 14는 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100J)은 코어 구조체(110)가 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 전기적으로 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제3프라이머층(115c)을 더 포함할 수 있다. 제3프라이머층(115c)은 제3코어 절연층(111c)의 하면 상에 배치될 수 있다. 제3프라이머층(115c)은 제3코어 절연층(111c)과 제1빌드업 절연층(121a) 사이, 그리고 제3코어 절연층(111c)과 제4코어 배선층(112d) 사이에 배치될 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 15는 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100K)은 상술한 다른 일례에 따른 인쇄회로기판(100I)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 또한, 관통비아(180)는 제1 및 제2프라이머층(115a, 115b)과 제1 및 제2빌드업 프라이머층(125a, 125b) 중 적어도 두 개의 프라이머층을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 16은 도 13의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100L)은 상술한 다른 일례에 따른 인쇄회로기판(100I)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제2코어 절연층(111b)의 하면 상에 배치되며 제3코어 배선층(112c)을 덮는 제3코어 절연층(111c), 제3코어 절연층(111c)의 하면 상에 돌출 배치된 제4코어 배선층(112d), 및 제3코어 절연층(111c)을 관통하며 제3 및 제4코어 배선층(112c, 112d)을 전기적으로 연결하는 제3코어 비아층(113c)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제3프라이머층(115c)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 17a 및 도 17b는 도 13의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 그 후, 도금 공정으로 제1코어 배선층(112a)을 형성한다. 이때, 필요에 따라서 프라이머 금속박을 더 빌드업 함으로써, 제1코어 배선층(112a)도 SAP 도금 공정으로 용이하게 형성할 수 있다. 그 후, 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성한다. 또한, 코팅 또는 적층 공정으로 제1코어 절연층(111a) 상에 제1프라이머층(115a)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후, 레이저 드릴 등으로 제1코어 절연층(111a) 및 제1프라이머층(115a)에 비아홀을 형성하고, SAP 도금 공정 등으로 제2코어 배선층(112b)과 제1코어 비아층(113a)을 형성한다. 그 후, 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성한다. 또한, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제2프라이머층(115b)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후, 레이저 드릴 등으로 제2코어 절연층(111b) 및 제2프라이머층(115b)에 비아홀을 형성하고, SAP 도금 공정 등으로 제3코어 배선층(112c)과 제2코어 비아층(113b)을 형성한다. 이와 같이 전층 SAP 도금 공정이 가능하여 라인 및 스페이스가 타이트한 미세회로 구현에 용이할 수 있다. 한편, 필요에 따라서는 SAP 도금 공정 외에 일부 층에는 MSAP, TT 등의 다른 도금 공정을 적용함으로써, 디자인 룰의 유연성을 가져가는 혼합 구조를 구현할 수도 있다. 일련의 과정으로, 기판(210)의 상측 및 하측에 각각 코어 구조체(110)가 형성될 수 있다.

다음으로, 코어 구조체(110)의 양측에 프리프레그 양면 적층 및 경화를 통하여 제1빌드업 절연층(121a)을 형성한다. 또한, 코팅 또는 적층 공정으로 제1빌드업 절연층(121a)의 양면에 제1 및 제2빌드업 프라이머층(125a, 125b)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 제1빌드업 절연층(121a)은 이 과정에서 관통부(110H)를 채울 수 있으며, 전자부품(150)을 내장할 수 있다. 그 후, 제1빌드업 절연층(121a) 및 제1 및 제2빌드업 프라이머층(125a, 125b)에 레이저 드릴 등으로 비아홀을 형성하고, SAP 도금 공정 등으로 제1 및 제3빌드업 배선층(122a, 122c)과 제1 및 제3빌드업 비아층(123a, 123c)을 형성한다.

다음으로, 제1빌드업 절연층(121a)의 양측에 ABF 양면 적층 및 경화를 통하여 제2 및 제3빌드업 절연층(121b, 121c)을 형성한다. 그 후, 제2 및 제3빌드업 절연층(121b, 121c)에 각각 레이저 드릴 등으로 비아홀을 형성하고, 도금 공정으로 제3 및 제4빌드업 배선층(122c, 122d)과 제3 및 제4빌드업 비아층(123c, 123d)을 형성한다. 제2 및 제3빌드업 절연층(121b, 121c)은 ABF일 수 있는바, 프라이머층 없이도 SAP 도금 공정이 용이하게 진행될 수 있다. 그 후, 필요에 따라서 제1 및 제2빌드업 절연층(121b, 121c) 상에 각각 ABF 적층 및 경화를 통하여 제1 및 제2패시베이션층(130, 140)을 형성한다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 다른 일례에 따른 인쇄회로기판(100I)이 제조될 수 있다.

도 18은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100M)은 코어 구조체(110)가 다른 형태의 코어리스 기판 구조를 가진다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a), 제1코어 절연층(111a) 내에 매립되며 하면이 제1코어 절연층(111a)의 하면으로부터 노출된 제1코어 배선층(112a), 제1코어 절연층(111a)의 하면 상에 배치되며 제1코어 배선층(112b)의 노출된 하면을 덮는 제2코어 절연층(111b), 제1코어 절연층(111a)의 상면 상에 돌출 배치된 제2코어 배선층(112b), 제2코어 절연층(111b)의 하면 상에 돌출 배치된 제3코어 배선층(112c), 제1코어 절연층(111a)을 관통하며 제1 및 제2코어 배선층(112a, 112b)을 연결하는 제1코어 비아층(113a), 및 제2코어 절연층(111b)을 관통하며 제1 및 제3코어 배선층(112a, 112c)을 연결하는 제2코어 비아층(113b)을 포함한다. 다른 일례에서는 코어 구조체(110)는 양측에 돌출패턴인 제2 및 제3코어 배선층(112b, 112c)을 포함할 수 있다. 따라서, 코어 구조체(110)가 보다 대칭적인 구조를 가질 수 있는바, 휨 관점에서 보다 우수한 기술적 효과를 가질 수 있다.

한편, 제1 및 제2코어 비아층(113a, 113b)은 서로 반대 방향의 테이퍼진 프로파일을 갖는 접속비아를 각각 포함할 수 있다. 예컨대, 제1코어 비아층(113a)은 단면 상으로 상측의 폭이 하측의 폭보다 넓은 테이퍼 형상의 접속비아를 포함할 수 있다. 또한, 제2코어 비아층(113b)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 포함할 수 있다. 제1코어 비아층(113a)의 접속비아는 제1 및 제2빌드업 비아층(123a, 123b)의 접속비아와 동일한 방향의 테이퍼진 프로파일을 가질 수 있다. 제2코어 비아층(113b)의 접속비아는 제3 및 제4빌드업 비아층(123c, 123d)의 접속비아와 동일한 방향의 테이퍼진 프로파일을 가질 수 있다. 이와 같이, 다른 일례에서는, 코어 구조체(110)의 제1코어 배선층(112a)을 중심으로 상측 및 하측의 접속비아가 서로 반대 방향의 테이퍼진 프로파일을 가질 수 있다. 이를 통하여, 다른 일례의 코어 구조체(110) 역시 별도의 코어층을 포함하지 않는 코어리스 기판의 구조를 가짐을 알 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 19는 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100N)은 상술한 다른 일례에 따른 인쇄회로기판(100M)에 있어서 코어 구조체(110)가 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 돌출 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 돌출 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 필요에 따라서는, 코어 구조체(110)는 제3코어 절연층(111c) 및 제4코어 배선층(112d)만 더 포함하거나, 또는 제4코어 절연층(111d) 및 제5코어 배선층(11e)만 더 포함할 수도 있다.

한편, 제3코어 비아층(113c)은 제1코어 비아층(113a)과 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 포함할 수 있다. 예컨대, 제3코어 비아층(113c)은 단면 상으로 상측의 폭이 하측의 폭보다 넓은 테이퍼 형상의 접속비아를 포함할 수 있다. 제4코어 비아층(113d)은 제2코어 비아층(113b)과 동일한 방향의 테이퍼진 프로파일을 갖는 접속비아를 포함할 수 있다. 예컨대, 제4코어 비아층(113d)은 단면 상으로 상측의 폭이 하측의 폭보다 좁은 테이퍼 형상의 접속비아를 포함할 수 있다. 관통부(110H)는 제3 및 제4코어 절연층(111c, 111d)도 관통할 수 있다. 마찬가지로, 코어 구조체(110)의 두께에 맞게 전자부품(150)의 두께도 두꺼워질 수 있으며, 그 반대일 수도 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 20은 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100O)은 상술한 다른 일례에 따른 인쇄회로기판(100M)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 21은 도 18의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100P)은 상술한 다른 일례에 따른 인쇄회로기판(100M)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 돌출 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 돌출 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 22a 및 도 22b는 도 18의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 그 후, 기판(210) 상에 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성하고, 제2코어 절연층(111b) 상에 도금 공정으로 제1코어 배선층(112a)을 형성한다. 그 후, 제2코어 절연층(111b) 상에 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성하며, 제1코어 절연층(111a) 상에는 금속박(212)이 배치될 수 있다.

다음으로, 형성된 적층체를 기판(210)의 코어층(211)으로부터 분리한다. 이때, 금속박(212)이 적층체에 남아 있을 수 있다. 그 후, 제1 및 제2코어 절연층(111a, 111b)에 비아홀을 형성한다. 그 후 금속박(212, 222)을 이용하여 도금 공정으로 제2 및 제3코어 배선층(112b, 112c)과 제1 및 제2코어 비아층(113a, 113b)을 형성한다. 이에, 코어 구조체(110)가 형성될 수 있다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 두꺼운 기판 상태로 프로세스가 진행되기 때문에 수율 리스크의 문제가 발생할 수 있고, 반복적인 적층 과정에서 기판(210)이 반보적으로 화학적인 공격을 받을 수 있는바, 분리되는 계면에 액 침투가 발생할 우려가 있다. 반면, 다른 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하고, 적층체를 분리한 후 후속 공정으로 코어 구조체(110)를 형성하는바 상술한 문제를 개선할 수 있으며, 기판(210) 상에서 상대적으로 적은 층으로 양면 적층이 진행되는바 공정 휨 개선에도 유리하다.

다음으로, 코어 구조체(110)에 레이저 드릴 및/또는 기계적 드릴을 이용하여 제1 및 제2코어 절연층(111a, 111b)을 관통하는 관통부(110H)를 형성한다. 그 후, 테이프 등을 이용하여 관통부(110H)에 전자부품(150)을 배치한다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 전자부품(150)의 내장을 위한 관통부(110H)의 형성에 어려움이 있을 수 있다. 반면, 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 적층체를 형성한 후, 분리 후 후속 공정으로 코어 구조체(110)를 형성하고, 코어 구조체(110)에 관통부(110H)를 형성한 후, 전자부품(150)을 배치할 수 있는바, 전자부품(150) 내장에도 유리하다. 한편, 전자부품(150)은 접속전극(150P)이 상부를 향하도록 페이스-업 형태로 배치될 수 있으나, 이에 한정되는 것은 아니며, 이와 반대로 페이스-다운 형태로 배치될 수도 있다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 다른 일례에 따른 인쇄회로기판(100M)이 제조될 수 있다.

도 23은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100Q)은 코어 구조체(110)가 제1 내지 제3프라이머층(115a, 115b, 115c)을 더 포함한다. 제1프라이머층(115a)은 제2코어 절연층(111b)의 상면 상에 배치된다. 제1프라이머층(115a)은 제1코어 절연층(111a)과 제2코어 절연층(111b) 사이, 그리고 제2코어 절연층(111b)과 제1코어 배선층(112a) 사이에 배치될 수 있다. 제2프라이머층(115b)은 제1코어 절연층(111a)의 상면 상에 배치된다. 제2프라이머층(115b)은 제1코어 절연층(111a)과 제1빌드업 절연층(121a) 사이, 그리고 제1코어 절연층(111a)과 제2코어 배선층(112b) 사이에 배치될 수 있다. 제3프라이머층(115c)은 제2코어 절연층(111b)의 하면 상에 배치된다. 제3프라이머층(115c)은 제2코어 절연층(111b)과 제1빌드업 절연층(121a) 사이, 그리고 제2코어 절연층(111b)과 제3코어 배선층(112c) 사이에 배치될 수 있다.

한편, 관통부(110H)는 제1 내지 제3프라이머층(115a, 115b, 115c)도 관통할 수 있다. 제1코어 비아층(113A)은 제2프라이머층(115b)도 관통할 수 있다. 또한, 제2코어 비아층(113a, 113b)은 제2 및 제3프라이머층(115b, 115c)도 관통할 수 있다. 제1 내지 제3프라이머층(115a, 115b, 115c)은 절연수지를 포함하는 절연층일 수 있다. 이때, 절연수지로는 아크릴계 수지, 아크릴 우레탄계 수지, 에폭시계 수지, 또는 이들의 조합 등을 예로 들 수 있으나, 이에 한정되는 것은 아니다. 제1 내지 제3프라이머층(115a, 115b, 115c)은 조도가 용이하게 형성되어 도금 밀착력이 프리프레그에 비하여 상대적으로 높은 것일 수 있다.

한편, 제1 및 제2코어 절연층(111a, 111b)의 재료로 프리프레그를 사용하는 경우, 도금 밀착력 문제로 SAP 도금 공정이 어려울 수 있다. 반면, 다른 일례에서와 같이 제1 내지 제3프라이머층(115a, 115b, 115c)을 도입하는 경우에는, 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제2코어 비아층(113a, 113b)을 형성할 때, 후술하는 바와 같이 SAP 도금 공정을 용이하게 이용할 수 있다. 이를 통하여, 미세회로 패턴을 용이하게 구현할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 24는 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100R)은 상술한 다른 일례에 따른 인쇄회로기판(100Q)에 있어서 코어 구조체(110)가 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 돌출 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 돌출 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제4 및 제5프라이머층(115d, 115e)을 더 포함할 수 있다. 제4프라이머층(115d)은 제3코어 절연층(111c)의 상면 상에 배치될 수 있다. 제4프라이머층(115d)은 제3코어 절연층(111c)과 제1빌드업 절연층(121a) 사이, 그리고 제3코어 절연층(111c)과 제4코어 배선층(112d) 사이에 배치될 수 있다. 제5프라이머층(115e)은 제4코어 절연층(111d)의 하면 상에 배치될 수 있다. 제5프라이머층(115e)은 제4코어 절연층(111d)과 제1빌드업 절연층(121a) 사이, 그리고 제4코어 절연층(111d)과 제5코어 배선층(112e) 사이에 배치될 수 있다. 관통부(110H)는 제4 및 제5프라이머층(115d, 115e)도 관통할 수 있다. 제3코어 비아층(113c)은 제4프라이머층(115d)도 관통할 수 있다. 제4코어 비아층(113d)은 제5프라이머층(115e)도 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 25는 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100S)은 상술한 다른 일례에 따른 인쇄회로기판(100Q)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 또한, 관통비아(180)는 제1 및 제2프라이머층(115a, 115b) 중 적어도 두 개의 프라이머층을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 26은 도 23의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100T)은 상술한 다른 일례에 따른 인쇄회로기판(100Q)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 돌출 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 돌출 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제4 및 제5프라이머층(115d, 115e)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 27a 및 도 27b는 도 23의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 그 후, 기판(210) 상에 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성하고, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제1프라이머층(115a)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후 SAP 도금 공정 등으로 제2코어 절연층(111b) 상에 제1코어 배선층(112a)을 형성한다. 그 후, 제2코어 절연층(111b) 상에 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성하며, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제2프라이머층(115b)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 제2프라이머층(115b) 상에는 금속박(212)이 배치될 수 있다. 한편, 제2코어 절연층(111b) 형성 전에, 기판(210) 상에도, 예컨대 금속박(212) 상에도 제3프라이머층(115c)을 도입할 수 있으며, 이 경우 코어 구조체(110)의 전 층에을 SAP 도금 공정을 이용할 수 있으며, 따라서 동일하게 라인 및 스페이스 디자인 제약을 최소화할 수 있다. 한편, 제3프라이머층(115c)이 생략될 수도 있으며, 이 경우 후술하는 제3코어 배선층(112c)은 MSAP로 형성되어야 하지만, 파워 및/또는 그라운드로 설계하는 경우에는 디자인 설계에 특별히 문제되지 않을 수 있다.

다음으로, 형성된 적층체를 기판(210)의 코어층(211)으로부터 분리한다. 이때, 금속박(212)이 적층체에 남아 있을 수 있다. 그 후, 제1 및 제2코어 절연층(111a, 111b)에 비아홀을 형성한다. 그 후 금속박(212, 222)을 이용하여 SAP 도금 공정으로 제2 및 제3코어 배선층(112b, 112c)과 제1 및 제2코어 비아층(113a, 113b)을 형성한다. 이에, 코어 구조체(110)가 형성될 수 있다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 두꺼운 기판 상태로 프로세스가 진행되기 때문에 수율 리스크의 문제가 발생할 수 있고, 반복적인 적층 과정에서 기판(210)이 반보적으로 화학적인 공격을 받을 수 있는바, 분리되는 계면에 액 침투가 발생할 우려가 있다. 반면, 다른 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하고, 적층체를 분리한 후 후속 공정으로 코어 구조체(110)를 형성하는바 상술한 문제를 개선할 수 있으며, 기판(210) 상에서 상대적으로 적은 층으로 양면 적층이 진행되는바 공정 휨 개선에도 유리하다.

다음으로, 코어 구조체(110)에 레이저 드릴 및/또는 기계적 드릴을 이용하여 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3프라이머층(115a, 115b, 115c)을 관통하는 관통부(110H)를 형성한다. 그 후, 테이프 등을 이용하여 관통부(110H)에 전자부품(150)을 배치한다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 전자부품(150)의 내장을 위한 관통부(110H)의 형성에 어려움이 있을 수 있다. 반면, 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하여 적층체를 형성한 후, 분리 후 후속 공정으로 코어 구조체(110)를 형성하고, 코어 구조체(110)에 관통부(110H)를 형성한 후, 전자부품(150)을 배치할 수 있는바, 전자부품(150) 내장에도 유리하다. 한편, 전자부품(150)은 접속전극(150P)이 상부를 향하도록 페이스-업 형태로 배치될 수 있으나, 이에 한정되는 것은 아니며, 이와 반대로 페이스-다운 형태로 배치될 수도 있다.

다음으로, 제1빌드업 절연층(121a)의 양측에 ABF 양면 적층 및 경화를 통하여 제2 및 제3빌드업 절연층(121b, 121c)을 형성한다. 그 후, 제2 및 제3빌드업 절연층(121b, 121c)에 각각 레이저 드릴 등으로 비아홀을 형성하고 도금 공정으로 제2 및 제4빌드업 배선층(122b, 122d)과 제2 및 제4빌드업 비아층(123b, 123d)을 형성한다. 그 후, 필요에 따라서 제1 및 제2빌드업 절연층(121b, 121c) 상에 각각 ABF 적층 및 경화를 통하여 제1 및 제2패시베이션층(130, 140)을 형성한다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 다른 일례에 따른 인쇄회로기판(100Q)이 제조될 수 있다.

도 28은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.

도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100U)은 제1빌드업 절연층(121a)이 제1 및 제2코어 절연층(111a, 111b)과 동일한 종류의 재료를 포함한다. 예컨대, 제1빌드업 절연층(121a) 역시 절연수지, 무기필러, 및 유리섬유를 포함하는 재료, 예컨대 프리프레그일 수 있다. 제1빌드업 절연층(121a) 역시 제2 및 제3빌드업 절연층(121b, 121c) 보다 엘라스틱 모듈러스가 클 수 있다. 제1빌드업 절연층(121a)은 제1 및 제2코어 절연층(111a, 111b)과 경계가 불분명할 수 있으나, 이에 한정되는 것은 아니며, 동일한 종류의 재료를 포함함에도 경계가 구분될 수 있다. 관통부(110H)를 채우며 전자부품(150)을 내장하는 제1빌드업 절연층(121a)의 재료로 프리프레그 등을 사용함으로써, 추가적인 강성을 부여할 수 있다.

한편, 제1빌드업 절연층(121a)의 상면 및 하면 상에는 제1 및 제2빌드업 프라이머층(125a, 125b)이 배치될 수 있다. 제1빌드업 프라이머층(125a)은 제1빌드업 절연층(121a)과 제2빌드업 절연층(121b) 사이, 그리고 제1빌드업 절연층(121a)과 제1빌드업 배선층(122a) 사이에 배치될 수 있다. 제2빌드업 프라이머층(125b)은 제1빌드업 절연층(121a)과 제3빌드업 절연층(121c) 사이, 그리고 제1빌드업 절연층(121a)과 제3빌드업 배선층(122c) 사이에 배치될 수 있다. 제1 및 제3빌드업 비아층(123a, 123b)은 각각 제1 및 제2빌드업 프라이머층(125a, 125b)도 관통할 수 있다. 제1 및 제2빌드업 프라이머층(125a, 125b)은 절연수지를 포함하는 절연층일 수 있다. 이때, 절연수지로는 아크릴계 수지, 아크릴 우레탄계 수지, 에폭시계 수지, 또는 이들의 조합 등을 예로 들 수 있으나, 이에 한정되는 것은 아니다. 제1 및 제2 빌드업 프라이머층(125a, 125b)은 조도가 용이하게 형성되어 도금 밀착력이 프리프레그에 비하여 상대적으로 높은 것일 수 있다.

도 29는 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100V)은 상술한 다른 일례에 따른 인쇄회로기판(100U)에 있어서 코어 구조체(110)가 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 전기적으로 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 전기적으로 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제4 및 제5프라이머층(115d, 115e)을 더 포함할 수 있다. 제4프라이머층(115d)은 제3코어 절연층(111c)의 상면 상에 배치될 수 있다. 제4프라이머층(115d)은 제3코어 절연층(111c)과 제1빌드업 절연층(121a) 사이, 그리고 제3코어 절연층(111c)과 제4코어 배선층(112d) 사이에 배치될 수 있다. 제5프라이머층(115e)은 제4코어 절연층(111d)의 하면 상에 배치될 수 있다. 제5프라이머층(115e)은 제4코어 절연층(111d)과 제1빌드업 절연층(121a) 사이, 그리고 제4코어 절연층(111d)과 제5코어 배선층(112e) 사이에 배치될 수 있다. 관통부(110H)는 제4 및 제5프라이머층(115d, 115e)도 관통할 수 있다. 제3코어 비아층(113c)은 제4프라이머층(115d)도 관통할 수 있다. 제4코어 비아층(113d)은 제5프라이머층(115e)도 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 30은 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100W)은 상술한 다른 일례에 따른 인쇄회로기판(100U)에 있어서 관통비아(180)를 더 포함한다. 관통비아(180)는 제1 및 제2코어 절연층(111a, 111b)과 제1 내지 제3빌드업 절연층(121a, 121b, 121c) 중 적어도 두 개의 절연층을 관통할 수 있다. 또한, 관통비아(180)는 제1 및 제2프라이머층(115a, 115b)과 제1 및 제2빌드업 프라이머층(125a, 125b) 중 적어도 두 개의 프라이머층을 관통할 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 내지 제4빌드업 배선층(122a, 122b, 122c, 122d) 중 적어도 두 개의 배선층과 연결될 수 있다. 관통비아(180)는 제1 내지 제3코어 배선층(112a, 112b, 112c)과 제1 및 제3빌드업 배선층(122a, 122c) 중 적어도 하나를 직접 관통할 수 있다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 31은 도 28의 인쇄회로기판의 변형 예를 개략적으로 나타낸 단면도다.

도면을 참조하면, 변형 예에 따른 인쇄회로기판(100X)은 상술한 다른 일례에 따른 인쇄회로기판(100U)에 있어서 코어 구조체(110)가 코어리스 기판이면서 보다 많은 수의 층으로 구성된다. 예를 들면, 코어 구조체(110)는 제1코어 절연층(111a)의 상면 상에 배치되어 제2코어 배선층(112b)을 덮는 제3코어 절연층(111c), 제2코어 절연층(111b)의 하면 상에 배치되어 제3코어 배선층(112c)을 덮는 제4코어 절연층(111d), 제3코어 절연층(111c)의 상면 상에 배치된 제4코어 배선층(112d), 제4코어 절연층(111d)의 하면 상에 배치된 제5코어 배선층(112e), 제3코어 절연층(111c)을 관통하며 제2 및 제4코어 배선층(112b, 112d)을 전기적으로 연결하는 제3코어 비아층(113c), 및 제4코어 절연층(111d)을 관통하며 제3 및 제5코어 배선층(112c, 112e)을 전기적으로 연결하는 제4코어 비아층(113d)을 더 포함할 수 있다. 또한, 코어 구조체(110)는 제4 및 제5프라이머층(115d, 115e)을 더 포함할 수 있다. 또한, 관통비아(180)를 더 포함한다. 그 외에 다른 내용은 상술한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 32a 및 도 32b는 도 28의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.

도면을 참조하면, 먼저, 코어층(211)과 코어층(211)의 양면에 배치된 금속박(212)을 포함하는 디테치 캐리어 기판(210)을 준비한다. 그 후, 기판(210) 상에 프리프레그 적층 및 경화로 제2코어 절연층(111b)을 형성하고, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제1프라이머층(115a)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 그 후 SAP 도금 공정 등으로 제2코어 절연층(111b) 상에 제1코어 배선층(112a)을 형성한다. 그 후, 제2코어 절연층(111b) 상에 프리프레그 적층 및 경화로 제1코어 절연층(111a)을 형성하며, 코팅 또는 적층 공정으로 제2코어 절연층(111b) 상에 제2프라이머층(115b)을 형성한다. 프리프레그에 프라이머층이 형성된 재료를 이용할 수도 있다. 제2프라이머층(115b) 상에는 금속박(222)이 배치될 수 있다. 한편, 제2코어 절연층(111b) 형성 전에, 기판(210) 상에도, 예컨대 금속박(212) 상에도 제3프라이머층(115c)을 도입할 수 있으며, 이 경우 코어 구조체(110)의 전 층에을 SAP 도금 공정을 이용할 수 있으며, 따라서 동일하게 라인 및 스페이스 디자인 제약을 최소화할 수 있다. 한편, 제3프라이머층(115c)이 생략될 수도 있으며, 이 경우 후술하는 제3코어 배선층(112c)은 MSAP로 형성되어야 하지만, 파워 및/또는 그라운드로 설계하는 경우에는 디자인 설계에 특별히 문제되지 않을 수 있다.

다음으로, 형성된 적층체를 기판(210)의 코어층(211)으로부터 분리한다. 이때, 금속박(212)이 적층체에 남아 있을 수 있다. 그 후, 제1 및 제2코어 절연층(111a, 111b)에 비아홀을 형성한다. 그 후 금속박(212, 222)을 시드층으로 이용하여 SAP 도금 공정으로 제2 및 제3코어 배선층(112b, 112c)과 제1 및 제2코어 비아층(113a, 113b)을 형성한다. 이에, 코어 구조체(110)가 형성될 수 있다. 한편, 기판(210) 상에 단순히 다층을 코어리스 형태로 단순 빌드업 하는 경우에는 두꺼운 기판 상태로 프로세스가 진행되기 때문에 수율 리스크의 문제가 발생할 수 있고, 반복적인 적층 과정에서 기판(210)이 반보적으로 화학적인 공격을 받을 수 있는바, 분리되는 계면에 액 침투가 발생할 우려가 있다. 반면, 다른 일례에서는 필요한 만큼만 기판(210) 상에서 층을 구성하고, 적층체를 분리한 후 후속 공정으로 코어 구조체(110)를 형성하는바 상술한 문제를 개선할 수 있으며, 기판(210) 상에서 상대적으로 적은 층으로 양면 적층이 진행되는바 공정 휨 개선에도 유리하다.

다음으로, 제1빌드업 절연층(121a)의 양측에 ABF 양면 적층 및 경화를 통하여 제2 및 제3빌드업 절연층(121b, 121c)을 형성한다. 그 후, 제2 및 제3빌드업 절연층(121b, 121c)에 각각 레이저 드릴 등으로 비아홀을 형성하고, AP, SAP, MSAP, TT 등의 도금 공정으로 제3 및 제4빌드업 배선층(122c, 122d)과 제3 및 제4빌드업 비아층(123c, 123d)을 형성한다. 제2 및 제3빌드업 절연층(121b, 121c)은 ABF일 수 있는바, 프라이머층 없이도 SAP 도금 공정이 용이하게 진행될 수 있다. 그 후, 필요에 따라서 제1 및 제2빌드업 절연층(121b, 121c) 상에 각각 ABF 적층 및 경화를 통하여 제1 및 제2패시베이션층(130, 140)을 형성한다.

필요에 따라서, 전기연결금속(190)을 더 형성할 수 있으며, 접속부재(320)를 통하여 전자부품(310)을 표면실장 형태로 더 배치할 수 있다. 일련의 과정을 통하여, 다른 일례에 따른 인쇄회로기판(100U)이 제조될 수 있다.

본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims

절연바디, 및 상기 절연바디 상에 또는 내에 배치된 복수의 코어 배선층을 포함하며, 상기 절연바디를 관통하는 관통부를 갖는 코어리스 기판;
상기 관통부에 배치된 전자부품;
상기 코어리스 기판의 양면의 적어도 일부를 덮으며, 상기 전자부품의 적어도 일부를 매립하며, 상기 관통부의 적어도 일부를 채우는 제1빌드업 절연층;
상기 제1빌드업 절연층의 상면 상에 배치된 제1빌드업 배선층;
상기 제1빌드업 절연층의 상면 상에 배치되며, 상기 제1빌드업 배선층의 적어도 일부를 덮는 제2빌드업 절연층; 및
상기 제2빌드업 절연층의 상면 상에 배치된 제2빌드업 배선층; 을 포함하며,
상기 절연바디는 상기 제2빌드업 절연층과 다른 종류의 재료를 포함하는,
인쇄회로기판.
제 1 항에 있어서,
상기 절연바디는 상기 제2빌드업 절연층보다 엘라스틱 모듈러스가 더 큰,
인쇄회로기판.
제 1 항에 있어서,
상기 제1빌드업 절연층의 하면 상에 배치된 제3빌드업 배선층;
상기 제1빌드업 절연층의 하면 상에 배치되며, 상기 제3빌드업 배선층의 적어도 일부를 덮는 제3빌드업 절연층; 및
상기 제3빌드업 절연층의 하면 상에 배치된 제4빌드업 배선층; 을 더 포함하며,
상기 절연바디는 상기 제3빌드업 절연층과 다른 종류의 재료를 포함하는,
인쇄회로기판.
제 3 항에 있어서,
상기 절연바디는 상기 제1빌드업 절연층과 다른 종류의 재료를 포함하며,
상기 제1 내지 제3빌드업 절연층은 서로 동일한 종류의 재료를 포함하는,
인쇄회로기판.
제 4 항에 있어서,
상기 절연바디는 상기 제1빌드업 절연층, 상기 제2빌드업 절연층, 및 상기 제3빌드업 절연층 각각보다 엘라스틱 모듈러스가 더 큰,
인쇄회로기판.
제 3 항에 있어서,
상기 절연바디는 상기 제1빌드업 절연층과 동일한 종류의 재료를 포함하며,
상기 제2 및 제3빌드업 절연층은 서로 동일한 종류의 재료를 포함하는,
인쇄회로기판.
제 6 항에 있어서,
상기 절연바디는 상기 제2빌드업 절연층 및 상기 제3빌드업 절연층 각각보다 엘라스틱 모듈러스가 더 크며, 상기 제1빌드업 절연층은 상기 제2빌드업 절연층 및 상기 제3빌드업 절연층 각각보다 엘라스틱 모듈러스가 더 큰,
인쇄회로기판.
제 3 항에 있어서,
상기 코어리스 기판은 제1코어 절연층, 상기 제1코어 절연층의 상면으로부터 상면이 노출되도록 상기 제1코어 절연층에 매립된 제1코어 배선층, 상기 제1코어 절연층의 하면 상에 돌출되도록 배치된 제2코어 배선층, 상기 제1코어 절연층의 하면 상에 배치되며 상기 제2코어 배선층의 적어도 일부를 덮는 제2코어 절연층, 및 상기 제2코어 절연층의 하면 상에 돌출되도록 배치된 제3코어 배선층을 포함하며,
상기 절연바디는 상기 제1 및 제2코어 절연층을 포함하고,
상기 복수의 코어 배선층은 상기 제1 내지 제3코어 배선층을 포함하는,
인쇄회로기판.
제 8 항에 있어서,
상기 코어리스 기판은 상기 제1코어 절연층을 관통하며 상기 제1 및 제2코어 배선층을 연결하는 제1코어 비아층, 및 상기 제2코어 절연층을 관통하며 상기 제2 및 제3코어 배선층을 연결하는 제2코어 비아층을 더 포함하며,
상기 제1 및 제2코어 비아층은 동일 방향으로 테이퍼진 프로파일을 갖는,
인쇄회로기판.
제 9 항에 있어서,
상기 제1빌드업 절연층을 관통하며, 상기 제1빌드업 배선층을 상기 제1코어 배선층과 연결하는 제1빌드업 비아층;
상기 제2빌드업 절연층을 관통하며, 상기 제2빌드업 배선층을 상기 제1빌드업 배선층을 연결하는 제2빌드업 비아층;
상기 제1빌드업 절연층을 관통하며, 상기 제3빌드업 배선층을 상기 제3코어 배선층과 연결하는 제3빌드업 비아층; 및
상기 제3빌드업 절연층을 관통하며 상기 제4빌드업 배선층을 상기 제3빌드업 배선층을 연결하는 제4빌드업 비아층; 을 더 포함하며,
상기 제1 및 제2빌드업 비아층은 상기 제1 및 제2코어 비아층과 반대 방향으로 테이퍼진 프로파일을 가지며, 상기 제3 및 제4빌드업 비아층은 상기 제1 및 제2코어 비아층과 동일 방향으로 테이퍼진 프로파일을 갖는,
인쇄회로기판.
제 3 항에 있어서,
상기 코어리스 기판은 제1코어 절연층, 상기 제1코어 절연층의 하면으로부터 하면이 노출되도록 상기 제1코어 절연층에 매립된 제1코어 배선층, 상기 제1코어 절연층의 상면 상에 돌출되도록 배치된 제2코어 배선층, 상기 제1코어 절연층의 하면 상에 배치되며 상기 제1코어 배선층의 노출된 하면의 적어도 일부를 덮는 제2코어 절연층, 및 상기 제2코어 절연층의 하면 상에 돌출되도록 배치된 제3코어 배선층을 포함하며,
상기 절연바디는 상기 제1 및 제2코어 절연층을 포함하고,
상기 복수의 코어 배선층은 상기 제1 내지 제3코어 배선층을 포함하는,
인쇄회로기판.
제 11 항에 있어서,
상기 코어리스 기판은 상기 제1코어 절연층을 관통하며 상기 제1 및 제2코어 배선층을 연결하는 제1코어 비아층, 및 상기 제2코어 절연층을 관통하며 상기 제1 및 제3코어 배선층을 연결하는 제2코어 비아층을 더 포함하며,
상기 제1 및 제2코어 비아층은 반대 방향으로 테이퍼진 프로파일을 갖는,
인쇄회로기판.
제 12 항에 있어서,
상기 제1빌드업 절연층을 관통하며, 상기 제1빌드업 배선층을 상기 제2코어 배선층과 연결하는 제1빌드업 비아층;
상기 제2빌드업 절연층을 관통하며, 상기 제2빌드업 배선층을 상기 제1빌드업 배선층을 연결하는 제2빌드업 비아층;
상기 제1빌드업 절연층을 관통하며, 상기 제3빌드업 배선층을 상기 제3코어 배선층과 연결하는 제3빌드업 비아층; 및
상기 제3빌드업 절연층을 관통하며 상기 제4빌드업 배선층을 상기 제3빌드업 배선층을 연결하는 제4빌드업 비아층; 을 더 포함하며,
상기 제1 및 제2빌드업 비아층은 상기 제1코어 비아층과 동일 방향으로 테이퍼진 프로파일을 가지며, 상기 제3 및 제4빌드업 비아층은 상기 제2코어 비아층과 동일 방향으로 테이퍼진 프로파일을 갖는,
인쇄회로기판.
제 1 항에 있어서,
상기 절연바디의 내부에 한층 이상의 프라이머층이 배치되며, 상기 절연바디의 상면 및 하면 중 적어도 하나의 면 상에 프라이머층이 더 배치된,
인쇄회로기판.
제 14 항에 있어서,
상기 제1빌드업 절연층의 상면 및 하면 상에 각각 프라이머층이 더 배치된,
인쇄회로기판.
복수의 코어 절연층, 복수의 프라이머층, 및 복수의 코어 배선층을 포함하는 코어리스 기판;
상기 코어리스 기판의 양면 각각의 적어도 일부를 덮는 빌드업 절연층; 및
상기 빌드업 절연층의 적어도 일면 상에 배치된 빌드업 배선층; 을 포함하며,
상기 코어 절연층 각각은 상기 프라이머층 각각보다 두꺼우며,
상기 복수의 프라이머층 중 적어도 하나는 상기 복수의 코어 절연층 사이에 배치되며, 다른 적어도 하나는 상기 복수의 코어 절연층 중 최상측의 코어 절연층 및 최하측의 코어 절연층 중 적어도 하나와 상기 빌드업 절연층 사이에 배치된,
인쇄회로기판.