KR20210050741A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20210050741A
KR20210050741A KR1020190135147A KR20190135147A KR20210050741A KR 20210050741 A KR20210050741 A KR 20210050741A KR 1020190135147 A KR1020190135147 A KR 1020190135147A KR 20190135147 A KR20190135147 A KR 20190135147A KR 20210050741 A KR20210050741 A KR 20210050741A
Authority
KR
South Korea
Prior art keywords
layer
layers
disposed
core
circuit board
Prior art date
Application number
KR1020190135147A
Other languages
English (en)
Inventor
최재웅
성기정
김태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190135147A priority Critical patent/KR20210050741A/ko
Priority to US16/794,792 priority patent/US10980125B1/en
Priority to CN202010289296.9A priority patent/CN112752391B/zh
Publication of KR20210050741A publication Critical patent/KR20210050741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 개시는 일면에 제1코일패턴이 배치된 제1코어층, 상기 제1코어층의 일면 상에 배치되며 리세스를 갖는 제2코어층, 상기 리세스에 배치되며 자성체층을 포함하는 자성부재, 상기 제1 및 제2코어층 사이에 배치된 제1절연층, 및 상기 제2코어층 상에 배치되며 상기 자성부재의 적어도 일부를 덮으며 상기 리세스의 적어도 일부를 채우는 제2절연층을 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
CPU(Central Processing Unit), ASIC(Application Specific Integrated Circuit), AP(Application Processor) 등은 PMIC(Power Management Integrated Circuit)로부터 전력을 공급받고 있는데, 최근에 전력효율을 향상하기 위해 PMIC의 전력공급 스위칭 주파수가 상승하고 있다. 이에, 인덕터 기능을 갖는 다층 인쇄회로기판 형태의 패키지 기판이 요구되고 있다.
본 개시의 여러 목적 중 하나는 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 갖는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 인덕턴스는 증가시키면서 직류저항 증가와 같은 부작용은 최소화시킬 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 코일패턴 형성에 있어서 디자인 자유도를 높일 수 있는 인쇄회로기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 복수의 코어층을 포함하는 코어 구조체를 갖는 다층 인쇄회로기판을 형성하며, 이때 상기 코어 구조체 내에 하나 이상의 자성부재를 내장하고, 또한 상기 코어 구조체 내에 상기 하나 이상의 자성부재에 대응되도록 한층 이상의 코일패턴을 형성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 일면에 제1코일패턴이 배치된 제1코어층; 상기 제1코어층의 일면 상에 배치되며, 제1리세스를 갖는 제2코어층; 상기 제1리세스에 배치되며, 제1자성체층을 포함하는 제1자성부재; 상기 제1 및 제2코어층 사이에 배치된 제1절연층; 및 상기 제2코어층 상에 배치되며, 상기 제1자성부재의 적어도 일부를 덮으며, 상기 제1리세스의 적어도 일부를 채우는 제2절연층; 을 포함하는 것일 수 있다.
예를 들면, 본 개시에서 제안하는 일례에 따른 인쇄회로기판은 복수의 코어층과 복수의 절연층이 교대로 배치된 코어 구조체; 상기 코어 구조체의 일측에 배치되며, 한층 이상의 절연층 및 한층 이상의 배선층을 포함하는 제1빌드업 구조체; 및 상기 코어 구조체의 타측에 배치되며, 한층 이상의 절연층 및 한층 이상의 배선층을 포함하는 제2빌드업 구조체; 를 포함하며, 상기 복수의 코어층 중 적어도 하나의 적어도 일면에는 코일패턴이 배치되며, 상기 복수의 코어층 중 다른 적어도 하나의 캐비티에는 자성부재가 배치된 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 고주파에서도 투자율이 높게 유지될 수 있는 인덕터 기능을 갖는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 인덕턴스는 증가시키면서 직류저항 증가와 같은 부작용은 최소화시킬 수 있는 인쇄회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 코일패턴 형성에 있어서 디자인 자유도를 높일 수 있는 인쇄회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 및 도 5는 도 3의 인쇄회로기판에 적용된 제1 및 제2코일패턴의 일례를 각각 개략적으로 나타낸 평면도다.
도 6 내지 도 12는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 인쇄회로기판 형태의 패키지 기판 상에 반도체칩이나 수동부품이 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4 및 도 5는 도 3의 인쇄회로기판에 적용된 제1 및 제2코일패턴의 일례를 각각 개략적으로 나타낸 평면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(500)은 복수의 코어층(111, 121, 131)과 복수의 절연층(141, 142, 143, 144)이 교대로 배치된 코어 구조체, 코어 구조체의 상측에 배치되며 한층 이상의 절연층(161)과 한층 이상의 배선층(162)과 한층 이상의 비아층(163)을 포함하는 제1빌드업 구조체(160), 및 코어 구조체의 하측에 배치되며 한층 이상의 절연층(181)과 한층 이상의 배선층(182)과 한층 이상의 비아층(183)을 포함하는 제2빌드업 구조체(180)를 포함하며, 이때 복수의 코어층(111, 121, 131) 중 제1코어층(111)의 양면에 제1 및 제2코일패턴(112aC, 112bC)이 배치되며, 또한 복수의 코어층(111, 121, 131) 중 제2 및 제3코어층(121, 131) 각각의 제1 및 제2리세스(121H, 131H)에는 제1 및 제2자성부재(200, 300)가 배치된다.
상술한 바와 같이, 최근 CPU, ASIC, AP 등은 PMIC로부터 전력을 공급받고 있는데, 최근에 전력효율을 향상하기 위해 PMIC의 전력공급 스위칭 주파수가 상승하고 있다. 이에, 집적회로(IC)가 표면실장 된 패키지 기판과는 별도로 메인보드 상에 인덕터를 배치하는 것을 고려해볼 수 있다. 그러나, 이 경우 고용량의 인덕터가 필요하며, 특히 인덕터와 패키지 기판 상에 실장된 집적회로(IC) 사이의 전기적 경로가 길어지기 때문에 저항이 증가하여 전력 효율이 낮아질 수 있다. 또는, 패키지 기판 내에 단순히 패턴으로 코일을 형성하는 것을 고려해볼 수 있다. 그러나, 이 경우 자성체가 아닌 에어(air)에 코일을 형성하는 것이기 때문에, 용량 구현에 어려움이 있을 수 있으며, 패키지 기판 내의 많은 면적을 패턴 코일을 형성하는데 이용해야 하는바, 디자인 자유도가 낮아질 수 있다. 또는, 다이 형태의 인덕터를 패키지 기판의 바닥면에 표면실장 하는 것을 고려해볼 수 있다. 그러나, 이 경우 다이 형태의 인덕터의 가격이 상당할 수 있다.
반면, 일례에 따른 인쇄회로기판(500)은 코어 구조체가 복수의 코어층(111, 121, 131)을 포함한다. 이때, 제2 및 제3코어층(121, 131) 각각의 제1 및 제2캐비티(121H, 131H)에는 제1 및 제2자성부재(200, 300)가 배치된다. 또한, 제1코어층(111)의 양면에 제1 및 제2코일패턴(112aC. 112bC)이 배치된다. 제1 및 제2코일패턴(112aC, 112bC)은 제1 및 제2자성부재(200, 300) 사이에 배치된다. 이와 같이, 제1 및 제2자성부재(200, 300)를 복수 개로 내장한 형태이기 때문에, 높은 용량 구현에 용이하다. 예를 들면, 제1 및 제2자성부재(200, 200)는 각각 후술하는 바와 같이 고주파에서 투자율이 높게 유지될 수 있는 제1 및 제2자성체층(220, 320)을 포함하는 적층체일 수 있다. 또한, 제1 및 제2자성부재(200, 300) 사이에 최소한의 간격으로 제1 및 제2코일패턴(112aC, 112bC)이 배치될 수 있는바, 인덕턴스 성능을 향상시킬 수 있다. 예를 들면, 제1 및 제2자성체층(220, 320) 사이에 제1 및 제3절연층(141, 143)을 사이에 두고 제1 및 제2자성체층(220, 320)과 평면 상에서 적어도 일부가 중첩되도록 제1 및 제2코일패턴(112aC, 112bC)을 배치할 수 있는바, 인덕턴스는 증가시키면서 직류저항 증가와 같은 부작용은 최소화시킬 수 있다. 또한, 코어 구조체의 워피지 제어를 위한 데드 스페이스(dead space)를 활용함으로써, 디자인 자유도를 높일 수 있다. 또한, 제1코어층(111)의 상면 및 하면에 제1 및 제2코일패턴(112aC, 112bC)을 각각 평면 스파이럴(spiral) 형태로 형성할 수 있는바, 코일 턴 수 제약의 해소가 가능하며, 디자인 자유도를 높일 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(500)의 구성요소에 대하여 보다 자세히 설명한다.
코어 구조체는, 예를 들면, 상면 및 하면에 제1 및 제2코일패턴(112aC, 112bC)이 각각 배치된 제1코어층(111), 제1코어층(111)의 상면 상에 배치되며 제1리세스(121H)를 갖는 제2코어층(121), 제1리세스(121H)에 배치되며 제1자성체층(220)을 포함하는 제1자성부재(200), 제1코어층(111)의 하면 상에 배치되며 제2리세스(131H)를 갖는 제3코어층(131), 제2리세스(131H)에 배치되며 제2자성체층(320)을 포함하는 제2자성부재(300), 제1 및 제2코어층(111, 121) 사이에 배치된 제1절연층(141), 제2코어층(121) 상에 배치되며 제1자성부재(200)의 적어도 일부를 덮으며 제1리세스(121H)의 적어도 일부를 채우는 제2절연층(142), 제1 및 제3코어층(111, 131) 사이에 배치된 제3절연층(143), 제3코어층(131) 상에 배치되며 제2자성부재(300)의 적어도 일부를 덮으며 제2리세스(131H)의 적어도 일부를 채우는 제4절연층(144), 제1코어층(111)의 상면 및 하면 상에 각각 배치된 제1 및 제2배선층(112a, 112b), 제2 및 제4절연층(142, 144) 상에 각각 배치된 제3 및 제4배선층(122, 132), 및 제1 내지 제3코어층(111, 121, 131) 및 제1 내지 제4절연층(141, 142, 143)을 관통하며 제1 내지 제4배선층(112a, 112b, 122, 132) 중 두 개 이상을 전기적으로 연결하는 관통비아(150)를 포함할 수 있다.
코어층(111, 121, 131)은 인쇄회로기판(500)의 중심인 코어 구조체를 제공할 수 있으며, 워피지를 제어할 수 있다. 코어층(111, 121, 131)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 동박적층판(CCL: Copper Clad Laminate), 또는 언클레드 동박적층판(Unclad CCL) 등이 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, 코어층(111, 121, 131)으로 메탈판(metal plate)나 유리판(glass plate)이 사용될 수도 있고, 세라믹 판(Ceramic plate)이 사용될 수도 있다. 필요에 따라서는, 코어층(111, 121, 131)의 재료로 LCP(Liquid Crystal Polymer)가 사용될 수도 있다. 이들은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다.
절연층(141, 142, 143, 144)은 코어층(111, 121, 131) 사이에 배치되어 코어층(111, 121, 131)의 적층을 위한 접착층으로 제공될 수 있다. 또한, 자성부재(200, 300)를 내장하는 재료로 제공될 수 있다. 절연층(141, 142, 143, 144)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 이들은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다. 필요에 따라서는, 각각의 절연층(141, 142, 143, 144)은 복수의 층으로 구성될 수도 있다. 복수의 층으로 구성되는 경우, 경계는 확인이 가능할 수 있고, 또는 일체화되어 확인이 불가능한 정도일 수도 있다.
코어층(111, 121, 131) 각각의 두께는 절연층(141, 142, 143, 144) 각각의 두께보다 두꺼울 수 있다. 코어층(111, 121, 131) 각각의 엘라스틱 모듈러스는 절연층(141, 142, 143, 144) 각각의 엘라스틱 모듈러스 보다 클 수 있다. 코어층(111, 121, 131)은 이러한 조건에서 워피지 제어를 위한 코어 역할을 보다 효과적으로 수행할 수 있다.
배선층(112a, 112b, 122, 132)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(112a, 112b, 122, 132)은 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(112a, 112b, 122, 132)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 필요에 따라서, 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴일 수도 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
코일패턴(112aC, 112bC)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 코일패턴(112aC, 112bC)은 배선층(112a, 112b)을 형성할 때 상술한 도금 공정을 통하여 동시에 형성될 수 있다. 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 코일패턴(112aC, 112bC)은 각각 평면 스파이럴 형상을 가질 수 있다. 예를 들면, 코일패턴(112aC, 112bC)은 각각 동일 평면에서 복수의 턴 수를 갖는 코일일 수 있다. 따라서, 박형이면서 높은 인덕턴스 구현이 가능할 수 있다. 코일패턴(112aC, 112bC)은 각각 단부(112aCD, 112bCD)에서 배선층(112a, 112b) 각각의 적어도 일부와 전기적으로 연결될 수 있다. 코일패턴(112aC, 112bC)은 각각 다른 단부(112aCP, 112bCP)에서 제1코어층(111)을 관통하는 접속비아(113C)를 통하여 서로 전기적으로 연결될 수 있다. 접속비아(113C)는 코일패턴(112aC, 112bC)과 동일한 재료로 이들과 동시에 도금 공정으로 형성될 수 있다.
관통비아(150)는 코어 구조체 내에서의 상하 전기적 연결 경로를 제공한다. 예를 들면, 관통비아(150)는 제1배선층(112a)과 제3배선층(122)과 제4배선층(132)과 각각 연결된 제1관통비아, 및 제2배선층(112b)과 제3배선층(122)과 제4배선층(132)과 각각 연결된 제2관통비아를 포함할 수 있다. 관통비아(150)는 금속층(152)과 금속층(152) 사이를 채우는 충전제(153)를 포함할 수 있다. 금속층(152)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 포함할 수 있다. 이 역시, AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 충전제(153)는 수지 충전제, 예컨대 에폭시계 수지를 주성분으로 하는 수지 충전제일 수 있으나, 이에 한정되는 것은 아니며, 다양한 재료가 이용될 수 있다. 필요에 따라서는, 관통비아(150)는 금속층(152)로 채워질 수도 있다.
자성부재(200, 300)는 각각 베이스층(210, 310) 및 베이스층(210, 310) 상에 배치된 자성체층(220, 320)을 포함하는 적층체 형태일 수 있다. 자성체층(220, 320)에는 각각 접착제(250, 350)가 부착될 수 있다. 자성체층(220, 320)은 각각 접착제(250, 350)를 통하여 절연층(141, 143)에 부착될 수 있다. 필요에 따라서, 자성부재(200, 300)는 각각 베이스층(210, 310)과 자성체층(220, 320) 사이에 배치되는 조도감소층을 더 포함할 수 있다.
베이스층(210, 310)은 자성체층(220, 320)을 형성할 때 기판 역할을 할 수 있다. 예를 들면, 자성체층(220, 320)은 스퍼터링(sputtering)으로 형성할 수 있는데, 타겟 물질로부터 튀어나온 원자나 분자들이 베이스층(210, 310)의 표면에 쌓여 자성체층(220, 320)이 형성될 수 있다. 베이스층(210, 310)은 절연물질을 포함할 수 있으며, 예를 들면, 프리프레그, ABF 등일 수 있다. 또는, 단결정 규소(Si)로 형성된 실리콘 웨이퍼일 수도 있다.
자성체층(220, 320)은 코일패턴(112aC, 112bC)에 의해 유도된 자기장을 증가시키도록 강자성체를 포함할 수 있다. 예를 들면, 자성체층(220, 320)은 각각 코발트-탄탈륨-지르코늄 합금(Cobalt-Tantalum-Zirconium Alloy)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 자성체층(220, 320)이 코발트-탄탈륨-지르코늄 합금을 포함하는 경우, 자성체층(220, 320)은 스퍼터링으로 형성될 수 있으며, 따라서 박막 수준의 두께 즉, 수 마이크로미터로 형성될 수 있다. 자성체층(220, 320)은 각각 다층 또는 복수 층으로 구성될 수 있다. 복수 층인 경우, 각각의 층의 두께는 0.1 내지 3㎛ 정도일 수 있으나, 이에 한정되는 것은 아니다. 한편, 자성체층(220, 320)은 인쇄회로기판에 직접 형성되는 것이 아니므로 박막 수준의 자성체층(220, 320)을 내장할 수 있다. 예를 들면, 베이스층(210, 310)을 박막 성막 장비에 투입하여 자성체층(220, 320)을 성막한 후, 자성부재(200, 300)를 필요한 크기로 재단하여 코어층(121, 131)의 리세스(121H, 131H)에 배치할 수 있다. 따라서, 워크 사이즈에 따른 제한 없이 임의의 크기로 인쇄회로기판 내에 내장할 수 있다.
접착제(250, 350)는 공지의 다이 부착 필름(DAF: Die Attach Film)일 수 있다. 예를 들면, 접착제(250, 350)는 에폭시 수지 베이스의 접착제일 수 있으나, 재료가 특별히 이에 한정되는 것도 아니다. 공정의 특성상, 제1접착제(250)의 하면은 제2코어층(121)의 하면과 코플래너(coplanar)할 수 있고, 제2접착제(350)의 상면은 제3코어층(131)의 상면과 코플래너할 수 있다. 코플래너 하다는 것은 완전히 공면을 이루는 것뿐만 아니라, 실질적으로 공면을 이루는 것을 포함한다.
제1빌드업 구조체(160)는, 예를 들면, 제2절연층(142)의 상측에 배치된 한층 이상의 제5절연층(161), 한층 이상의 제5절연층(161) 상에 각각 배치된 한층 이상의 제5배선층(162), 및 한층 이상의 제5절연층(161)을 각각 관통하는 한층 이상의 제1비아층(163)을 포함할 수 있다. 유사하게, 제2빌드업 구조체(180)는, 예를 들면, 제4절연층(144)의 하측에 배치된 한층 이상의 제5절연층(161), 한층 이상의 제5절연층(161) 상에 각각 배치된 한층 이상의 제5배선층(162), 및 한층 이상의 제5절연층(161)을 각각 관통하는 한층 이상의 제1비아층(163)을 포함할 수 있다. 제1 및 제2빌드업 구조체(160, 180)는 서로 대략 대칭이 되도록, 동일한 층 수를 가질 수 있다. 제1빌드업 구조체(160)의 상측에는 제1패시베이션층(170)이 배치될 수 있다. 제2빌드업 구조체(180)의 하측에는 제2패시베이션층(190)이 배치될 수 있다.
절연층(161, 181)은 코어 구조체를 기준으로 양측으로 다층의 배선을 형성하기 위한 절연영역을 제공할 수 있다. 절연층(161, 181)의 재료로는 절연물질이 사용될 수 있으며, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들과 함께 유리섬유 및/또는 무기필러와 같은 보강재를 포함하는 재료, 예를 들면, 프리프레그, ABF 등이 사용될 수 있다. 필요에 따라서는, 절연층(161, 181)의 재료로 PID(Photo Image-able Dielectric)가 사용될 수도 있다. 한편, 절연층(161, 181)은 서로 동일한 재료를 포함할 수 있고, 또는 서로 다른 재료를 포함할 수도 있다. 절연층(161, 181)은 서로 경계가 분명할 수도 있고, 불분명할 수도 있다.
배선층(162, 182)의 재료로는 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 배선층(162, 182)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 배선층(162, 182)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 필요에 따라서, 그라운드(GND) 패턴과 파워(PWR) 패턴은 서로 동일한 패턴일 수도 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다.
비아층(163, 183)의 재료로도 금속물질이 사용될 수 있으며, 이때 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등이 사용될 수 있다. 비아층(163, 183)도 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 비아층(163, 183)의 배선비아는 각각 금속물질로 완전히 충전될 수 있으며, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 또한, 테이퍼 형상 등 공지된 모든 형상이 적용될 수 있다. 일례로, 제1비아층(163)의 배선비아와 제2비아층(183)의 배선비아는 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 비아층(163, 183) 역시 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 신호 연결을 위한 배선비아, 그라운드 연결을 위한 배선비아, 파워 연결을 위한 배선비아 등을 포함할 수 있다. 그라운드 연결을 위한 배선비아와 파워 연결을 위한 배선비아는 동일한 배선비아일 수도 있다.
패시베이션층(170, 190)은 일례에 따른 인쇄회로기판(500)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(170, 190)은 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(170, 190)은 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 패시베이션층(170, 190) 각각 공지의 SR(Solder Resist)층일 수 있다. 또한, 필요에 따라서는 PID를 포함할 수도 있다. 패시베이션층(170, 190)은 각각 복수의 개구를 가질 수 있으며, 복수의 개구는 각각 일례에 따른 인쇄회로기판(500)의 최상측 및 최하측 배선층(162, 182)의 적어도 일부를 노출시킬 수 있다. 한편, 노출된 배선층의 표면에는 표면처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 전해 금도금, 무전해 금도금, OSP 또는 무전해 주석도금, 무전해 은도금, 무전해 니켈도금/치환금도금, DIG 도금, HASL 등에 의해 형성될 수 있다. 필요에 따라서는, 각각의 개구가 복수의 비아홀로 구성될 수 있다. 필요에 따라서는, 신뢰성 개선을 위하여 각각의 개구 상에 언더범프금속(UBM: Under Bump Metal)이 배치될 수도 있다.
필요에 따라서, 제2 및 제3코어층(121, 131) 중 적어도 하나는 리세스를 더 가질 수 있으며, 추가된 리세스에는 칩 캐피시터가 배치될 수도 있다. 이를 통하여, 인덕터 및 캐패시터 기능을 모두 가지는 인쇄회로기판이 제공될 수도 있다.
도 6 내지 도 12는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 6을 참조하면, 먼저, 언클레드 동박적층판 등을 이용하여 코어층(121, 131)을 준비한다. 다음으로, 레이저 드릴이나 블라스터 등의 공정으로 코어층(121, 131)에 리세스(121H, 131H)를 형성한다. 다음으로, 코어층(121, 131)의 하측에 테이프(410)를 부착하고, 베이스층(210, 310)과 자성체층(220, 320)을 포함하는 자성부재(200, 300)를 접착제(250, 350)를 통하여 리세스(121H, 131H)로부터 노출된 테이프(410) 상에 부착한다. 다음으로, 프리프레그나 ABF 등의 절연층(142', 144')을 이용하여 자성부재(200, 300)를 매립한다. 일련의 과정을 반복하여 제2 및 제3코어층(121, 131)에 대한 적층체를 준비할 수 있다.
도 7을 참조하면, 먼저, 동박 적층판 등을 이용하여 양면에 동박(112m)이 적층된 코어층(111)을 준비한다. 다음으로, 레이저 드릴이나 블라스터 등의 공정으로 코어층(111)에 비아홀을 형성하고, 도금 공정으로 배선층(112a, 112b)과 코일패턴(112aC, 112bC)과 접속비아(113C)를 형성한다. 일련의 과정을 통하여 제1코어층(111)에 대한 적층체를 준비할 수 있다.
도 8 내지 도 12를 참조하면, 먼저, 앞서 준비된 적층체들과 절연층(142'', 144'')과 동박(122', 132')을 적층한다. 적층 공정으로는 일괄 적층 공정이 이용될 수 있다. 다음으로, 레이저 드릴이나 기계적 드릴 등의 공정으로 관통비아홀(150h)을 형성한다. 다음으로, 도금 및 충진 공정으로 관통비아(150)를 형성하며, 도금 공정으로 배선층(122, 132)을 형성한다. 일련의 과정을 통하여 코어 구조체가 형성된다. 다음으로, 빌드업 공정을 위하여 절연층(161, 181)을 코어 구조체의 양측에 적층한다. 다음으로, 레이저 드릴 등의 공정으로 절연층(161, 181)에 비아홀을 형성하고, 도금 공정으로 배선층(162, 182)과 비아층(163, 183)을 형성함으로써, 빌드업 구조체(160, 180)를 형성한다. 이러한 빌드업 공정을 반복하여, 원하는 수의 층으로 빌드업을 진행한다. 다음으로, 빌드업 구조체(160, 180) 상에 패시베이션층(170, 190)을 형성하고, 필요에 따라서 개구를 형성한다.
일련의 과정을 통하여 상술한 인쇄회로기판(500)이 제조될 수 있다.
본 개시에서 측부, 측면 등의 표현은 편의상 제1방향 또는 제2방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 제3방향을 향하는 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 제3방향의 반대 방향을 향하는 방향, 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 일면에 제1코일패턴이 배치된 제1코어층;
    상기 제1코어층의 일면 상에 배치되며, 제1리세스를 갖는 제2코어층;
    상기 제1리세스에 배치되며, 제1자성체층을 포함하는 제1자성부재;
    상기 제1 및 제2코어층 사이에 배치된 제1절연층; 및
    상기 제2코어층 상에 배치되며, 상기 제1자성부재의 적어도 일부를 덮으며, 상기 제1리세스의 적어도 일부를 채우는 제2절연층; 을 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제1 및 제2코어층은 각각 상기 제1절연층보다 두꺼운,
    인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제1코어층의 타면 상에 배치되며, 제2리세스를 갖는 제3코어층;
    상기 제2리세스에 배치되며, 제2자성체층을 포함하는 제2자성부재;
    상기 제1 및 제3코어층 사이에 배치된 제3절연층; 및
    상기 제3코어층 상에 배치되며, 상기 제2자성부재의 적어도 일부를 덮으며, 상기 제2리세스의 적어도 일부를 채우는 제4절연층; 을 더 포함하며,
    상기 제1코어층의 타면에 제2코일패턴이 배치된,
    인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 제1 및 제3코어층은 각각 상기 제3절연층보다 두꺼운,
    인쇄회로기판.
  5. 제 3 항에 있어서,
    상기 제1 및 제2코일패턴은 상기 제1 및 제2자성부재 사이에 배치된,
    인쇄회로기판.
  6. 제 3 항에 있어서,
    상기 제1코어층의 일면 및 타면 상에 각각 배치된 제1 및 제2배선층;
    상기 제2 및 제4절연층 상에 각각 배치된 제3 및 제4배선층; 및
    상기 제1 내지 제3코어층 및 상기 제1 내지 제4절연층을 관통하며, 상기 제1 내지 제4배선층 중 두 개 이상을 전기적으로 연결하는 관통비아; 를 더 포함하는,
    인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 제1코일패턴은 상기 제1배선층과 전기적으로 연결되며,
    상기 제2코일패턴은 상기 제2배선층과 전기적으로 연결된,
    인쇄회로기판.
  8. 제 6 항에 있어서,
    상기 관통비아는 상기 제1배선층과 상기 제3배선층과 상기 제4배선층과 각각 연결된 제1관통비아, 및 상기 제2배선층과 상기 제3배선층과 상기 제4배선층과 각각 연결된 제2관통비아를 포함하는,
    인쇄회로기판.
  9. 제 3 항에 있어서,
    상기 제1 및 제2코일패턴은 각각 평면 스파이럴 형상을 갖는,
    인쇄회로기판.
  10. 제 3 항에 있어서,
    상기 제1 및 제2코일패턴은 상기 제1코어층을 관통하는 접속비아를 통하여 서로 전기적으로 연결된,
    인쇄회로기판.
  11. 제 3 항에 있어서,
    상기 제1자성부재는 제1베이스층 및 상기 제1베이스층 상에 배치된 상기 제1자성체층을 포함하며,
    상기 제2자성부재는 제2베이스층 및 상기 제2베이스층 상에 배치된 상기 제2자성체층을 포함하는,
    인쇄회로기판.
  12. 제 11 항에 있어서,
    상기 제1자성체층은 제1접착제를 통하여 상기 제1절연층에 부착되며,
    상기 제2자성체층은 제2접착제를 통하여 상기 제3절연층에 부착된,
    인쇄회로기판.
  13. 제 11 항에 있어서,
    상기 제1 및 제2베이스층은 각각 규소(Si)를 포함하는 웨이퍼(wafer)인,
    인쇄회로기판.
  14. 제 11 항에 있어서,
    상기 제1 및 제2자성체층은 각각 코발트-탄탈륨-지르코늄 합금을 포함하는,
    인쇄회로기판.
  15. 제 3 항에 있어서,
    상기 제2절연층의 일측에 배치된 한층 이상의 제5절연층;
    상기 제4절연층의 타측에 배치된 한층 이상의 제6절연층;
    상기 한층 이상의 제5절연층 상에 각각 배치된 한층 이상의 제5배선층;
    상기 한층 이상의 제6절연층 상에 각각 배치된 한층 이상의 제6배선층;
    상기 한층 이상의 제5절연층을 각각 관통하는 한층 이상의 제1비아층;
    상기 한층 이상의 제6절연층을 각각 관통하는 한층 이상의 제2비아층;
    상기 한층 이상의 제5절연층의 일측에 배치된 제1패시베이션층; 및
    상기 한층 이상의 제6절연층의 타측에 배치된 제2패시베이션층; 을 더 포함하는,
    인쇄회로기판.
  16. 복수의 코어층과 복수의 절연층이 교대로 배치된 코어 구조체;
    상기 코어 구조체의 일측에 배치되며, 한층 이상의 절연층 및 한층 이상의 배선층을 포함하는 제1빌드업 구조체; 및
    상기 코어 구조체의 타측에 배치되며, 한층 이상의 절연층 및 한층 이상의 배선층을 포함하는 제2빌드업 구조체; 를 포함하며,
    상기 복수의 코어층 중 적어도 하나의 적어도 일면에는 코일패턴이 배치되며,
    상기 복수의 코어층 중 다른 적어도 하나의 캐비티에는 자성부재가 배치된,
    인쇄회로기판.
KR1020190135147A 2019-10-29 2019-10-29 인쇄회로기판 KR20210050741A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190135147A KR20210050741A (ko) 2019-10-29 2019-10-29 인쇄회로기판
US16/794,792 US10980125B1 (en) 2019-10-29 2020-02-19 Printed circuit board
CN202010289296.9A CN112752391B (zh) 2019-10-29 2020-04-14 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190135147A KR20210050741A (ko) 2019-10-29 2019-10-29 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20210050741A true KR20210050741A (ko) 2021-05-10

Family

ID=75394417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135147A KR20210050741A (ko) 2019-10-29 2019-10-29 인쇄회로기판

Country Status (3)

Country Link
US (1) US10980125B1 (ko)
KR (1) KR20210050741A (ko)
CN (1) CN112752391B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7309390B2 (ja) * 2019-03-13 2023-07-18 株式会社東芝 電流検出装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
CN103180919B (zh) * 2010-10-21 2016-05-18 Tdk株式会社 线圈部件及其制造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板
KR101762027B1 (ko) * 2015-11-20 2017-07-26 삼성전기주식회사 코일 부품 및 그 제조 방법
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
KR102523852B1 (ko) 2016-03-18 2023-04-20 삼성전기주식회사 자성코어 내장 인쇄회로기판
JP2018018868A (ja) * 2016-07-26 2018-02-01 イビデン株式会社 コイル基板及びその製造方法
EP3944271A1 (en) * 2016-12-22 2022-01-26 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Inductor made of component carrier material comprising electrically conductive plate structures
KR102426202B1 (ko) 2017-01-09 2022-07-29 삼성전기주식회사 인쇄회로기판
JP2018198275A (ja) * 2017-05-24 2018-12-13 イビデン株式会社 コイル内蔵基板及びその製造方法

Also Published As

Publication number Publication date
CN112752391B (zh) 2024-07-12
CN112752391A (zh) 2021-05-04
US10980125B1 (en) 2021-04-13
US20210127494A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
KR20210031304A (ko) 인쇄회로기판 및 이를 포함하는 안테나 모듈
US10842021B1 (en) Printed circuit board
US11439022B2 (en) Printed circuit board
KR20210050106A (ko) 인쇄회로기판
US11658124B2 (en) Connection structure embedded substrate
US11102886B2 (en) Printed circuit board
KR20210026758A (ko) 패키지 기판
US10863627B1 (en) Electronic component embedded substrate
KR102164793B1 (ko) 수동부품 내장기판
KR20220010280A (ko) 전자부품 내장기판
KR20210050741A (ko) 인쇄회로기판
KR20210065530A (ko) 인쇄회로기판
US20210298177A1 (en) Substrate structure and electronic device including the same
US20210289629A1 (en) Substrate structure and electronic device including the same
KR20210027002A (ko) 인쇄회로기판
KR20220001634A (ko) 인쇄회로기판
KR20210078952A (ko) 전자부품 내장기판
US20220159839A1 (en) Printed circuit board
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
KR20240065894A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102345112B1 (ko) 인쇄회로기판
US11382213B2 (en) Printed circuit board
US20240032208A1 (en) Printed circuit board and method of manufacturing the same
KR20220080557A (ko) 인쇄회로기판
KR20210076581A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A201 Request for examination