CN112420626A - 嵌有电子组件的基板 - Google Patents

嵌有电子组件的基板 Download PDF

Info

Publication number
CN112420626A
CN112420626A CN202010099074.0A CN202010099074A CN112420626A CN 112420626 A CN112420626 A CN 112420626A CN 202010099074 A CN202010099074 A CN 202010099074A CN 112420626 A CN112420626 A CN 112420626A
Authority
CN
China
Prior art keywords
layer
connection electrode
metal
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010099074.0A
Other languages
English (en)
Other versions
CN112420626B (zh
Inventor
朴帝相
郑相镐
吴昌烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112420626A publication Critical patent/CN112420626A/zh
Application granted granted Critical
Publication of CN112420626B publication Critical patent/CN112420626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种嵌有电子组件的基板，所述嵌有电子组件的基板包括：芯基板，包括绝缘层、设置在所述绝缘层的上表面上的第一布线层以及穿过所述绝缘层的贯通部；第一电子组件，设置在所述贯通部中，并且包括连接电极；绝缘体，在所述芯基板与所述第一电子组件的一部分之间设置在所述贯通部的一部分中；以及第一金属层，设置在所述绝缘体的上表面上，并与所述连接电极的至少一部分物理接触。所述第一布线层包括所述第一金属层的至少一部分。

Description

嵌有电子组件的基板
本申请要求于2019年8月23日在韩国知识产权局提交的第10-2019-0103622号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板。
背景技术
通常，嵌有电子组件的基板具有电子组件嵌在其中以通过过孔使电子组件和布线层电连接和电通信的结构。因此，关于将电子组件嵌入可能存在的问题在于：基板的厚度变得大于电子组件的厚度。
发明内容
本公开的一方面在于提供一种嵌有电子组件的基板，所述嵌有电子组件的基板尽管包括嵌入在其中的电子组件但仍可纤薄化。
例如，根据本公开的示例的一种嵌有电子组件的基板可包括：芯基板，包括绝缘层、设置在所述绝缘层的上表面上的第一布线层以及穿过所述绝缘层的贯通部；第一电子组件，设置在所述贯通部中，并且包括连接电极；绝缘体，在所述芯基板与所述第一电子组件的一部分之间设置在所述贯通部的一部分中；以及第一金属层，设置在所述绝缘体的上表面上，并与所述连接电极的至少一部分物理接触。所述第一布线层包括所述第一金属层的至少一部分。
可选地，根据本公开的示例的一种嵌有电子组件的基板可包括：绝缘层，具有被第一布线层覆盖的贯通部，所述第一布线层设置在所述绝缘层的上侧上有；电子组件，设置在所述贯通部中，并且包括连接电极；绝缘体，在所述电子组件的至少一部分与所述绝缘层之间设置在所述贯通部的至少一部分中；以及第一金属层，设置在所述绝缘体的上表面上，并且使所述第一布线层和所述连接电极的至少一部分彼此连接。所述第一布线层的厚度大于所述第一金属层的厚度。
可选地，根据本公开的示例的一种嵌有电子组件的基板可包括：绝缘层，具有贯通部，所述贯通部穿过所述绝缘层；电子组件，设置在所述贯通部中；绝缘体，在所述绝缘层与所述电子组件之间设置在所述贯通部的一部分中；第一金属层，直接设置在所述绝缘体的上表面和所述电子组件的第一电极部的上表面上；以及第二金属层，直接设置在所述绝缘体的下表面和所述电子组件的第二电极部的下表面上。所述绝缘层设置在所述第一金属层与所述第二金属层之间。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3是示出嵌有电子组件的基板的示例的示意性截面图；
图4是示出图3的嵌有电子组件的基板的变型的示例的示意性截面图；
图5至图7是示意性示出制造图3的嵌有电子组件的基板的示例；
图8是示出嵌有电子组件的基板的另一示例的示意性截面图；
图9是示出图8的嵌有电子组件的基板的变型的示例的示意性截面图；
图10是示出嵌有电子组件的基板的另一示例的示意性截面图；以及
图11是示出图10的嵌有电子组件的基板的变型的示例的示意性截面图。
图12是示出嵌有电子组件的基板的另一示例的示意性截面图；以及
图13是示出图12的嵌有电子组件的基板的变型的示例的示意性截面图。
具体实施方式
现将在下文中参照附图详细地描述本公开的示例性实施例。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件通过各种信号线1090连接到稍后将描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器(ADC)、专用集成电路(ASIC)等，但不限于此。芯片相关组件1020还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是其中包括先前描述的芯片或电子组件的封装形式。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(LAN)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议，但不限于此。网络相关组件1030还可包括被指定为根据任意各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等，但不限于此。其他组件1040还可包括用于各种其他目的的片式组件形状的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080等，但不限于此。这些其他组件还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。此外，可根据电子装置1000的类型而包括用于各种目的的其他组件等。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等，但不限于此。电子装置1000可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，电子组件可以是例如智能电话1100。母板1110容纳在智能电话1100的内部，并且各种电子组件1120物理连接和/或电连接到母板1110。此外，可物理连接和/或电连接到母板1110或者可不物理连接和/或电连接到母板1110的其他组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100的内部。电子组件1120中的一些可以是先前描述的芯片相关组件，并且可以是例如半导体封装件1121，但不限于此。半导体封装件1121可处于半导体芯片或无源组件安装在具有嵌有电子组件的基板形状的封装件基板的表面上的形式，但不限于此。另外，电子装置不必限于智能电话1100，而是可以是如先前描述的其他电子装置。
嵌有电子组件的基板
图3是示出嵌有电子组件的基板的示例的示意性截面图。
参照图3，根据示例的嵌有电子组件的基板100A可包括：芯基板110，包括贯通部110H；电子组件120A，设置在贯通部110H中；以及绝缘体130，填充贯通部110H的至少一部分并且覆盖电子组件120A的至少一部分。如果需要，嵌有电子组件的基板100A还可包括：第一钝化层140，设置在绝缘体130、芯基板110和电子组件120A的上侧上；以及第二钝化层150，设置在绝缘体130、芯基板110和电子组件120A的下侧上。在示例中，电子组件120A包括主体121a以及彼此间隔开且分别设置在主体121a的上表面和下表面上的第一连接电极122a和第二连接电极123a。
芯基板110包括：绝缘层111a、111b和111c；第一图案层112a，设置在绝缘层111a、111b和111c的上表面上；以及第二图案层112b，设置在绝缘层111a、111b和111c的下表面上。绝缘体130的上表面上设置有第一金属层115a。第一金属层115a与第一图案层112a和第一连接电极122a物理接触且电连接。绝缘体130的下表面上设置有第二金属层115b。第二金属层115b与第二图案层112b和第二连接电极123a物理接触且电连接。
如先前所述，根据示例的嵌有电子组件的基板100A包括第一连接电极122a和第二连接电极123a，第一电极电极122a和第二连接电极123a分别与第一金属层115a和第二金属层115b物理接触，而无需额外过孔。此外，第一金属层115a和第二金属层115b分别与芯基板110的第一图案层112a和第二图案层112b物理接触。芯基板110的第一布线层112A可以是第一图案层112a与第一金属层一起图案化的层，芯基板110的第二布线层112B可以是第二图案层112b与第二金属层一起图案化的层。例如，第一布线层112A可以是包括第一图案层112a和第一金属层115a的设置在第一图案层112a的上表面上的至少一部分的图案化层，并且第二布线层112B可以是包括第二图案层112b和第二金属层115b的设置在第二图案层112b的下表面上的至少一部分的图案化层。因此，可通过第一金属层115a在芯基板110的第一布线层112A与电子组件120A的第一连接电极122a之间提供电连接路径，并且可通过第二金属层115b在芯基板110的第二布线层112B与电子组件120A的第二连接电极123a之间提供电连接路径，而无需过孔。因此，即使当电子组件120A嵌在其中时，因为几乎不需要更大的厚度，所以嵌有电子组件的基板100A的整体厚度也可减小。
另外，绝缘体130的上表面、第一连接电极122a的上表面和第一图案层112a的上表面可彼此共面。第一金属层115a水平地设置在绝缘体130、第一连接电极122a和第一图案层112a的共面的上表面上，以与绝缘体130、第一连接电极122a和第一图案层112a物理接触。此外，绝缘体130的下表面、第二连接电极123a的下表面和第二图案层112b的下表面可彼此共面。第二金属层115b水平地设置在绝缘体130、第二连接电极123a和第二图案层112b的共面的下表面上，以与绝缘体130、第二连接电极123a和第二图案层112b物理接触。如所描述的，在形成共面表面之后，第一金属层115a和第二金属层115b分别形成在其上以提供电连接路径。在这种情况下，第一金属层115a和第二金属层115b可稳定地形成并且在纤薄化方面更有效。此外，分别包括第一金属层115a的至少一部分和第二金属层115b的至少一部分的第一布线层112A和第二布线层112B可容易地具有更精细的印刷电路板。另外，如在此使用的，术语“共面”是指位于完全相同的平面上以及位于大体上相同的平面上的情况。
另外，芯基板110包括：第一布线过孔113a，连接到第一布线层112A；以及第二布线过孔113b，连接到第二布线层112B。第一布线过孔113a可以是其中使用第一金属层115a填充第一通路孔113av的过孔，第一通路孔113av穿过第一图案层112a并且进一步穿过绝缘层111a、111b和111c的至少一部分111a。例如，第一布线过孔113a可穿过第一图案层112a以及绝缘层111a、111b和111c的至少一部分111a。第二布线过孔113b可以是其中使用第二金属层115b填充第二通路孔113bv的过孔，第二通路孔113bv穿过第二图案层112b并且进一步穿过绝缘层111a、111b和111c的至少另一部分111b。例如，第二布线过孔113b可穿过第二图案层112b以及绝缘层111a、111b和111c的至少另一部分111b。如所描述的，当第一布线过孔113a和第二布线过孔113b分别通过穿过第一图案层112a和第二图案层112b形成时，第一布线过孔113a和第二布线过孔113b的连接可靠性可分别通过第一布线过孔113a与第一图案层112a之间的金属间连接以及第二布线过孔113b与第二图案层112b之间的金属间连接来改善。
在下文中，将参照附图更详细地描述根据示例的嵌有电子组件的基板110A的构成元件。
芯基板110包括：第一绝缘层111a、第二绝缘层111b和第三绝缘层111c；第一布线层112A，设置在第一绝缘层111a的上表面上；以及第二布线层112B，设置在第二绝缘层111b的下表面上。在示例中，芯基板110还包括嵌在第一绝缘层111a、第二绝缘层111b和第三绝缘层111c的内部的第三布线层112c和第四布线层112d。第三布线层112c和第四布线层112d分别设置在第三绝缘层111c的上表面和下表面上。在示例中，第一布线过孔113a、第二布线过孔113b和第三布线过孔113c分别形成在第一绝缘层111a、第二绝缘层111b和第三绝缘层111c中。第一布线过孔113a、第二布线过孔113b和第三布线过孔113c分别穿过第一绝缘层111a、第二绝缘层111b和第三绝缘层111c，并且使设置在不同层上的第一布线层112A、第二布线层112B、第三布线层112c和第四布线层112d电互连。如果需要，在芯基板110的上侧和/或下侧上可形成有另外的积聚层、布线层和布线过孔。
可使用绝缘材料作为第一绝缘层111a、第二绝缘层111b和第三绝缘层111c的材料。在这种情况下，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或包括玻璃纤维(玻璃布、玻璃织物)和/或增强剂(诸如，无机填料)的材料(例如，半固化片(PPG)、ABF(Ajinomoto Build up Film))、覆铜层压板(CCL)或裸CCL作为绝缘材料。作为非限制示例，可使用半固化片作为第一绝缘层111a和第二绝缘层111b的材料，而可使用CCL作为第三绝缘层111c的材料。如果需要，可使用金属板、玻璃板或陶瓷板作为第三绝缘层111c的材料。可选地，可使用液晶聚合物(LCP)作为第三绝缘层111c的材料。如果需要，可使用感光电介质(PID)作为第一绝缘层111a和第二绝缘层111b的材料。
第一绝缘层111a、第二绝缘层111b和第三绝缘层111c可包括相同的材料。在这种情况下，根据其工艺，它们的边界可以是不清楚的。例如，第一绝缘层111a、第二绝缘层111b和第三绝缘层111c可处理为单个绝缘层，但不限于此。当包括不同的材料时，甚至当包括相同的材料时，可能存在边界。例如，它们可被处理为多个绝缘层。如果需要，第三绝缘层111c可被设置为芯层，而第一绝缘层111a和第二绝缘层111b被设置为积聚层，从而第三绝缘层111c比第一绝缘层111a和第二绝缘层111b中的每者厚。
可使用金属材料作为第一布线层112A、第二布线层112B、第三布线层112c和第四布线层112d的材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。第一布线层112A、第二布线层112B、第三布线层112c和第四布线层112d可通过诸如加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)、封孔(TT，tenting)等的镀覆工艺形成，因此可包括种子层(无电镀层)和基于这样的种子层形成的电镀层。第一布线层112A、第二布线层112B、第三布线层112c和第四布线层112d可根据每层的设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。信号(S)图案可包括除GND图案、PWR图案等之外的各种信号图案(例如，诸如数据信号图案等)。如果需要，GND图案和PWR图案可以是同一图案。这些图案可以包括线型图案、平面图案和/或焊盘图案。
第一布线层112A可以是包括第一图案层112a和第一金属层115a的设置在第一图案层112a的上表面上的至少一部分的图案化层。也就是说，如以下工艺中所述，第一布线层112A可在使第一图案层112a和第一金属层115a层叠的同时被图案化。第一图案层112a可以是单层金属箔。此外，第一金属层115a可包括1-1金属层115a1和1-2金属层115a2，1-2金属层115a2设置在1-1金属层115a1上并且比1-1金属层115a1厚。1-1金属层115a1可以是种子层(无电镀层)，而1-2金属层115a2可以是基于这样的种子层形成的电镀层。因此，第一金属层115a的数量可大于第一图案层112a的数量。另外，第一金属层115a的厚度可大于第一图案层112a的厚度。此外，1-2金属层115a2的厚度可大于第一图案层112a的厚度。然而，厚度不限于此。如果需要，第一图案层112a可以是包括种子层(无电镀层)和电镀层的多层。
第二布线层112B可以是包括第二图案层112b和第二金属层115b的设置在第二图案层112b的下表面上的至少一部分的图案化层。也就是说，如以下工艺中所述，第二布线层112B可在使第二图案层112b和第二金属层115b层叠的同时被图案化。第二图案层112b可以是单层金属箔。此外，类似于第一金属层115a，第二金属层115b可包括2-1金属层和2-2金属层，2-2金属层设置在2-1金属层上并且比2-1金属层厚。2-1金属层可以是种子层(无电镀层)，而2-2金属层可以是基于这样的种子层形成的电镀层。因此，第二金属层115b的数量可大于第二图案层112b的数量。另外，第二金属层115b的厚度可大于第二图案层112b的厚度。此外，2-2金属层的厚度可大于第二图案层112b的厚度。然而，厚度不限于此。如果需要，第二图案层112b可以是包括种子层(无电镀层)和电镀层的多层。
第一布线层112A可以是包括第一图案层112a和第一金属层115a的设置在第一图案层112a的上表面上的至少一部分的图案化层，并且可比第三布线层112c和第四布线层112d中的每者厚。类似地，第二布线层112B可以是包括第二图案层112b和第二金属层115b的设置在第二图案层112b的下表面上的至少一部分的图案化层，并且可比第三布线层112c和第四布线层112d中的每者厚。第一布线层112A和第二布线层112B的厚度可大体上相同，但不限于此。
也可使用金属材料作为第一布线过孔113a、第二布线过孔113b和第三布线过孔113c的材料。可使用铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金作为金属材料。第一布线过孔113a、第二布线过孔113b和第三布线过孔113c可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，并且可因此包括种子层(无电镀层)以及基于这样的种子层形成的电镀层。第一布线过孔113a、第二布线过孔113b和第三布线过孔113c可以是被金属材料完全填充的填充型过孔，并且可以是金属材料沿着通路孔的壁形成的共形型过孔。此外，诸如沙漏形状、圆柱形形状和锥形形状等的已知形状可应用于第一布线过孔113a、第二布线过孔113b和第三布线过孔113c。例如，第三布线过孔113c可具有沙漏形状，而第一布线过孔113a和第二布线过孔113b可具有沿相反方向渐缩的锥形形状。第一布线过孔113a、第二布线过孔113b和第三布线过孔113c可根据每层的设计执行各种功能。例如，第一布线过孔113a、第二布线过孔113b和第三布线过孔113c可分别包括用于信号连接、接地、电力连接的布线过孔。用于接地和电力连接的布线过孔可以是同一布线过孔。
第一布线过孔113a可以是使用第一金属层115a填充第一通路孔113av的过孔，第一通路孔113av穿过第一图案层112a并进一步穿过第一绝缘层111a。例如，第一布线过孔113a可通过以下步骤形成：形成穿过第一图案层112a和第一绝缘层111a的第一通路孔113av，然后在形成第一金属层115a时使用第一金属层115a填充第一通路孔113av。因此，第一布线过孔113a可穿过第一图案层112a和第一绝缘层111a。第一布线过孔113a设置在1-1金属过孔层115av1和1-2金属过孔层115av2上，1-2金属过孔层115av2设置在1-1金属过孔层115av1上并且比1-1金属过孔层115av1厚。1-1金属过孔层115av1可以是种子层(无电镀层)，而1-2金属过孔层115av2是基于这样的种子层形成的电镀层。1-1金属过孔层115av1可以是延伸的1-1金属层115a1，并且1-2金属过孔层115av2可以是延伸的1-2金属层115a2。
第二布线过孔113b可以是使用第二金属层115b填充第二通路孔113bv的过孔，第二通路孔113bv穿过第二图案层112b并进一步穿过第二绝缘层111b。例如，第二布线过孔113b可通过以下步骤形成：形成穿过第二图案层112b和第二绝缘层111b的第二通路孔113bv，然后在形成第二金属层115b时使用第二金属层115b填充第二通路孔113bv。因此，第二布线过孔113b可穿过第二图案层112b和第二绝缘层111b。类似于第一布线过孔113a，第二布线过孔113b设置在2-1金属过孔层和2-2金属过孔层上，2-2金属过孔层设置在2-1金属过孔层上并且比2-1金属过孔层厚。2-1金属过孔层可以是种子层(无电镀层)，而2-2金属过孔层是基于这样的种子层形成的电镀层。2-1金属过孔层可以是延伸的2-1金属层，并且2-2金属过孔层可以是延伸的2-2金属层。
第一金属层115a和第二金属层115b分别是用于在没有过孔的情况下将第一连接电极122a与第一布线层112A电连接和将第二连接电极123a与第二布线层112B电连接的构成要素。如上所述，第一金属层115a的至少另一部分和第二金属层115b的至少另一部分分别可以是第一布线过孔113a的一部分和第二布线过孔113b的一部分。也可使用金属材料作为第一金属层115a和第二金属层115b的材料。铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金可用作金属材料。第一金属层115a和第二金属层115b中的每者可通过诸如AP、SAP、MSAP、TT等的镀覆工艺形成，并且因此可包括种子层(无电镀层)和基于这样的种子层形成的电镀层。
电子组件120A包括：主体121a；第一连接电极122a，设置在主体121a的上表面上；以及第二连接电极123a，设置在主体121a的下表面上。主体121a可以是包含诸如氮化铝(AIN)、氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)、SiO2/HfO2/SiO2(SHS)、Al2O3/HfO2/Al2O3(AHA)等的已知介电材料的介电层。第一连接电极122a和第二连接电极123a可以是包含诸如Cu、Al、Ag、Sn、Au、Ni、Pb、Ti或它们的合金的已知金属材料的金属层。换言之，根据示例的电子组件120A可以是金属-绝缘体-金属(MIM)电容器，但不限于此。如果需要，可将具有连接电极的芯片(die)设置为电子组件120A。在这种情况下，可根据芯片来设计仅在上侧和下侧之一上包括先前描述的金属层的电连接路径。
绝缘体130可通过包埋电子组件120A的至少一部分来固定电子组件120A，并且还可在贯通部110H内部设置绝缘区域。可使用绝缘材料作为绝缘体130的材料。可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚亚酰胺树脂)、包括玻璃纤维和/或增强剂(诸如，无机填料)的材料(例如，半固化片、ABF等)作为绝缘材料。如果需要，可使用感光包封剂(PIE)。另外，绝缘体130可被构造为可包括相同材料或不同材料并且可具有清楚边界或不清楚边界的多层。
第一钝化层140和第二钝化层150可保护根据示例的嵌有电子组件的基板100A的内部结构免受外部物理损坏和化学损坏。第一钝化层140和第二钝化层150可包括热固性树脂。例如，第一钝化层140和第二钝化层150可以是ABF，但不限于此。如果需要，可包括PID。第一钝化层140设置在第一绝缘层111a的上表面上，以覆盖第一布线层112A和第一金属层115a。第二钝化层150设置在第二绝缘层111b的下表面上，以覆盖第二布线层112B和第二金属层115b。第一钝化层140和第二钝化层150可分别具有多个第一开口140h和第二开口150h。多个第一开口140h和第二开口150h分别可使第一布线层112A的至少一部分和第二布线层112B的至少一部分暴露。如果需要，第一开口140h和第二开口150h中的每者可形成有多个通路孔。
为了改善电连接金属件(诸如，焊料)的连接可靠性，可在第一布线层112A的上表面的暴露部分上设置表面处理层112AP。表面处理层112AP可包括金属。例如，表面处理层112AP可通过电解镀金、无电镀金、有机可焊性保护剂(OSP)或无电镀锡、无电镀银、无电镀镍/替代镀金、直接浸金(DIG)镀覆、热风整平(HASL)等形成。类似地，表面处理层112AP还可设置在第二布线层112B的下表面的暴露部分上，并且其详细描述与先前描述相同。如果需要，可在开口中的每个开口上设置凸块下金属件(UBM)来代替表面处理层，以改善可靠性。
另外，根据示例的嵌有电子组件的基板100A可用作其上安装有电子组件(诸如，半导体芯片)的封装件基板(例如，球栅阵列(BGA)基板)，并且可根据布线设计而用作中介体，但不限于此。
图4是示出图3的嵌有电子组件的基板的变型的示例的示意性截面图。
基于图4，根据变型示例的嵌有电子组件的基板100B还包括：第二电子组件160，设置在第一钝化层140的上表面上；多个电连接金属件170，各自设置在多个第一开口140h上，并且电连接第二电子组件160和第一布线层112A的暴露部分；以及模塑件(molding)180，设置在第一钝化层140的上表面上，并且覆盖第二电子组件160的至少一部分。其他构造与根据先前描述的示例的嵌有电子组件的基板100A中的相同，并且将仅描述额外的构成元件。
第二电子组件160可以是已知的有源组件或无源组件。可存在多个第二电子组件160，其中，它们可以是相同类型的组件或不同类型的组件。有源组件可包括各种类型的集成电路芯片。无源组件可包括各种类型的片式电感器、片式电容器、片式磁珠等。第二电子组件160通过电连接金属件170电连接到第一布线层112A，并且通过第一金属层115a电连接到第一电子组件120A的第一连接电极122a。在一些情况下，第二电子组件160可通过芯基板110内部的电路径电连接到第二布线层112B。在这种情况下，第二电子组件160通过第二金属层115b电连接到第一电子组件120A的第二连接电极123a。
电连接金属件170可用于第二电子组件160的表面安装。电连接金属件170可利用具有比铜(Cu)的熔点低的熔点的金属(诸如，锡(Sn)或包含Sn的合金)形成。例如，电连接金属件170可利用焊料形成，但这仅是示例，并且不特别局限于此。电连接金属件170可以是焊盘、焊球、引脚等。电连接金属件170可被构造为多层或单层。多层电连接金属件170可包括铜柱和焊料，而单层电连接金属件170可包含锡-银焊料，但这仅是示例，并且不限于此。电连接金属件170在数量、距离、布置等方面没有特别限制，并且可根据其设计进行充分修改。
模塑件180可保护第二电子组件160并且固定第二电子组件160。可使用绝缘材料作为模塑件的材料。可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、包括玻璃纤维和/或增强剂(诸如，无机填料)的材料(例如，半固化片、ABF等)作为绝缘材料。如果需要，可使用环氧树脂塑封料(EMC)。
图5至图7是示意性地示出图3的嵌有电子组件的基板的制造工艺的示例的示图。
基于图5，首先制备芯基板110的前体110'。可通过以下步骤形成前体110'：使用CCL形成第三布线层112c和第四布线层112d以及第三布线过孔113c，然后在第三绝缘层111c的上表面和下表面上层叠其中形成有CCL的半固化片，以形成第一绝缘层111a和第二绝缘层111b以及第一金属箔112a'和第二金属箔112b'。然后使用蚀刻去除第一金属箔112a'的至少一部分和第二金属箔112b'的至少一部分。使用激光钻孔和/或机械钻孔在去除了第一金属箔112a'和第二金属箔112b'的部分区域中形成穿过第一绝缘层111a、第二绝缘层111b和第三绝缘层111c的贯通部110H。如果需要，对贯通部110H进行去污处理(desmearing treatment)等。
参照图6，将电子组件120A设置在贯通部110H中，并且使用绝缘体130覆盖电子组件120A。例如，使用带覆盖贯通部110H的下侧，并且将电子组件120A附接到带上以将电子组件120A设置在贯通部110H中。使用绝缘体130覆盖带的上侧，以包埋电子组件120A。然后去除带，并且通过绝缘体130覆盖电子组件120A的另一侧。使用平坦化(plannerizing)工艺(诸如，研磨工艺)使第一金属箔112a'和第二金属箔112b'以及电子组件120A的第一连接电极122a和第二连接电极123a暴露。在平坦化期间，可提供先前描述的共面表面。然后，使用激光钻孔和/或机械钻孔在去除了第一金属箔112a'的部分区域和去除了第二金属箔112b'的部分区域中分别形成第一通路孔113av和第二通路孔113bv。因此，第一通路孔113av穿过第一金属箔112a'和第一绝缘层111a，第二通路孔113bv穿过第二金属箔112b'和第二绝缘层111b。如果需要，对第一通路孔113av和第二通路孔113bv进行去污处理等。
参照图7，在通过研磨提供的平坦表面上通过镀覆形成第一金属层115a和第二金属层115b。第一金属层115a填充第一通路孔113av以形成第一布线过孔113a，第二金属层115b填充第二通路孔113bv以形成第二布线过孔113b。通过对第一金属箔112a'和形成在第一金属箔112a'上的第一金属层115a进行图案化而形成第一布线层112A，并且通过对第二金属箔112b'和形成在第二金属箔112b'上的第二金属层115b进行图案化而形成第二布线层112B，第一布线层112A包括第一图案层112a和形成在第一图案层112a上的第一金属层115a，第二布线层112B包括第二图案层112b和形成在第二图案层112a上的第二金属层115b。层叠第一钝化层140和第二钝化层150以在期望位置上形成第一开口140h和第二开口150h。通过一系列的工艺，可制造根据先前描述的示例的嵌有电子组件的基板100A。
图8是示出嵌有电子组件的基板的另一示例的示意性截面图。
图9是示出图8的嵌有电子组件的基板的变型的示例的示意性截面图。
参照图8和图9，与根据示例的嵌有电子组件的基板100A和根据其变型示例的嵌有电子组件的基板100B相比，根据另一示例的嵌有电子组件的基板100C和根据其变型示例的嵌有电子组件的基板100D更加简化。例如，芯基板110包括：绝缘层111；第一布线层112A，设置在绝缘层111的上表面上；第二布线层112B，设置在绝缘层111的下表面上；以及布线过孔113，电连接第一布线层112A和第二布线层112B。在这种情况下，第一布线层112A和第二布线层112B分别可以是第一图案层112a与第一金属层115a一起图案化的层和第二图案层112b与第二金属层115b一起图案化的层。此外，布线过孔113可以是使用第一金属层115a和第二金属层115b填充通路孔113v的过孔，通路孔113v穿过第一图案层112a和第二图案层112b并且进一步穿过绝缘层111。例如，布线过孔113可穿过第一图案层112a和第二图案层112b以及绝缘层111。另外，布线过孔113可包括第一金属过孔层115v1和第二金属过孔层115v2，第二金属过孔层115v2设置在第一金属过孔层115v1上并且比第一金属过孔层115v1厚。第一金属过孔层115v1可从1-1金属层115a1和2-1金属层延伸，因此1-1金属层115a1和2-1金属层可通过第一金属过孔层115v1连接。此外，第二金属过孔层115v2可从1-2金属层115a2和2-2金属层延伸，因此1-2金属层115a2和2-2金属层可通过1-2第二金属过孔层115v2连接。其他描述与先前描述基本上相同，因此省略其详细描述。
图10是示出嵌有电子组件的基板的另一示例的示意性截面图。
图11是示出图10的嵌有电子组件的基板的变型的示例的示意性截面图。
参照图10和图11，根据另一示例的嵌有电子组件的基板100E和根据其变型示例的嵌有电子组件的基板100F包括与根据示例的嵌有电子组件的基板100A和根据其变型示例的嵌有电子组件的基板100B的电子组件的形式不同的形式的电子组件120B。例如，电子组件120B包括：主体121b；第一连接电极122b，设置在主体121b的第一侧表面上；以及第二连接电极123b，设置在主体121b的第二侧表面(第一侧表面的相对侧)上。第一连接电极122b的一部分可朝向主体121b的第三侧表面和第四侧表面(设置在主体121b的上表面与下表面之间以及主体121b的第一侧表面和第二侧表面之间)延伸。第一金属层115a与第一图案层112a、第一连接电极122b的上侧的至少一部分以及第二连接电极123b的上侧的至少一部分物理接触，以使第一图案层112a与第一连接电极122b和第二连接电极123b电连接。第二金属层115b与第二图案层112b、第一连接电极122b的下侧的至少一部分以及第二连接电极123b的下侧的至少一部分物理接触，以使第二图案层112b与第一连接电极122b和第二连接电极123b电连接。主体121b可包括介电层和交替层叠的内电极层。介电层可包括具有高介电常数的陶瓷粉末，例如，钛酸钡(BaTiO3)或钛酸锶(SrTiO3)粉末，但不限于此。内电极层可以是导电金属，例如，镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或它们的合金，但不限于此。换言之，根据另一示例的电子组件120B可以是多层陶瓷电容器(MLCC)或低电感片式电容器(LICC)，但不限于此。其他描述与先前描述基本上相同，因此省略其详细描述。
图12是示出嵌有电子组件的基板的另一示例的示意性截面图。
图13是示出图12的嵌有电子组件的基板的变型的示例的示意性截面图。
参照图12和图13，与根据另一示例的嵌有电子组件的基板100E和根据其变型示例的嵌有电子组件的基板100F相比，根据另一示例的嵌有电子组件的基板100G和根据其变型示例的嵌有电子组件的基板100H更加简化。例如，芯基板110包括：绝缘层111；第一布线层112A，设置在绝缘层111的上表面上；第二布线层112B，设置在绝缘层111的下表面上；以及布线过孔113，电连接第一布线层112A和第二布线层112B。在这种情况下，第一布线层112A和第二布线层112B分别可以是第一图案层112a与第一金属层115a一起图案化的层以及第二图案层112b与第二金属层115b一起图案化的层。此外，布线过孔113可以是使用第一金属层115a和第二金属层115b填充通路孔113v的过孔，通路孔113v穿过第一图案层112a和第二图案层112b并且进一步穿过绝缘层111。例如，布线过孔113可穿过第一图案层112a和第二图案层112b以及绝缘层111。另外，布线过孔113可包括第一金属过孔层115v1和第二金属过孔层115v2，第二金属过孔层115v2设置在第一金属过孔层115v1上并且比第一金属过孔层115v1厚。第一金属过孔层115v1可从1-1金属层115a1和2-1金属层延伸，因此1-1金属层115a1和2-1金属层可通过第一金属过孔层115v1连接。此外，第二金属过孔层115v2可从1-2金属层115a2和2-2金属层延伸，因此1-2金属层115a2和2-2金属层可通孔第二金属过孔层115v2连接。其他描述与先前描述基本上相同，因此省略其详细描述。
作为本公开中实现的效果之一，可提供一种尽管包括嵌入在其中的电子组件但仍可纤薄化的嵌有电子组件的基板。
如在此使用的，术语“下侧”、“下部”、“下表面”等用于指示关于附图的截面的向下的方向，而术语“上侧”、“上部”、“上表面”等用于指示与以上方向相反的方向。然而，这些术语是为了便于解释而如上定义的，并且示例性实施例的权利的范围不受以上术语的特别限制。
如在此使用的，术语“连接”不仅可指“直接连接”，还可包括通过粘合层等的方法的“间接连接”。术语“电连接”可包括构成元件“物理连接”的情况和构成元件“不物理连接”的情况两者。此外，术语“第一”、“第二”等可用于将一个构成元件与另一构成元件区分开，并且可不限制关于构成元件的顺序和/或重要性或其他。在一些情况下，在不脱离示例性实施例的权利的范围的情况下，第一构成元件可被称为第二构成元件，类似地，第二构成元件可被称为第一构成元件。
如在此使用的，术语“示例”可不是指一个相同的示例性实施例，而是可被提供以描述和强调每个示例性实施例的不同的独特特征。以上提出的示例性实施例可被实现为不排除与其他示例性实施例的特征的组合的可行性。例如，除非另外指示，否则在一个示例性实施例中描述的特征即使其未在另一示例性实施例中描述，所述特征也可被理解为与另一示例性实施例相关。
在此使用的术语仅用于简要地描述示例性实施例，并非意图限制本公开。除非另外指出，否则单数形式包括复数形式。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (20)

1.一种嵌有电子组件的基板，包括：
芯基板，包括绝缘层、设置在所述绝缘层的上表面上的第一布线层以及穿过所述绝缘层的贯通部；
第一电子组件，设置在所述贯通部中，并且包括连接电极；
绝缘体，在所述芯基板与所述第一电子组件之间设置在所述贯通部的一部分中；以及
第一金属层，设置在所述绝缘体的上表面上，并与所述连接电极的至少一部分物理接触，
其中，所述第一布线层包括所述第一金属层的至少一部分。
2.根据权利要求1所述的基板，其中，所述第一布线层还包括设置在所述绝缘层的上表面上的第一图案层，并且所述第一金属层的所述至少一部分设置在所述第一图案层的上表面上。
3.根据权利要求2所述的基板，其中，所述芯基板还包括第一布线过孔，所述第一布线过孔连接到所述第一布线层，
其中，所述第一布线过孔穿过所述第一图案层和所述绝缘层的一部分。
4.根据权利要求2所述的基板，其中，所述绝缘体的上表面、所述连接电极的所述至少一部分的上表面以及所述第一图案层的上表面彼此共面，
其中，所述第一金属层沿与所述绝缘体、所述连接电极的所述至少一部分以及所述第一图案层的共面的上表面平行的方向设置，以与所述连接电极的所述至少一部分和所述第一图案层物理接触。
5.根据权利要求2所述的基板，其中，所述第一金属层的数量大于所述第一图案层的数量。
6.根据权利要求1所述的基板，其中，所述芯基板还包括第二布线层，所述第二布线层设置在所述绝缘层的下表面上，
其中，在所述绝缘体的下表面上，第二金属层与所述连接电极的至少另一部分物理接触，并且
其中，所述第二布线层包括所述第二金属层的至少一部分。
7.根据权利要求6所述的基板，其中，所述第一布线层还包括设置在所述绝缘层的上表面上的第一图案层，并且所述第一金属层的所述至少一部分设置在所述第一图案层的上表面上，并且
所述第二布线层还包括设置在所述绝缘层的下表面上的第二图案层，并且所述第二金属层的所述至少一部分设置在所述第二图案层的下表面上。
8.根据权利要求7所述的基板，其中，所述芯基板还包括第三布线层，所述第三布线层嵌入在所述绝缘层中，并且
所述第一布线层和所述第二布线层比所述第三布线层厚。
9.根据权利要求7所述的基板，其中，所述芯基板还包括：第三布线层和第四布线层，设置在所述绝缘层的内部的不同位置处；第一布线过孔，使所述第一布线层和所述第三布线层彼此连接；第二布线过孔，使所述第二布线层和所述第四布线层彼此连接；以及第三布线过孔，使所述第三布线层和所述第四布线层彼此连接，
其中，所述第一布线过孔穿过所述第一图案层和所述绝缘层的至少一部分，并且
所述第二布线过孔穿过所述第二图案层和所述绝缘层的至少另一部分。
10.根据权利要求7所述的基板，其中，所述绝缘体的上表面、所述连接电极的所述至少一部分的上表面以及所述第一图案层的上表面彼此共面，
所述绝缘体的下表面、所述连接电极的所述至少另一部分的下表面以及所述第二图案层的下表面彼此共面，
所述第一金属层水平地设置在所述绝缘体、所述连接电极的所述至少一部分、所述第一图案层的共面的上表面上，以与所述第一图案层和所述连接电极的所述至少一部分物理接触，并且
所述第二金属层水平地设置在所述绝缘体、所述连接电极的所述至少另一部分以及所述第二图案层的共面的下表面上，以与所述第二图案层和所述连接电极的所述至少另一部分物理接触。
11.根据权利要求7所述的基板，其中，所述第一电子组件包括：主体；第一连接电极，设置在所述主体的上表面上；以及第二连接电极，设置在所述主体的下表面上，
所述第一金属层与所述第一图案层和所述第一连接电极物理接触，以使所述第一图案层和所述第一连接电极彼此连接，并且
所述第二金属层与所述第二图案层和所述第二连接电极物理接触，以使所述第二图案层和所述第二连接电极彼此连接。
12.根据权利要求7所述的基板，其中，所述第一电子组件包括：主体；第一连接电极，设置在所述主体的第一侧表面上；以及第二连接电极，设置在所述主体的所述第一侧表面的相对侧的第二侧表面上，
其中，所述第一金属层与所述第一图案层、所述第一连接电极的上侧的至少一部分和所述第二连接电极的上侧的至少一部分物理接触，以使所述第一图案层分别与所述第一连接电极和所述第二连接电极连接，并且
所述第二金属层与所述第二图案层、所述第一连接电极的下侧的至少一部分和所述第二连接电极的下侧的至少一部分物理接触，以使所述第二图案层分别与所述第一连接电极和所述第二连接电极连接。
13.根据权利要求6所述的基板，所述基板还包括：第一钝化层，设置在所述绝缘层的上表面和所述绝缘体的上表面上，覆盖所述第一布线层，并且包括第一开口，所述第一开口使所述第一布线层的至少一部分暴露；以及
第二钝化层，设置在所述绝缘层的下表面和所述绝缘体的下表面上，覆盖所述第二布线层，并且包括第二开口，所述第二开口使所述第二布线层的至少一部分暴露，
其中，所述第一布线层的上表面的暴露部分上设置有表面处理层，并且
所述表面处理层包括金属。
14.根据权利要求13所述的基板，所述基板还包括：
第二电子组件，设置在所述第一钝化层的上表面上；
电连接金属件，设置在所述第一钝化层的所述第一开口上，并且使所述第一电子组件和所述第一布线层的暴露部分彼此连接；以及
模塑件，设置在所述第一钝化层的上表面上，并且覆盖所述第二电子组件的至少一部分。
15.一种嵌有电子组件的基板，包括：
绝缘层，具有被第一布线层覆盖的贯通部，所述第一布线层设置在所述绝缘层的上侧上；
电子组件，设置在所述贯通部中，并且包括连接电极；
绝缘体，在所述电子组件的至少一部分与所述绝缘层之间设置在所述贯通部的至少一部分中；以及
第一金属层，设置在所述绝缘体的上表面上，并且使所述第一布线层和所述连接电极的至少一部分彼此连接，
其中，所述第一布线层的厚度大于所述第一金属层的厚度。
16.根据权利要求15所述的基板，所述基板还包括：
第二布线层，设置在所述绝缘层的下侧上；以及
第二金属层，设置在所述绝缘体的下表面上，并且使所述第二布线层和所述连接电极的至少另一部分连接，
其中，所述第二布线层的厚度大于所述第二金属层的厚度。
17.一种嵌有电子组件的基板，包括：
绝缘层，具有贯通部，所述贯通部穿过所述绝缘层；
电子组件，设置在所述贯通部中；
绝缘体，在所述绝缘层与所述电子组件之间设置在所述贯通部的一部分中；
第一金属层，直接设置在所述绝缘体的上表面和所述电子组件的第一电极部的上表面上；以及
第二金属层，直接设置在所述绝缘体的下表面和所述电子组件的第二电极部的下表面上，
其中，所述绝缘层设置在所述第一金属层与所述第二金属层之间。
18.根据权利要求17所述的基板，其中，所述电子组件包括连接电极，所述连接电极包括所述第一电极部和所述第二电极部，所述第一电极部和所述第二电极部通过所述连接电极的设置在所述电子组件的主体的侧表面上的连接部彼此连接。
19.根据权利要求17所述的基板，其中，所述电子组件包括：第一连接电极，包括所述第一电极部；以及第二连接电极，包括所述第二电极部，并且
所述第一连接电极和所述第二连接电极彼此间隔开。
20.根据权利要求17所述的基板，其中，所述绝缘体的上表面和所述第一电极部的上表面彼此共面，并且
所述绝缘体的下表面与所述第二电极部的下表面彼此共面。
CN202010099074.0A 2019-08-23 2020-02-18 嵌有电子组件的基板 Active CN112420626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0103622 2019-08-23
KR1020190103622A KR102703776B1 (ko) 2019-08-23 2019-08-23 전자부품 내장기판

Publications (2)

Publication Number Publication Date
CN112420626A true CN112420626A (zh) 2021-02-26
CN112420626B CN112420626B (zh) 2024-10-18

Family

ID=73653713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010099074.0A Active CN112420626B (zh) 2019-08-23 2020-02-18 嵌有电子组件的基板

Country Status (3)

Country Link
US (1) US10863627B1 (zh)
KR (1) KR102703776B1 (zh)
CN (1) CN112420626B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943869B2 (en) * 2020-02-04 2024-03-26 Kemet Electronics Corporation Electrically functional circuit board core material
CN116209134A (zh) * 2021-11-30 2023-06-02 鹏鼎控股(深圳)股份有限公司 电路板总成及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886026A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有埋入式电子元件的印刷电路板
JP2016076657A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品及び電子部品内蔵配線板及びその製造方法
CN110137149A (zh) * 2018-02-09 2019-08-16 三星电子株式会社 扇出型半导体封装件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
KR20090130727A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5955023B2 (ja) 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886026A (zh) * 2005-06-22 2006-12-27 三星电机株式会社 具有埋入式电子元件的印刷电路板
JP2016076657A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品及び電子部品内蔵配線板及びその製造方法
CN110137149A (zh) * 2018-02-09 2019-08-16 三星电子株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
KR20210023441A (ko) 2021-03-04
KR102703776B1 (ko) 2024-09-04
US10863627B1 (en) 2020-12-08
CN112420626B (zh) 2024-10-18

Similar Documents

Publication Publication Date Title
JP2017188645A (ja) ファンアウト半導体パッケージ
CN110839318B (zh) 具有埋入式无源组件的板
CN112447655B (zh) 封装件基板
CN112492740A (zh) 印刷电路板和包括该印刷电路板的天线模块
KR20170112907A (ko) 팬-아웃 반도체 패키지
US11284515B2 (en) Electronic component embedded substrate
CN113038705B (zh) 嵌有电子组件的基板
CN112420626B (zh) 嵌有电子组件的基板
CN112992883A (zh) 嵌有电子组件的基板
TWI764033B (zh) 具有嵌入式被動組件的板
CN112584605B (zh) 印刷电路板
CN113905516A (zh) 电子组件嵌入式基板
CN112996242A (zh) 嵌有电子组件的基板
CN112867240A (zh) 印刷电路板
US11758655B2 (en) Printed circuit board
CN112996222A (zh) 嵌有电子组件的基板
KR20210078952A (ko) 전자부품 내장기판
US11903129B2 (en) Printed circuit board
US11715680B2 (en) Printed circuit board
US12114428B2 (en) Electronic component embedded substrate
US20230413437A1 (en) Printed circuit board
US20230156922A1 (en) Printed circuit board
CN116072635A (zh) 嵌有电子组件的基板
KR20210078951A (ko) 전자부품 내장기판
KR20230091423A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant