KR101273773B1 - 인쇄회로기판 및 그의 제조방법 - Google Patents

Abstract

본 발명은 제1 절연재 상에 형성되는 제1 회로 패턴, 제1 절연재 상에 형성되는 제2 절연재, 제2 절연재에 일부가 매립되는 패드 및 제2 절연재를 관통하여 제1 회로 패턴과 패드를 전기적으로 연결하는 비아를 구비한 접속 패턴 및 제2 절연재 상에 형성되는 제2 회로 패턴을 포함하는 인쇄회로기판으로 종횡비(aspect ratio)를 증가시키지 않으면서도 비아의 크기를 줄일 수 있다.

Description

인쇄회로기판 및 그의 제조방법{Printed circuit board and method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조방법에 관한 것으로, 비아(via)의 크기를 축소시켜 층간 고밀도 접속 및 미세 회로를 구현할 수 있는 인쇄회로기판 및 그의 제조방법에 관한 것이다.

최근 들어, 전자 기기 및 제품의 첨단화로 인한 전자 기기 및 제품의 소형화 및 기술 집적은 꾸준히 발전하고 있으며, 이와 함께 전자 기기 및 제품 등에 사용되는 인쇄회로기판의 제조 공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.

상기 인쇄회로기판을 제조하는 방법에 대한 기술 방향은 초기에 단면 인쇄회로기판에서 양면 인쇄회로기판으로, 다시 다층 인쇄회로기판으로 전개되었으며, 특히 다층 인쇄회로기판을 제조함에 있어 최근에는 소위 빌드 업(build-up) 공법이라 불리는 제조 방법이 전개 중이다.

한편, 인쇄회로기판을 제조하는 과정에는 각 층의 회로 패턴 및 전자 소자 사이를 전기적으로 연결하기 위해 내부 비아홀(Inner Via Hole: IVH), 블라인드 비아홀(Blind Via Hole: BVH) 또는 관통홀(Plated Through Hole: PTH) 등의 다양한 비아홀을 형성하는 과정이 필요한데, 종래에는 절연재에 비아홀을 형성한 후, 비아홀 내부를 도금하여 비아를 형성하고, 층간 전기적 연결을 위한 비아가 형성되면, 절연재 표면에 패드를 포함하는 회로 패턴을 형성하여 인쇄회로기판을 제조하였다.

그러나, 기판의 고밀도화 및 박판화의 요구에 대응하기 위해서는 패드(pad)와 패드의 하부에 형성되는 비아(via)의 크기를 축소하여 층간 고밀도 접속 및 미세 회로를 구현해야 하는데, 종래 기술에 따라 인쇄회로기판을 제조할 경우, 비아의 크기를 축소하는데 한계가 있었다. 즉, 비아의 크기를 단순히 줄이기만 하면, 비아의 크기(지름)에 대한 높이의 비율인 종횡비(aspect ratio)가 커지기 때문에 비아를 완전하게 도금하거나 작게 가공하는데 어려움이 있었다.

이러한 문제점을 해결하기 위해서 종횡비를 증가시키지 않으면서도 비아의 크기를 줄이는 기술이 필요한데, 종래에는 두께가 낮은 절연재를 사용해야만 종횡비를 일정한 비율로 유지시킬 수 있기 때문에 사용 가능한 기판의 종류가 제한되는 문제점이 있었으며, 이로 인해, 다양한 제품을 개발하기가 어려운 문제점이 있었다.

또한, 비아를 도금하는 기술과 비아를 작게 가공하는 기술을 개발하기 위해서는 많은 비용과 노력이 필요한 문제점이 있었다.

본 발명의 사상은 절연재의 두께를 감소시켜 이에 대응되는 비아의 높이를 감소시킴으로써 종횡비(aspect ratio)를 일정 비율로 유지시키면서도 비아의 크기를 줄일 수 있는 인쇄회로기판 및 그의 제조방법을 제공함에 있다.

본 발명의 구체적인 사상은 비아와 전기적으로 접속하는 패드의 일부를 절연재에 매립하고, 회로 패턴은 절연재에 비 매립되는 구조를 채용함으로써 비아의 크기에 대응하여 비아의 높이를 감소시킬 수 있는 인쇄회로기판을 제공함에 있다.

또한, 본 발명의 구체적인 사상은 절연재에 패드와 대응되는 개구부를 형성하고, 개구부의 하부에 비아를 형성함으로써 비아의 크기에 대응하여 비아의 높이를 감소시킬 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.

이를 위해 본 발명의 일실시예에 의한 인쇄회로기판은 제1 절연재 상에 형성되는 제1 회로 패턴; 상기 제1 절연재 상에 형성되는 제2 절연재; 상기 제2 절연재에 일부가 매립되는 패드 및 상기 제2 절연재를 관통하여 상기 제1 회로 패턴과 상기 패드를 전기적으로 연결하는 비아를 구비한 제2 회로 패턴; 상기 제2 절연재 상에 형성되는 제3 회로 패턴을 포함한다.

상기 패드의 하부는 상기 제2 절연재의 표면 내부로 매립되어 비아의 종횡비(aspect ratio)를 일정한 비율로 유지시킬 수 있다.

상기 제2 회로 패턴은 상기 제3 회로 패턴과 일체로 형성될 수 있다.

상기 제2 절연재의 하면에서 상기 비아의 상면까지의 높이는 상기 제2 절연재의 하면에서 상기 제3 회로 패턴의 하면까지의 높이보다 낮게 형성될 수 있다.

상기 패드의 두께는 상기 제3 회로 패턴의 두께보다 두꺼울 수 있다.

상기 패드는 상부에서 하부 방향으로 갈수록 그 면적이 작아지는 형태로 형성될 수 있다.

상기 비아는 하부로 갈수록 그 직경이 작아지는 형태로 형성될 수 있다.

본 발명의 다른 실시예에 의한 인쇄회로기판은 제1 절연재 상에 형성되는 제1 회로 패턴; 상기 제1 절연재 상에 형성되는 제2 절연재; 상기 제2 절연재에 형성되는 패드 및 상기 제2 절연재를 관통하여 상기 제1 회로 패턴과 상기 패드를 전기적으로 연결하는 비아를 구비한 제2 회로 패턴; 상기 제2 절연재 상에 형성되는 제3 회로 패턴을 포함하고, 상기 제2 절연재의 하면에서 상기 비아의 상면까지의 높이는 상기 제2 절연재의 두께보다 낮게 형성될 수 있다.

상기 패드의 하부는 상기 제2 절연재의 표면 내부로 매립되어 비아의 종횡비(aspect ratio)를 일정한 비율로 유지시킬 수 있다.

상기 제2 회로 패턴은 상기 제3 회로 패턴과 일체로 형성될 수 있다.

상기 패드의 두께는 상기 제3 회로 패턴의 두께보다 두꺼울 수 있다.

한편, 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 제1 절연재 상에 제1 회로 패턴을 형성하는 단계; 상기 제1 절연재 상에 제2 절연재를 형성하는 단계; 상기 제2 절연재에 일부가 매립되는 패드 및 상기 제2 절연재를 관통하여 상기 제1 회로 패턴과 상기 패드를 전기적으로 연결하는 비아를 구비한 제2 회로 패턴을 형성하는 단계; 상기 제2 절연재 상에 제3 회로 패턴을 형성하는 단계를 포함할 수 있다.

상기 제2 회로 패턴을 형성하는 단계는 상기 제2 절연재에 상기 패드와 대응되는 제1 개구부를 형성하는 단계; 상기 제1 개구부의 하부에 상기 비아와 대응되는 제2 개구부를 형성하는 단계를 포함할 수 있다.

상기 제2 개구부는, 상기 제2 절연재를 1차적으로 레이저 가공하여 상기 제1 개구부를 형성한 후, 상기 제1 개구부가 형성된 제2 절연재를 2차적으로 레이저 가공하여 형성될 수 있다.

상기 제2 회로 패턴을 형성하는 단계는 상기 제1 및 제2 개구부에 금속을 충전하여 상기 패드 및 상기 비아를 형성하는 단계를 더 포함할 수 있다.

상기 제1 및 제2 개구부에 금속을 충전하는 단계는 무전해 도금, 전해 도금, 스크린 인쇄(screen printing), 스퍼터링(sputtering), 증발법(evaporation), 잉크젯팅, 디스펜싱(dispensing) 중 어느 하나 또는 이들이 조합된 방식을 이용하여 상기 제1 및 제2 개구부에 금속을 충전할 수 있다.

상기 제2 회로 패턴은 상기 제3 회로 패턴과 일체로 형성될 수 있다.

상기 제2 회로 패턴을 형성하는 단계는 상기 제2 절연재 상에 필름층을 배치하는 단계; 상기 필름층에 상기 제1 개구부와 상기 제3 회로 패턴과 대응되는 오픈 영역을 형성하는 단계; 상기 오픈 영역에 금속을 충전하는 단계; 상기 제2 절연재 상에 남아있는 상기 필름층을 제거하는 단계를 더 포함할 수 있다.

상기 오픈 영역에 금속을 충전하는 단계는 상기 패드의 두께가 일정 두께에 도달할 때까지 상기 오픈 영역에 금속을 충전할 수 있다.

상기 패드의 하부는 상기 제2 절연재의 표면 내부로 매립될 수 있다.

상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판 및 그의 제조방법에 따르면, 절연재의 두께를 감소시켜 이에 대응되는 비아의 높이를 감소시킴으로써 종횡비(aspect ratio)를 일정 비율로 유지시키면서도 비아의 크기를 줄일 수 있는 장점이 있다.

보다 구체적으로는, 비아와 전기적으로 접속하는 패드의 일부를 절연재에 매립하고, 회로 패턴은 절연재에 비 매립되는 구조를 채용함으로써 절연재의 두께에 따라 비아의 높이를 감소시켜 종횡비를 증가시키지 않으면서도 비아의 크기를 줄일 수 있는 장점이 있다.

이로 인해, 절연재의 두께에 상관없이 모든 자재에 대하여 스몰(small) 비아를 구현할 수 있으며, 미세한 비아를 가공하거나 도금하는 기술을 개발할 필요가 없기 때문에 개발 비용이 들지 않는 장점이 있다..

또한, 절연재에 패드와 대응되는 개구부를 형성하고, 개구부의 하부에 비아를 형성하여 절연재의 두께에 따라 비아의 높이를 감소시킴으로써 비아의 종횡비를 일정 비율로 유지시킬 수 있기 때문에 도금 불량을 최소화하고 안정적으로 도금 공정 능력을 확보할 수 있는 장점이 있다.

게다가, 기판의 고밀도화 및 박판화의 요구에 대응하기 위해서는 패드나 랜드의 크기를 줄여야 하며, 패드나 랜드의 크기를 줄이기 위해서는 정렬(alignment) 기술과 비아의 크기를 줄이는 기술이 확보되어야 하는데, 본 발명에 의하면 비아의 크기를 획기적으로 줄일 수 있기 때문에 정렬(alignment) 기술을 보다 확보할 수 있게 되어 고 사양의 기판을 보다 안정적으로 생산할 수 있는 장점이 있다.

이에 따라, 인쇄회로기판의 고밀도화를 쉽게 구현할 수 있는 장점이 있다.

도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 단면도이다.
도 2는 도 1에 도시한 인쇄회로기판의 평면도이다.
도 3은 본 발명의 다른 실시예에 의한 인쇄회로기판의 단면도이다.
도 4 내지 도 12는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도로서,
도 4는 제1 절연재 상에 제1 회로 패턴이 형성된 모습을 보여주는 단면도이고,
도 5는 제1 절연재 상에 제2 절연재가 형성되고, 제2 절연재 상에 시드층이 형성된 모습을 보여주는 단면도이고,
도 6은 제2 절연재에 패드에 대응하는 제1 개구부가 형성된 모습을 보여주는 단면도이고,
도 7은 제1 개구부의 하부에 비아에 대응하는 제2 개구부가 형성된 모습을 보여주는 단면도이고,
도 8은 제2 절연재 상에 필름층이 배치된 모습을 보여주는 단면도이고,
도 9는 필름층에 제1 개구부와 제3 회로 패턴과 대응되는 오픈 영역이 형성된 모습을 보여주는 단면도이고,
도 10은 오픈 영역에 금속이 충전된 모습을 보여주는 단면도이고,
도 11은 필름층이 제거된 모습을 보여주는 단면도이고,
도 12는 제2 절연재 표면에 형성된 시드층이 제거된 모습을 보여주는 단면도이다.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 단면도 및 도 2는 도 1에 도시한 인쇄회로기판의 평면도를 나타낸다.

도 1 및 도 2에 도시한 바와 같이, 인쇄회로기판(100)은 제1 절연재(110), 제1 회로 패턴(120), 제2 절연재(130), 제2 회로 패턴(140) 및 제3 회로 패턴(150)을 포함하여 구성된다.

우선, 제1 절연재(110)는 인쇄회로기판(100)을 지지하는 수단으로서, 프리프레그(prepreg), 폴리 이미드(Polyimide), 폴리에틸렌 테레프탈레이드(PET, Polyethyeleneterepthalate), 사이아나이드 에스테르(Cyanide Ester), ABF(Ajinomoto Build up Film) 또는 에폭시(epoxy) 등과 같이 전기 전도율이 작고 전류를 거의 통과시키지 않는 다양한 물질로 이루어질 수 있다.

여기서, 도 1에서와 같은 인쇄회로기판의 구성은 예시적인 것일 뿐이고, 상기 인쇄회로기판은 단면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판이 될 수 있으며, 본 발명의 기술적 특징이 이와 동일하게 적용될 수 있다.

제1 회로 패턴(120)은 제1 절연재(110) 상에 형성되는 수단으로서, 내층 회로 패턴 또는 내층 패드라고도 하며, 서브트랙티브(Subtractive) 공법, 애디티브(Additive) 공법 및 세미 애디티브(Semi additive) 공법 등의 다양한 공법을 사용하여 형성될 수 있다.

이러한 제1 회로 패턴(120)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.

제2 절연재(130)는 제1 회로 패턴(120)을 포함하는 제1 절연재(110) 상에 형성되며, 제1 절연재(110)와 동일하게 프리프레그(prepreg), 폴리 이미드(Polyimide), 폴리에틸렌 테레프탈레이드(PET, Polyethyeleneterepthalate), 사이아나이드 에스테르(Cyanide Ester), ABF(Ajinomoto Build up Film) 또는 에폭시(epoxy) 등과 같이 전기 전도율이 작고 전류를 거의 통과시키지 않는 다양한 물질로 이루어질 수 있다.

제2 회로 패턴(140)은 제2 절연재(130)에 일부가 매립되는 패드(142) 및 제2 절연재(130)를 관통하여 제1 회로 패턴(120)과 패드(142)를 전기적으로 연결하는 비아(144)를 포함할 수 있다.

이때, 패드(142)의 하부는 제2 절연재(130)의 표면 내부로 매립되는 구조를 채용하여 비아(144)의 종횡비(aspect ratio)를 일정 비율로 유지시킬 수 있다. 보다 구체적으로 설명하면, 기판의 고밀도화 및 박판화의 요구에 대응하기 위해서는 비아(144)의 종횡비(비아의 크기(비아의 상면 지름(a) 또는 비아의 하면 지름(b))에 대한 비아의 높이(c) = 비아의 높이(c)/비아의 지름(a, b))를 일정 비율로 유지시키면서 비아(144)의 크기를 줄어야 하는데, 이를 위해서는 비아(144)의 높이도 함께 줄어야 한다. 이에 따라, 본 발명의 일실시예에서는 비아(144)의 상부에 형성되는 패드(142)를 제2 절연재(130)의 표면 내부로 매립시키는 구조를 채용함으로써 제2 절연재(130)의 두께를 줄이고, 이에 따라 비아(144)의 높이를 줄여 비아(144)의 종횡비(aspect ratio)를 일정 비율로 유지시킬 수 있는 것이다.

또한, 비아(144)의 종횡비를 일정 비율로 유지시키기 위해서는 비아(144)의 크기에 대응하여 비아(144)의 높이만 줄이면 되기 때문에 비아(144)와 직접적으로 연결되지 않은 제3 회로 패턴(150)은 제2 절연재(130)에 매립되지 않을 수 있다.

제3 회로 패턴(150)은 제2 절연재(130) 상에 형성되는 수단으로서, 외층 회로 패턴이라고도 하며, 제1 회로 패턴(120)과 동일하게 서브트랙티브(Subtractive) 공법, 애디티브(Additive) 공법 및 세미 애디티브(Semi additive) 공법 등을 사용하여 형성될 수 있다.

이러한 제3 회로 패턴(150)은 제1 및 제2 회로 패턴(120)(140)과 동일하게 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.

그리고, 제3 회로 패턴(150)은 제2 회로 패턴(140)과 도금을 통하여 한 번에 형성되기 때문에 제2 회로 패턴(140)과 일체로 형성될 수 있다.

게다가, 패드(142)의 일부가 제2 절연재(130)에 매립된 형태이기 때문에 제3 회로 패턴(150)의 두께는 패드(142)의 두께보다 얇게 형성될 수 있다.

도 3은 본 발명의 다른 실시예에 의한 인쇄회로기판의 단면도로서, 도 3에 도시한 바와 같이, 패드(142)는 상부에서 하부 방향으로 갈수록 그 면적이 작아지는 형태로 형성될 수 있다. 즉, 패드(142) 전체가 상부에서 하부 방향으로 갈수록 그 면적이 작아지는 형태로 형성될 수 있으며, 제2 절연재(130)에 매립된 패드(142)의 일부만 상부에서 하부 방향으로 갈수록 그 면적이 작아지는 형태로 형성될 수 있다.

또한, 비아(144)도 하부로 갈수록 그 직경이 작아지는 형태로 형성될 수 있다.

이와 같이, 비아(144)의 크기에 대응하여 제2 절연재(130)의 하면에서 비아(144)의 상면까지의 높이(d)를 제2 절연재(130)의 두께(e)보다 낮게 형성함으로써 비아(144)의 종횡비를 일정 비율로 유지시킬 수 있으며, 이로 인해, 인쇄회로기판의 고밀도화를 쉽게 구현할 수 있는 장점이 있다.

또한, 비아(144)의 종횡비가 일정 비율로 유지되기 때문에 도금 불량을 최소화하고 안정적으로 도금 공정 능력을 확보할 수 있는 장점이 있다.

이하에서는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 설명하도록 한다.

도 4 내지 도 12는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도들을 나타낸다.

도 4에 도시한 바와 같이, 제1 절연재(110) 상에 제1 회로 패턴(120)을 형성한다. 여기서, 제1 절연재(110)는 인쇄회로기판(100)을 지지하는 수단으로서, 프리프레그(prepreg), 폴리 이미드(Polyimide), 폴리에틸렌 테레프탈레이드(PET, Polyethyeleneterepthalate), 사이아나이드 에스테르(Cyanide Ester), ABF(Ajinomoto Build up Film) 또는 에폭시(epoxy) 등과 같이 전기 전도율이 작고 전류를 거의 통과시키지 않는 다양한 물질로 이루어질 수 있다.

또한, 제1 회로 패턴(120)은 내층 회로 패턴 또는 내층 패드라고도 하며, 서브트랙티브(Subtractive) 공법, 애디티브 (Additive) 공법 및 세미 애디티브(Semi additive) 공법 등의 다양한 공법을 사용하여 형성될 수 있다.

이러한 제1 회로 패턴(120)은 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.

그리고, 도 5에서와 같이, 제1 회로 패턴(120)을 포함하는 제1 절연재(110) 상에 제2 절연재(130)를 형성한다. 이때, 제2 절연재(130) 상에는 시드층(160)이 더 형성될 수 있다.

다음으로, 제2 절연재(130)에 일부가 매립되는 패드(142) 및 제2 절연재(130)를 관통하여 제1 회로 패턴(120)과 패드(142)를 전기적으로 연결하는 비아(144)를 구비한 제2 회로 패턴(140)을 형성할 수 있다.

상술한 제2 회로 패턴을 형성하는 과정에 대하여 보다 구체적으로 설명하면, 도 6에서와 같이, 제2 절연재(130)에 패드(142)와 대응되는 제1 개구부(P1)를 형성한다. 여기서, 제1 개구부(P1)는 제2 절연재(130)를 1차적으로 레이저 가공하여 제2 절연재(130)의 일부를 제거함으로써 형성될 수 있는데, 시드층(160)이 없고 제2 절연재(130)만 있는 경우에는 바로 레이저로 가공하고, 도 5에서와 같이, 제2 절연재(130) 상에 시드층(160)이 있는 경우에는 제1 개구부(P1)에 대응하여 시드층(160)을 먼저 제거한 후, 레이저로 가공하여 제1 개구부(P1)를 형성할 수 있다.

이때, 제1 개구부(P1)는 다각형 또는 원의 형상으로 형성될 수 있으며, 이외에 역사다리꼴 형상이나 하부로 갈수록 면적이 넓어지는 형상으로도 형성될 수 있다.

그런 후, 도 7에서와 같이, 제1 개구부(P1)의 하부에 비아(144)와 대응되는 제2 개구부(P2)를 형성한다. 이때, 제2 개구부(P2)는 제2 절연재(130)를 1차적으로 레이저 가공하여 제1 개구부(P1)를 형성한 후, 제1 개구부(P1)가 형성된 제2 절연재(130)를 2차적으로 레이저 가공하여 형성될 수 있다.

이때, 제1 및 제2 개구부(P1)(P2)는 UV(Ultraviolet) 레이저 또는 CO2(Carbon dioxide) 레이저 등과 같이 홀을 형성할 수 있는 다양한 레이저 외에 CNC(Computer Numerical Control) 드릴이나 X-ray 드릴과 같이 다양한 수단으로 형성될 수 있다.

다음으로, 도 8에서와 같이, 시드층(160)이 형성된 제2 절연재(130) 상에 필름층(170)을 배치하고, 도 9에서와 같이, 필름층(170)에 제1 개구부(P1)와 제3 회로 패턴(150)과 대응되는 오픈 영역(OP)을 형성한다. 이때, 필름층(170)은 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.

그 후, 도 10에서와 같이, 오픈 영역(OP)에 금속을 충전하는데, 오픈 영역(OP)에 금속을 충전하기 위해 무전해 도금, 전해 도금, 스크린 인쇄(screen printing), 스퍼터링(sputtering), 증발법(evaporation), 잉크젯팅, 디스펜싱(dispensing) 중 어느 하나 또는 이들이 조합된 방식을 이용할 수 있다.

여기서, 무전해 도금법이란 외부로부터 전기 에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법을 말한다. 이러한 무전해 도금법은 화학 도금 또는 자기 촉매 도금이라고도 하며, 수용액 내의 환원제가 금속이온이 금속분자로 환원되도록 전자를 공급하는 반응이 촉매 표면에서 일어날 수 있다. 또한, 무전해 도금법은 전기 도금법에 비해서 도금층이 치밀하고 도체뿐만 아니라 플라스틱이나 유기체 같은 다양한 기판에 대해서 적용할 수 있는 장점이 있다.

그리고, 전해 도금법이란 전기 분해의 원리를 이용하여 금속의 표면에 다른 금속의 얇은 막을 입히는 방법을 말하며, 스퍼터링(sputtering)이란 목적물 표면에 막의 형태로 부착하는 기술로서, 세라믹이나 반도체 소재 등에 전자 회로를 만들기 위해 고진공 상태에서 고체를 증발시켜 박막(thin film)이나 후막(thick film)을 형성하는 경우에 사용될 수 있다.

보다 구체적으로 설명하면, 스퍼터링(sputtering)이란 스퍼터링 증착법이라고도 하며, 박막의 재료가 되는 원자들을 목적물 표면에 부착시켜 박막을 형성할 수 있다. 즉, 이온화된 원자(Ar)를 전기장에 의해 가속시켜 박막 재료에 충돌시키면, 이 충돌에 의해 박막 재료의 원자들이 튀어나오게 되고, 이 튀어나온 원자들이 목적물 표면에 부착되어 박막이 형성될 수 있다. 이러한 스퍼터링 증착법 방식 외에도 증류(evaporation)를 이용한 박막 증착법 등과 같이 다양한 방식을 사용하여 금속층을 형성할 수 있는데, 증류를 이용한 박막 증착법은 금속층을 증착시키기 위해 고진공(5x10-5 ~ 1x10-7torr)에서 전자빔이나 전기 필라멘트를 이용해 보트를 가열하여 보트 위에 금속을 녹여 증류시키고, 이때 증류된 금속은 차가운 목적물 표면 위로 응축되어 금속을 형성하는 방식이다.

또한, 오픈 영역(OP)에 금속을 충전할 때, 도금 능력이 부족하면 딤플(dimple)이 발생할 수 있는데, 딤플이 기판의 품질에 영향을 준다면 패드(144)의 두께가 일정 두께에 도달할 때까지 오픈 영역(OP)을 복수 회 금속으로 충전할 수 있다.

그 후, 도 11에서와 같이, 제2 절연재(130) 상에 남아있는 필름층(170)을 제거한다.

그런 후, 도 12에서와 같이, 제2 절연재(130)의 표면에 있는 시드층(160)을 에칭하여 제거한다.

이와 같이, 제2 절연재에 패드와 대응되는 개구부를 형성하고, 개구부의 하부에 비아를 형성하여 절연재의 두께에 따라 비아의 높이를 감소시킴으로써 비아의 종횡비를 일정 비율로 유지시킬 수 있는 장점이 있다.

이로 인해, 도금 불량을 최소화하고 안정적으로 도금 공정 능력을 확보할 수 있으며, 층간 고밀도 접속 및 미세 회로를 구현할 수 있는 장점이 있다.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시 예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.

100. 인쇄회로기판
110. 제1 절연재 120. 제1 회로 패턴
130. 제2 절연재 140. 제2 회로 패턴
142. 패드 144. 비아
150. 제3 회로 패턴

Claims (20)

1. 제1 절연재 상에 형성되는 제1 회로 패턴;
   상기 제1 절연재 상에 형성되는 제2 절연재;
   상기 제2 절연재에 일부가 매립되고 매립되지 않은 나머지 부분은 상기 제2 절연재 위로 돌출된 패드 및 상기 제2 절연재를 관통하여 상기 제1 회로 패턴과 상기 패드를 전기적으로 연결하는 비아를 구비한 제2 회로 패턴;
   상기 제2 절연재 상에 형성되고 상기 패드 중 상기 제2 절연재 위로 돌출된 부분과 일체로 형성되어 상기 패드보다 두께가 작은 제3 회로 패턴;을 포함하되,
   상기 패드의 일부가 상기 제2 절연재에 매립됨에 따라 상기 비아의 종횡비(aspect ratio)를 일정한 비율로 유지시키는,
   인쇄회로기판.
   
2. 삭제
3. 삭제
4. 제 1 항에 있어서,
   상기 제2 절연재의 하면에서 상기 비아의 상면까지의 높이는,
   상기 제2 절연재의 하면에서 상기 제3 회로 패턴의 하면까지의 높이보다 낮게 형성되는 인쇄회로기판.
   
5. 삭제
6. 제 1 항에 있어서,
   상기 패드는,
   상부에서 하부 방향으로 갈수록 그 면적이 작아지는 형태로 형성되는 인쇄회로기판.
   
7. 제 1 항에 있어서,
   상기 비아는,
   하부로 갈수록 그 직경이 작아지는 형태로 형성되는 인쇄회로기판.
   
8. 제1 절연재 상에 형성되는 제1 회로 패턴;
   상기 제1 절연재 상에 형성되는 제2 절연재;
   상기 제2 절연재에 일부가 매립되고 매립되지 않은 나머지 부분은 상기 제2 절연재 위로 돌출된 패드 및 상기 제2 절연재를 관통하여 상기 제1 회로 패턴과 상기 패드를 전기적으로 연결하는 비아를 구비한 제2 회로 패턴;
   상기 제2 절연재 상에 형성되고 상기 패드 중 상기 제2 절연재 위로 돌출된 부분과 일체로 형성되어 상기 패드보다 두께가 작은 제3 회로 패턴;을 포함하되,
   상기 패드의 일부가 상기 제2 절연재에 매립됨에 따라 상기 비아의 종횡비(aspect ratio)를 일정한 비율로 유지시키고,
   상기 제2 절연재의 하면에서 상기 비아의 상면까지의 높이는 상기 제2 절연재의 두께보다 낮게 형성되는 인쇄회로기판.
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images