KR20220070811A

KR20220070811A - 인쇄회로기판

Info

Publication number: KR20220070811A
Application number: KR1020200157764A
Authority: KR
Inventors: 이진욱; 조영욱; 김은선; 유영훈
Original assignee: 삼성전기주식회사
Priority date: 2020-11-23
Filing date: 2020-11-23
Publication date: 2022-05-31
Also published as: CN114531770A; US11895771B2; US20220167502A1

Abstract

본 개시는 제1 절연층; 상기 제1 절연층에 매립된 제1 층 및 상기 제1 층 상에 배치된 제2 층을 포함하는 비아 패드; 및 상기 비아 패드 상에 배치되는 제1 비아층; 을 포함하며, 상기 제2 층의 폭은, 적층 방향을 따라 상기 제1 층과 멀어질수록 작아지는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 {PRINTED CIRCUIT BOARD}

본 개시는 인쇄회로기판에 관한 것이다.

최근 회로 패턴에 있어서, L/S(Line/Space)비가 5/5 이하 또는 그 부근인 미세 회로 패턴에 대한 수요가 증가하고 있으며, 새로운 장비에 대한 투자자 공법 변경이 필요한 실정이다. 이 때 기존의 회로 패턴 공정에 비해 비용 증가 없이 미세회로를 구현하는 공정 개발이 필요하다. 다만, 드라이 필름(DFR)의 두께가 두꺼운 경우, 해상력 저하로 L/S=5/5 이하를 안정적으로 구현하기 어렵고, 미세회로 구현과 동시에 외부 솔더 연결 패드 또는 비아 패드의 경우 일정 두께 이상의 두께 확보가 요구된다.

본 개시의 여러 목적 중 하나는 미세회로 구현이 가능한 인쇄회로기판을 제공하는 것이다.

본 개시의 여러 목적 중 다른 하나는 비아 패드부 또는 외부 솔더 연결 패드가 비아 가공 또는 솔더 접합 시 불량이 생기지 않도록 하는 인쇄회로기판을 제공하는 것이다.

본 개시를 통하여 제안하는 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층에 매립된 제1 층 및 상기 제1 층 상에 배치된 제2 층을 포함하는 비아 패드; 및 상기 비아 패드 상에 배치되는 제1 비아층; 을 포함하며, 상기 제2 층의 폭은 적층 방향을 따라 상기 제1 층과 멀어질수록 작아지는 것일 수 있다.

또는, 일례에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층에 적어도 일부가 매립된 비아 패드 및 미세회로부; 및 상기 제1 절연층의 적어도 일부를 관통하며, 상기 비아 패드 상에 배치되는 제1 비아층; 을 포함하며, 상기 비아 패드는 단차를 갖는 것일 수도 있다.

본 개시의 여러 효과 중 하나로서, 미세회로 구현이 가능한 인쇄회로기판을 제공할 수 있다.

본 개시의 여러 효과 중 다른 하나로서, 비아 패드부 또는 외부 솔더 연결 패드가 비아 가공 또는 솔더 접합 시 불량이 생기지 않도록 하는 인쇄회로기판을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 본 발명의 제1 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 4 내지 도 11은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.
도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 13 내지 도 17은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 일례 중 일부를 개략적으로 나타낸 공정 단면도들이다.
도 18은, 본 발명의 제3 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.
도 19 내지 도 21은 본 발명의 제3 실시예에 따른 인쇄회로기판의 제조 일례 중 일부를 개략적으로 나타낸 공정 단면도들이다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 인쇄회로기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 인쇄회로기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

도 3은 본 발명의 제1 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도다.

도면을 참조하면, 제1 실시예에 따른 인쇄회로기판(100A)은, 제1 절연층(110), 제1 절연층(110)에 배치되며, 제1 층(211) 및 제1 층(211) 상에 배치되는 제2 층(212)을 포함하는 비아패드(210), 제1 절연층(110)에 매립되는 미세회로부(310), 제1 절연층(110)의 적어도 일부를 관통하며 비아패드(210)과 접촉하는 제1 비아층(410), 상기 제1 절연층(110)의 일면과 타면 상에 배치되며, 복수 층의 절연층(120, 130)과 복수 층의 배선층(220, 230, 240)과 복수 층의 비아층(420, 430)을 포함하는 빌드업 구조체(111, 112)를 포함할 수 있다.

예를 들면, 제1 실시예에 따른 인쇄회로기판(100A)은, 후술하는 공정에서와 같이, 디태치 캐리어 필름(Detach Carrier Film, DCF)을 이용하여 제조될 수 있다. 따라서, 비아 패드(210)의 적어도 일부는, 제1 절연층(110)의 상측에 매립된 구조를 가질 수 있고, 상기 제1 절연층(110)에 매립된 비아 패드(210)의 영역은, 제1 층(211)이 될 수 있다. 또한, 제1 층(211) 상에는, 제2 층(212)이 배치될 수 있다. 결과적으로, 제1 층(211)과 제2 층(212)을 포함하는 비아 패드(210)는, 제1 절연층(110)에 함께 매립되어 있는 미세회로부(310)보다 두께가 두꺼울 수 있다. 이로 인하여, 미세회로부(310)의 형성과 동시에, 비아 가공 시에도 비아 패드(210)가 파괴되거나, 관통되는 등 가공 공정 도중 비아 패드의 불량을 방지할 수 있다. 또한, 제1 절연층(110)에 매립된 제1 층(211)과 달리, 상기 비아 패드(210)의 제2 층(212)은 상기 제1 절연층(110)으로부터 돌출된 구조를 가질 수 잇다. 따라서, 제2 층(212)는, 제1 절연층(110)의 일면으로부터 돌출되고, 이후 배치되는 빌드업 구조체(111)의 제3 절연층(130)에 의해 덮일 수 있다. 또한, 폭 또는 단면적이 실질적으로 일정한 제1 층(211)과 달리, 제2 층(212)은 폭이 변화하는 구조를 가질 수 있다. 구체적으로, 제2 층(212)의 폭은, 상기 제1 층(211)에서 멀어질수록 감소하는 형태를 가질 수 있다.

한편, 제1 실시예에 따른 인쇄회로기판(100A)은 제1 절연층(110)에 매립된 미세회로부(310)를 포함할 수 있다. 미세한 회로패턴을 구현하기 위해서는, 패터닝 시 이용되는 드라이필름(DFR)의 두께가 얇아야 하는데, 드라이필름이 얇을 경우, 같은 층에 배치되는 비아패드 역시 얇아져, 비아 가공 시 불량이 발생할 수 있다. 제1 실시예에 따른 인쇄회로기판(100A)의 경우, 비아 패드(210)를 복수의 층으로 두껍게 형성함으로써, 이러한 불량을 방지할 수 있으므로, 두께가 얇은 드라이필름을 사용하여 미세회로부(310)를 구현할 수 있다. 또한, 미세회로부는 라인/스페이스(Line/Space, L/S) 비가 5/5(um) 이하 또는 그 부근일 수 있다. 예를 들어, L/S비는 5/5일 수 있으나, 4/6일 수도 있고, 6/4일 수도, 그 중간의 값을 가질 수도 있다. 따라서, 본 발명에 따른 미세회로부(310)의 경우, 미세회로패턴 간 피치(Pitch)가 10um 이하일 수 있다. L/S비와 피치의 정의 및 본 발명으로부터 구현 가능한 L/S비에 관하여는, 후에 더욱 자세히 설명하도록 한다.

이하, 본 발명에 따른 인쇄회로기판(100A)의 각각의 구성에 대해 보다 자세히 설명하도록 한다.

제1 내지 제3 절연층(110, 120, 130)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지를 이용할 수 있다. 또한, 이들 수지에 실리카 등의 무기필러와 유리섬유 등의 보강재가 포함된 것을 이용할 수도 있다. 예를 들면, 프리프레그(prepreg)가 이용될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, ABF(Ajinomoto Build-up Film)가 이용될 수도 있다. ABF는 RCC(Resin Coated Copper) 형태로 제공될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, PIE(Photo Image-able Dielectric) 등의 감광성 재료가 이용될 수도 있다.

비아 패드(210)는, 제1 층(211) 및 제1 층(211) 상에 배치되는 제2 층(212)을 포함할 수 있다. 제1 층(211) 및 제2 층(212)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 비아 패드(210)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다.

본 발명의 제1 실시예에 따른 인쇄회로기판(100A)에서, 비아 패드(210)의 제1 층(211)은, AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

한편, 비아 패드(210)의 제2 층(212)은, 도금 공정 중, TT(Tenting) 공정으로 형성될 수 있다. 따라서, 후술하는 제조 공정과 같이, 에칭레지스트(R)가 배치된 이후, 에칭레지스트(R)가 배치되지 않은 영역의 시드층(13) 및 도금층(14)이 제거되어 제2 층(212)이 형성될 수 있다. 이 때, 에칭레지스트(R)의 폭은 제1 층(211)의 폭보다 작을 수 있다. 그에 따라, 에칭레지스트(R)로 형성되는 제2 층(212)은, 제1 층(211)보다 결과적으로 작은 폭을 가지고 형성될 수 있으며, 결?珝탔막? 제1 층(211)과 제2 층(212)은 단차를 갖도록 형성될 수 있다.

또한,제2 층(212)은, 상술한 TT(Tenting) 공정으로 형성되는 바, 그에 따라 적층 방향 또는 두께 방향에 있어서 그 폭이 변화하는 형태를 가질 수 있다. 구체적으로, 제2 층(211)의 폭은, 제1 층(211)으로부터 멀어질 수록 작아질 수 있으며, 이는 TT(Tenting) 공정에 따라 제조된 제2 층(212)의 구조이다. 따라서, 제1 층(211)이 다른 도금 공정을 거칠 경우, 제1 층(211)의 경우 제2 층(212)과 다른 형태로 형성될 수 있다. 한편, 제1 층(211)이 제2 층(212)과 마찬가지로 TT(Tenting) 공정으로 형성될 경우, 제1 층(211) 역시 적층 방향 또는 두께 방향에 있어서 그 폭이 증가 또는 감소하는 형태를 가질 수 있다.

미세회로부(310)는, 상술한 비아 패드(210)의 제1 층(211)이 형성될 때 동시에 형성될 수 있다. 따라서, 미세회로부(310)와 비아 패드(210)는, 인쇄회로기판 내에서 동일 레벨에 배치될 수 있다. 또한, 비아 패드(210)의 경우 제1 층(211) 상에 추가적으로 제2 층(212)이 배치되는 구조를 가지므로, 비아 패드(210)의 두께가 미세회로부(310)의 두께보다 두꺼울 수 있다.

미세회로부(310)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 미세회로부(310)는 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 한편, 미세회로부(310)는, AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

미세회로부(310)는, 후술할 빌드업 구조체(111, 112)의 배선층(220, 240, 240)과 달리, 미세한 폭 및 피치를 가질 수 있다. 구체적으로, 미세회로부(310)의 L/S비는 5/5 또는 그 부근일 수 있으며, 미세회로부(310)는 상대적으로 고밀도 회로를 포함할 수 있다. 여기서 고밀도라 함은, 상대적으로 파인 피치(Fine pitch)를 갖는다는 의미 및/또는 상대적으로 작은 간격을 갖는다는 의미일 수 있다.

고밀도 회로의 예를 들면, 미세회로부(310)는 복수 층의 배선층(220, 240, 240)보다 상대적으로 파인 피치(Fine pitch)를 가질 수 있고, 복수 층의 배선층(220, 240, 240)보다 상대적으로 작은 폭(Width)을 가질 수 있다.

여기서 피치(pitch)란, 같은 층에 배치된 각각의 배선층에서, 어느 일 도체 패턴의 중심에서 그와 인접한 다른 타 도체 패턴의 중심까지의 거리를 의미할 수 있다. 또한, 본 개시에서 미세회로부(310) 및 복수 층의 배선층(220, 240, 240)의 피치(pitch)는, 각각의 여러 피치 중 어느 하나의 피치를 의미하는 것이 아닌, 평균(average)값의 피치를 의미할 수 있다. 즉, 미세회로부(310)가 인쇄회로기판(100A)의 복수 층의 배선층(220, 240, 240)보다 상대적으로 파인 피치(Fine pitch)를 가진다는 의미는, 미세회로부(310)의 패턴 간 각각의 피치의 평균 값이 복수 층의 배선층(220, 240, 240) 내 각각의 피치의 평균 값보다 작을 수 있다는 것을 의미한다.

예를 들면, 인쇄회로기판(100A)의 미세회로부(310)의 패턴 간 피치의 평균 값을 제1피치라 하고, 복수 층의 배선층(220, 240, 240) 중 적어도 하나의 층의 평균 피치를 제2피치라 할 때, 제1피치가 제2피치보다 클 수 있다.

미세회로부(310)의 피치는 10um 이하일 수 있으나, 반드시 이에 한정되는 것은 아니고, 배선층(220, 240, 240)을 형성할 때보다 얇은 두께의 드라이필름을 사용하여, 배선층(220, 240, 240)에 비해 상대적으로 작은 피치값을 가질 수 있다면, 제한되지 않을 수 있다.

또한, 여기서 폭(Width)이란, 미세회로부(310) 및 복수 층의 배선층(220, 240, 240)의 직경과 같은 의미로 사용될 수 있다. 예를 들면, 인쇄회로기판(100A)에서 미세회로부(310)의 폭이 복수 층의 배선층(220, 240, 240)의 폭보다 작다고 함은, 미세회로부(310) 및 복수 층의 배선층(220, 240, 240) 중 어느 하나의 일 패턴을 의미하는 것이 아닌, 각각의 평균값을 상대적으로 비교한 것일 수 있다. 결과적으로, 미세회로부(310)의 폭이 복수 층의 배선층(220, 240, 240)의 폭보다 작다고 함은, 미세회로부(310)의 각각의 패턴의 폭의 평균값이 복수 층의 배선층(220, 240, 240) 각각의 폭의 평균값보다 작음을 의미할 수 있다.

한편, 미세회로부(310)는, L/S가 5/5 이하 일 수 있다. 여기서 L/S라 함은, Lins/Space 비를 뜻하며, 이는 미세회로부(310)의 임의의 일 패턴의 폭(Line) 대비 인접한 다른 패턴 사이의 간격(Space)를 의미할 수 있다. 본 발명에 따른 인쇄회로기판의 미세회로부(310)는, 통상의 회로패턴보다 미세한 회로를 구현하여, L/S가 5/5 이하로서, 보다 박형화, 소형화된 인쇄회로기판 내에서 단락 또는 불량 없이 신호 전달이 가능하다. 또한, 미세회로부(310)의 L/S는 반드시 5/5 이하로 한정되는 것은 아니고, 피치(Pitch) 값이 10um 이하의 값을 유지하는 내에서, 임의로 변동될 수 있다. 예를 들면, 미세회로부(310)의 L/S비는 4/6 내지 6/4의 값을 가질 수도 있다.

복수 층의 배선층(220, 230, 240)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수 층의 배선층(220, 230, 240)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 한편, 미세회로부(310)는, AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.

복수의 배선층(220, 230, 240)은, 각각 제2 내지 제4 배선층(220, 230, 240)으로 지칭될 수 있으며, 이보다 더 많은 수의 배선층 또는 더 적은 수의 배선층이 배치될 수도 있다. 또한, 본 발며으이 비아 패드(210)은, 편의 상 제1 배선층(210)으로 지칭될 수 있다.

복수의 배선비아층(410, 420, 430)은 제1 절연층(110)을 관통하며 비아 패드 및 제2 배선층(210, 220)을 전기적으로 연결하는 제1 비아층(410), 제2 절연층(120)을 관통하며 제2 및 제4 배선층(220, 240)을 전기적으로 연결하는 제2 비아층(420) 및 제3 절연층(113)을 관통하며 비아 패드 및 제3 배선층(210, 230)을 전기적으로 연결하는 제3 비아층(430)을 포함한다. 구체적으로, 제1 비아층(410)은 상기 비아 패드(210)의 제1 층(211)과 접촉하며 전기적으로 연결되며, 제3 비아층(430)은 상기 비아 패드(210)의 제2 층(212)과 접촉하며 전기적으로 연결된다.

복수의 배선비아층(410, 420, 430)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 배선비아층(410, 420, 430)은 설계 디자인에 따라서 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 복수의 배선비아층(410, 420, 430)의 비아는 각각 비아홀이 금속물질로 완전히 충전된 것일 수 있고, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 복수의 배선비아층(410, 420, 430)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 복수의 배선비아층(410, 420, 430) 각각의 비아는 일면의 폭이 타면의 폭보다 큰 테이퍼 형상을 가질 수 있다. 구체적으로, 제1 및 제2 비아층(410, 420)의 비아는 하면의 폭이 상면의 폭보다 큰 테이퍼 형상을 가질 수 있고, 제3 비아층(430)의 비아는 상면의 폭이 하면의 폭보다 큰 테이퍼 형상을 가질 수 있다.

또한, 현재 도시되지는 않았으나, 상술한 제2 및 제3 절연층(120, 130)과 복수 층의 배선층(220, 230, 240)을 포함하는 빌드업 구조체(111, 112)의 배치는 선택적일 수 있다. 따라서, 경우에 따라서는 도 3에 도시된 일례보다 더 많은 층의 절연층, 배선층 및 비아층이 배치될 수도 있고, 더 적은 층이 배치될 수도 있다. 더 많은 층의 비아층이 배치될 경우, 상술한 제1 내지 제3 비아층(410, 420, 430)의 배치와 같이, 각각의 비아층의 테이퍼진 방향이 구분될 수 있다. 예를 들면, 비아 패드(210)를 기준으로, 적층 방향에 있어 비아 패드(210)보다 상부에 배치된 비아층의 비아는 상면의 폭이 하면의 폭보다 큰 테이퍼 형상을 가질 수 있고, 적층 방향에 있어 비아 패드(210)보다 하부에 배치된 비아층의 비아는 하면의 폭이 상면의 폭보다 큰 테이퍼 형상을 가질 수 있다.

또한, 도시되지는 않았으나, 상술한 빌드업 구조체(111, 112) 상에, 최외층의 패턴의 적어도 일부를 각각 노출시키는 복수의 개구부를 갖는 솔더레지스트층이 더 배치될 수 있다. 이 경우, 상술한 바와 같이 빌드업 구조체(111, 112)의 배치는 선택적이다. 예를 들면, 빌드업 구조체(111, 112) 상에 솔더레지스트층이 배치될 수도 있는 반면, 빌드업 구조체(111, 112)가 아예 배치되지 않은 경우, 솔더레지스트층은 제1 절연층(110) 상에 배치되어, 비아 패드(210)의 적어도 일부를 각각 노출시키는 개구부를 갖도록 배치될 수도 있다. 이들을 통하여 내부 구성요소를 물리적 화학적 손상 등으로부터 보호할 수 있다.

상기 복수의 개구부에는, 복수의 전기연결금속이 더 배치될 수 있다. 복수의 전기연결금속은 각각 노출된 배선층 또는 비아 패드와 전기적으로 연결될 수 있다. 복수의 전기연결금속은 인쇄회로기판(100A)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 인쇄회로기판(100A)은 이를 통하여 전자기기의 메인보드나 다른 BGA(Ball Grid Array) 기판 등에 실장 될 수 있다. 복수의 전기연결금속은 인쇄회로기판(100A)을 이에 표면실장 배치되는 부품과 물리적 및/또는 전기적으로 연결시킬 수 있다. 복수의 전기연결금속은 각각 주석(Sn) 또는 주석(Sn)을 포함하는 합금, 예를 들면, 솔더(Solder) 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 복수의 전기연결금속은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있다.

도 4 내지 도 11은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정 단면도들이다.

이하의 도면에서는, 캐리어(10)의 일면으로 빌드업되는 인쇄회로기판의 제조과정을 설명하나, 이는 양면 빌드업 공정으로도 수행될 수 있다.

도 4를 참조하면, 먼저 절연층(11)의 적어도 일면에 금속박(12, 13)이 배치된 캐리어(10)를 준비한다. 캐리어(10)로는, 통상의 디태치 코어 필름(Detach Core Film, DCF)이 사용될 수 있다. 그 후, 금속박(12, 13) 상에 도금층(14)을 형성한 뒤, 도금층(14)을 패터닝하여, 비아 패드(210)의 제1 층(211) 및 미세회로패턴(310) 각각의 적어도 일부를 형성한다. 다음으로 패터닝된 도금층(14) 상에 도금층(14)을 매립하는 제1 절연층(110)을 형성하고, 레이저 드릴 등으로 비아홀을 가공하고, 도금 공정으로 제2 배선층(220)과 제1 비아층(410)을 형성한다. 이후, 캐리어(10)의 금속박을 분리하여 절연층(11)을 제거하고, 에칭레지스트(R)를 배치한다.

도 9를 참조하면, 에칭 레지스트(R)는 금속박(13) 상에 배치되며, 그 중 제1 층(211)과 중첩되는 영역에 배치될 수 있고, 제1 층(211)보다 좁은 폭을 가질 수 있다. 또한, 도시되지는 않았지만, 에칭 레지스트(R)는 제2 배선층(220) 상에도 배치될 수 있다.

이후, 도 10에 개시되는 바와 같이, 에칭 레지스트(R)로부터 노출된 금속박(13)을 에칭을 통해 제거할 수 있고, 에칭 공정으로는 통상의 에칭 방식으로 습식 에칭, 건식 에칭 등 제한되지 않고 이용될 수 있다. 도 10 과 같이 에칭되고 난 이후에, 에칭 레지스트(R) 하부에 배치되어 에칭되지 않은 영역은 비아 패드(210)의 제2 층(212)이 될 수 있다.

또한, 에칭 레지스트(R)로부터 노출되어 일부가 에칭되고 남은 영역 중 제1 절연층(110) 내부에 매립된 영역은, 미세회로부(310)가 될 수 있다. 따라서,미세회로부(310)는, 비아 패드(210)와 동시에 형성될 수 있다.

한편, 에칭 레지스트(R)가 제2 배선층(220) 상에도 배치되므로, 상술한 제2 층(212)의 형성 시, 제2 배선층(220)도 함께 에칭되는 것을 방지할 수 있다.

도 11은 제1 층(211) 및 제2 층(212)을 포함하는 비아 패드(210)의 구성을 개시한다. 상술한 바와 같이, 에칭 레지스트(R)를 이용한 에칭 공정을 이용해 형성되는 제2 층(212)은, 두께 방향을 따라 폭이 변하도록 형성될 수 있다. 예를 들면, 제2 층(212)은 제1 층(211)과 멀어질수록 폭이 감소하는 형태를 가질 수 있다.

또한, 제2 층(212)은, 금속박(13)을 이용해 형성되므로, 제1 층 및 제2 층(211, 212) 간에는 계면이 형성된다. 결과적으로, 비아 패드(210)의 제1 및 제2 층(211, 212)은, 경계가 명확하게 구분될 수 있다. 제1 및 제2 층(211, 212) 간 계면에는, 과에칭 방지를 위한 이종(異種) 금속층이 형성되어 있을 수 있다. 상기 이종 금속층이 계면에 코팅되어 있는 경우, 금속박(13)의 에칭량이 과하더라도, 제1 층(211) 또는 미세회로부(310)가 손상되는 것을 방지할 수 있다.

이후, 도 12의 구조에 제2 및 제3 절연층(120, 130)이 빌드업되고, 상술한 가공 및 도금 공정의 반복을 통해 제2 및 제3 비아층(420, 430)과 제3 및 제4 배선층(230, 240)이 추가로 빌드업되어, 도 3의 제1 실시예에 따른 인쇄회로기판(100A)이 완성될 수 있다.

일련의 과정을 통하여 상술한 제1 실시예에 따른 인쇄회로기판(100A)이 제조될 수 있으며, 그 외에 중복되는 내용은 생략한다.

도 12는 본 발명의 제2 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이며, 도 13 내지 도 17은 본 발명의 제2 실시예에 따른 인쇄회로기판의 제조 일례 중 일부를 개략적으로 나타낸 공정 단면도들이다.

도면을 참조하면, 제2 실시예에 따른 인쇄회로기판(100B)은, 제1 실시예에 따른 인쇄회로기판(100A)과 비교하여, 비아 패드(210)의 제1 층(211)과 제2 층(212)이 상하 반전된 형태를 가질 수 있고, 이 때, 제2 층(212)의 폭은 제1 실시예(100A)의 경우에 비하여 상대적으로 일정할 수 있다.

제2 실시예에 따른 인쇄회로기판(100B)의 경우, 제1 실시예에 따른 인쇄회로기판(100A)과 상이한 점을 중심으로 서술하며, 나머지 중복되는 내용은 제1 실시예와 동일한 설명이 적용될 수 있는 바, 생략될 수 있다.

구체적으로, 제2 실시예에 따른 인쇄회로기판(100B)은, 비아 패드(210)의 형상이 제1 실시예(100A)와 다를 수 있다.

도 13을 참조하면, 제2 실시예에 따른 인쇄회로기판(100B)의 경우, 캐리어(10)의 금속박(13) 상의 도금층(14)은, 제1 및 제2 도금층(14-1, 14-2)을 포함하여, 복수 층의 도금층을 포함할 수 있다. 이 때, 제1 및 제2 도금층(14-1, 14-2)은, 각각 감광성 레지스트를 이용하여, 노광/현상 공정을 고쳐 도금될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 이 때, 제2 도금층(14-2)은, 제1 도금층(14-1) 상에 도금되어 배치될 수 있고, 제2 도금층(14-2)의 폭은 제1 도금층(14-1)의 폭보다 작을 수 있다. 결과적으로, 제2 도금층(14-2)과 제1 도금층(14-1)은 단차를 가지도록 형성될 수 있다.

도 14 내지 도 16은, 제1 실시예에 따른 인쇄회로기판(100A)의 제조공정과 같이, 제1 절연층(110)이 배치되고, 레이저 가공 및 도금공정을 통해 제1 비아층(410) 및 제2 배선층(220)이 배치되고, 금속박(12)이 분리되는 공정을 나타낸다.

도 17을 참조하면, 금속박(13)이 에칭 공정을 통해 제거될 수 있다. 이를 통해, 미세회로부(310)와 비아 패드(210)가 배치될 수 있으며, 제2 실시예에 따른 인쇄회로기판(100B)의 경우, 도 17에 개시되는 바와 같이 제1 층(211)의 하부에 제2 층(212)이 배치될 수 있다. 제2 실시예에 따른 인쇄회로기판(100B)의 경우, 도 17에 개시되는 바와 같이 제1 층(211)의 폭은 제2 층(212)보다 클 수 있다.

일련의 과정을 통하여 상술한 제2 실시예에 따른 인쇄회로기판(100B)이 제조될 수 있으며, 그 외에 중복되는 내용은 생략한다. 또한, 이상의 공정에서, 제1 실시예에 따른 인쇄회로기판(100A)의 제조방법 및 구조와 중복되는 내용에 관하여는, 동일한 설명이 적용될 수 있다.

도 18은, 본 발명의 제3 실시예에 따른 인쇄회로기판의 구조를 개략적으로 나타낸 단면도이며, 도 19 내지 도 21은 본 발명의 제3 실시예에 따른 인쇄회로기판의 제조 일례 중 일부를 개략적으로 나타낸 공정 단면도들이다.

도면을 참조하면, 제3 실시예에 따른 인쇄회로기판(100C)은 제2 실시예에 따른 인쇄회로기판(100B)과 비교하여 비아 패드(210)가 제1 층(211)의 타면에 배치된 제3 층(213)을 포함할 수 있고, 이 때 제3 층(213)의 폭은 제1 층(211)으로부터 멀어질수록 감소하는 형태를 가질 수 있다.

제3 실시예에 따른 인쇄회로기판(100B)의 경우, 제2 실시예에 따른 인쇄회로기판(100B)과 상이한 점을 중심으로 서술하며, 나머지 중복되는 내용은 제2 실시예와 동일한 설명이 적용될 수 있으므로, 생략될 수 있다.

구체적으로, 제3 실시예에 따른 인쇄회로기판(100A)은, 비아 패드(210)의 형상이 제2 실시예(100B)와 다를 수 있고, 이를 이하와 같이 제조방법에 따라 자세히 설명하도록 한다.

제3 실시예에 따른 인쇄회로기판(100C)의 경우, 상술한 제2 실시예에 따른 인쇄회로기판(100B)의 제조 방법 중 일부인 도 13 내지 도 16의 공정이 동일하게 적용될 수 있다.

이후, 도 19에 도시된 바와 같이, 금속박(13) 상의 제1 도금층(14-1) 또는 제2 도금층(14-2)과 중첩되는 영역에 에칭 레지스트(R)가 배치될 수 있다. 이후 부터는, 상술한 제1 실시예에 따른 인쇄회로기판(100A)의 제조방법과 같이, 에칭 레지스트(R)로부터 노출된 금속박(13)이 에칭을 통해 제거될 수 있고, 이는 Tenting(텐팅) 공정이 이용될 수 있다.

도 20을 참조하면, 에칭 레지스트(R)로부터 노출된 금속박(13)의 일부가 제거된 구조를 도시하며, 도 21은, 에칭 레지스트(R)를 박리한 구조를 개시한다. 제3 실시예(100C)의 경우도 제1 실시예(100A)와 마찬가지로, 제2 층(212)이 금속박(13)을 이용해 형성되므로 제1 층 및 제2 층(211, 212) 간에는 계면이 형성된다. 결과적으로, 비아 패드(210)의 제1 및 제2 층(211, 212)은, 경계가 명확하게 구분될 수 있다. 제1 및 제2 층(211, 212) 간 계면에는, 과에칭 방지를 위한 이종(異種) 금속층이 형성되어 있을 수 있다. 상기 이종 금속층이 계면에 코팅되어 있는 경우, 금속박(13)의 에칭량이 과하더라도, 제1 층(211) 또는 미세회로부(310)가 손상되는 것을 방지할 수 있다.

도 21에 개시된 바와 같이, 에칭 레지스트(R)에 덮여 에칭되지 않은 영역은, 비아 패드(210)의 제3 층(213)이 될 수 있다. 제1 실시예(100A)에서와 마찬가지로, 제3 층(213)은, 제1 층(211)으로부터 멀어질수록 그 폭이 감소하는 형상을 가질 수 있다. 결과적으로, 제1 층(211)의 일면과 타면에 각각 제2 및 제3 층(212, 213)이 배치되고, 제1 층(211)은, 제2 및 제3 층(212, 213)과 단차를 갖도록 형성될 수 있다. 따라서, 비아 패드(210)는, 상부와 하부로 각각 돌출된 단차구조를 가질 수 있으며, 제2 및 제3 층(212, 213)은 상호 간 형상에 차이가 있을 수 있다.

예를 들면, 제3 층(213)은, 적층 방향을 따라 제1 층(211)으로부터 멀어질수록 그 폭이 감소하는 형상을 가지는 반면, 제2 층(212)의 경우 제3 층(213)과 비교하여, 적층 방향에 있어 상대적으로 일정한 폭을 가질 수 있다.

이렇게 비아 패드(210)의 두께를 동일 층의 다른 미세회로부(310)에 비교하여 두껍게 형성함으로써, 제1 및 제3 비아층(410, 430) 가공 시, 비아 패드(210)가 터지거나, 보이드 등의 불량이 발생하는 것을 방지하면서도, 미세회로부(310)는 얇은 두께 및 폭을 유지할 수 있다.

본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

인쇄회로기판:100A, 100B, 100C
절연층: 110, 120, 130
비아패드: 210
제1 내지 제3 층: 211, 212, 213
배선층: 220, 230, 240
미세회로부: 310
비아층: 410, 420, 430
에칭 레지스트: R

Claims

제1 절연층;
상기 제1 절연층에 매립된 제1 층 및 상기 제1 층 상에 배치된 제2 층을 포함하는 비아 패드; 및
상기 비아 패드 상에 배치되는 제1 비아층; 을 포함하며,
상기 제2 층의 폭은 적층 방향을 따라 상기 제1 층과 멀어질수록 작아지는, 인쇄회로기판.
제1 항에 있어서,
상기 제1 층의 폭은 상기 제2 층의 폭보다 큰, 인쇄회로기판.
제2 항에 있어서,
상기 제2 층은 상기 제1 절연층의 일면으로부터 돌출되는, 인쇄회로기판.
제3 항에 있어서,
상기 제1 층과 제2 층 사이에는 계면이 형성된, 인쇄회로기판.
제4 항에 있어서,
상기 계면에는 이종 금속층이 배치되며,
상기 제1 비아층의 폭은 상기 비아 패드와 가까운 영역일수록 작아지는 인쇄회로기판.
제5 항에 있어서,
상기 제1 절연층에 매립된 미세회로부; 를 더 포함하며,
상기 미세회로부는 상기 제1 절연층과 동일 레벨에 배치되는, 인쇄회로기판.
제6 항에 있어서,
상기 제1 절연층의 일면과 타면 상에 배치되며, 복수 층의 절연층, 복수 층의 배선층 및 복수 층의 비아층을 포함하는 빌드업 구조체; 를 더 포함하는, 인쇄회로기판.
제7 항에 있어서,
상기 미세회로부의 평균 피치를 제1 피치라 하고, 상기 복수 층의 배선층 중 적어도 하나의 평균 피치를 제2 피치라 할 때,
상기 제1 피치가 상기 제2 피치보다 작은, 인쇄회로기판.
제1 절연층;
상기 제1 절연층에 적어도 일부가 매립된 비아 패드 및 미세회로부; 및
상기 제1 절연층의 적어도 일부를 관통하며, 상기 비아 패드 상에 배치되는 제1 비아층; 을 포함하며,
상기 비아 패드는 단차를 갖는, 인쇄회로기판.
제9 항에 있어서,
상기 비아 패드와 상기 미세회로부는 동일 레벨에 배치되는, 인쇄회로기판.
제9 항에 있어서,
상기 비아 패드의 두께는, 상기 미세회로부의 두께보다 두꺼운, 인쇄회로기판.
제9 항에 있어서,
상기 비아 패드는 제1 층 및 상기 제1 층의 일면에 배치된 제2 층을 포함하고,
상기 제1 층의 폭은 상기 제2 층의 폭보다 큰, 인쇄회로기판.
제12 항에 있어서,
상기 제1 비아층은, 상기 제2 층과 접촉하며 전기적으로 연결되는, 인쇄회로기판.
제13 항에 있어서,
상기 비아 패드는, 상기 제1 층의 일면과 반대측 면인 타면에 배치되는 제3 층을 더 포함하고,
상기 제1 및 제2 층은 상기 제1 절연층에 매립되며,
상기 제3 층은 상기 제1 절연층의 일면으로부터 돌출되는, 인쇄회로기판.
제14 항에 있어서,
상기 제3 층의 폭은, 적층 방향을 따라 상기 제1 층과 멀어질수록 작아지는, 인쇄회로기판.
제15 항에 있어서,
상기 제1 절연층의 일면과 타면 상에 배치되며, 복수 층의 절연층, 복수 층의 배선층 및 복수 층의 비아층을 포함하는 빌드업 구조체; 를 더 포함하는, 인쇄회로기판.