KR20220033234A - 인쇄회로기판 및 전자부품 내장기판 - Google Patents

인쇄회로기판 및 전자부품 내장기판 Download PDF

Info

Publication number
KR20220033234A
KR20220033234A KR1020200115386A KR20200115386A KR20220033234A KR 20220033234 A KR20220033234 A KR 20220033234A KR 1020200115386 A KR1020200115386 A KR 1020200115386A KR 20200115386 A KR20200115386 A KR 20200115386A KR 20220033234 A KR20220033234 A KR 20220033234A
Authority
KR
South Korea
Prior art keywords
insulating layer
wiring
layer
cavity
insulating
Prior art date
Application number
KR1020200115386A
Other languages
English (en)
Inventor
변대정
황미선
김정수
이진원
맹덕영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200115386A priority Critical patent/KR20220033234A/ko
Priority to US17/198,754 priority patent/US11744012B2/en
Priority to CN202110725703.0A priority patent/CN114245561A/zh
Publication of KR20220033234A publication Critical patent/KR20220033234A/ko
Priority to US18/217,791 priority patent/US20230354513A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1모듈러스를 갖는 제1절연층, 상기 제1절연층 상에 배치되며 제2모듈러스를 갖는 제2절연층, 및 상기 제2절연층을 관통하는 캐비티를 포함하며, 상기 제2모듈러스는 상기 제1모듈러스보다 크며, 상기 캐비티의 바닥면의 모서리 부분이 절연재로 구성되는 인쇄회로기판과, 이를 포함하는 전자부품 내장기판에 관한 것이다.

Description

인쇄회로기판 및 전자부품 내장기판{PRINTED CIRCUIT BOARD AND SUBSTRATE WITH ELECTRONIC COMPONENT EMBEDDED THEREIN}
본 개시는 인쇄회로기판 및 이를 포함하는 전자부품 내장기판에 관한 것이다.
휴대폰을 비롯한 IT(Information Technology) 분야의 전자기기들이 경박 단소화 되면서, 이에 대한 기술적 요구에 부응하여 IC(Integrated Circuit) 등의 전자부품이 인쇄회로기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 인쇄회로기판 내에 전자부품이 내장되는 기술이 개발되고 있다. 이에 따라서, 인쇄회로기판에 다양한 캐비티(Cavity) 구조를 형성하고 있다.
본 개시의 여러 목적 중 하나는 스타퍼 없이 블라스트 가공으로 캐비티 구현이 가능한 인쇄회로기판과 이를 포함하는 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 모듈러스가 상대적으로 작은 절연층 상에 모듈러스가 상대적으로 큰 절연층을 배치하고, 모듈러스가 상대적으로 작은 절연층을 배리어층으로 이용하여 블라스트 가공 등으로 모듈러스가 상대적으로 큰 절연층을 관통하는 캐비티를 형성하여, 캐비티를 갖는 인쇄회로기판 및 이를 포함하는 전자부품 내장기판을 제공하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 제1모듈러스를 갖는 제1절연층, 상기 제1절연층 상에 배치되며 제2모듈러스를 갖는 제2절연층, 및 상기 제2절연층을 관통하는 캐비티를 포함하며, 상기 제2모듈러스는 상기 제1모듈러스보다 크며, 상기 캐비티의 바닥면의 모서리 부분이 절연재로 구성되는 것일 수 있다.
예를 들면, 일례에 따른 전자부품 내장기판은 제1절연바디 및 상기 제1절연바디 상에 또는 내에 각각 배치된 복수 층의 코어 배선층을 포함하며 캐비티를 갖는 코어 구조체, 상기 캐비티 내에 배치된 전자부품, 및 상기 코어 구조체 및 상기 전자부품 각각의 적어도 일부를 덮으며 상기 캐비티의 적어도 일부를 채우는 제2절연바디 및 상기 제2절연바디 상에 또는 내에 각각 배치된 한층 이상의 빌드업 배선층을 포함하는 빌드업 구조체를 포함하며, 상기 제1절연바디는 제1모듈러스를 갖는 제1절연층 및 상기 제1절연층 상에 배치되며 상기 제1모듈러스보다 큰 제2모듈러스를 갖는 제2절연층을 포함하며, 상기 캐비티는 상기 제2절연층을 관통하며, 상기 캐비티의 바닥면의 모서리 부분이 절연재로 구성되는 것일 수 있다.
본 개시의 여러 효과 중 하나로서 스타퍼 없이 블라스트 가공으로 캐비티 구현이 가능한 인쇄회로기판과 이를 포함하는 전자부품 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑뷰 평면도다.
도 5는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 6은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 7 및 도 8은 각각 도 6의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도 9는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 10 및 도 11은 각각 도 9의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도 12는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13 및 도 14는 각각 도 12의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도 15는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 16 및 도 17은 각각 도 15의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도 18은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19 및 도 20은 각각 도 18의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도 21은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 22 및 도 23은 각각 도 21의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑뷰 평면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 제1모듈러스를 갖는 제1절연층(110a), 제1절연층(110a) 상에 배치되며 제2모듈러스를 갖는 제2절연층(110b), 및 제2절연층(110b)을 관통하는 캐비티(C)를 포함한다. 필요에 따라서, 제1절연층(110a) 상에 배치되며 캐비티(C)로 노출되는 제1배선층(120a), 제2절연층(110b) 상에 배치된 제2배선층(120b), 및/또는 제2절연층(110b) 상에 배치되며 제2배선층(120b)을 덮는 패시베이션층(110c)을 더 포함할 수 있다. 제1절연층(110a) 및 제2절연층(110b)은 각각 복수의 절연층을 포함할 수 있다. 예를 들면, 제1절연층(110a)은 각각 제1모듈러스를 갖는 복수의 절연층을 포함할 수 있다. 또한, 제2절연층(110b)은 각각 제2모듈러스를 갖는 복수의 절연층을 포함할 수 있다.
한편, 최근에는 다양한 방식으로 인쇄회로기판 내에 전자부품이 내장되는 기술이 개발되고 있으며, 이에 따라서 인쇄회로기판에 다양한 캐비티 구조를 형성하고 있다. 예를 들면, 파인 피치가 필요한 고집적 기판에 대응하기 위하여, 블라스트 가공을 이용하여 캐비티 구조를 형성하는 것이 고려되고 있다. 이때, 블라스트를 통하여 캐비티를 가공하기 위해서는 일반적으로는 스타퍼(Stopper)로 역할하는 패턴층의 형성이 필요할 수 있다. 다만, 이와 같이 패턴층을 형성하는 경우에는, 패턴층을 형성하는 공정이 추가되기 때문에, 공정 추가로 비용이 증가할 수 있다. 또한, 캐비티 형성시에 패턴층과 미스 얼라인(Miss-Align)의 문제가 발생할 수 있으며, 미스 얼라인의 발생을 최소화하기 위해서는 이를 감안한 충분한 공간 확보가 필요하여, 결과적으로 사이즈 축소에 불리할 수 있다.
반면, 일례에 따른 인쇄회로기판(100)은 상대적으로 모듈러스가 작은 제1절연층(110a)이 블라스트 가공 등을 이용하는 캐비티(C)의 가공을 위한 배리어층으로 이용될 수 있다. 예를 들면, 블라스트 가공 시에 상대적으로 모듈러스가 큰 제2절연층(110b)은 가공되는 반면, 상대적으로 모듈러스가 작은 제1절연층(110a)은 배리어층으로 기능할 수 있다. 이와 같이, 제1절연층(110a)을 캐비티(C)의 가공을 위한 배리어층으로 이용하는 경우, 캐비티(C)의 가공을 위한 별도의 스타퍼용 패턴층이 불필요하다. 따라서, 공정 축소가 가능하며, 위치 정합에 대한 이슈가 없는바 사이즈 감소 효과도 가질 수 있다. 이 경우, 캐비티(C)의 바닥면의 모서리 부분은 절연재, 예컨대 제1절연층(110a)과 제2절연층(110b)의 경계로 구성될 수 있다.
구체적으로, 캐비티(C)의 가공은 연마재를 공기압으로 분사하여 기계적으로 가공하는 블라스트 등의 기술을 이용할 수 있으며, 이때 가공 대상물의 기계적 물성인 모듈러스에 따라서 식각량이 달라질 수 있다. 예를 들면, 모듈러스가 작을수록 식각량이 작을 수 있다. 따라서, 제2절연층(110b)이 제1절연층(110a)보다 모듈러스가 작은 경우, 캐비티(C)의 가공을 위한 배리어층으로 효과적으로 이용될 수 있다. 여기서, 모듈러스는 응력과 변형의 비를 의미하며, 예를 들면, 만능 시험기(UTM: Universal Testing Machine)를 이용하여 상온에서 파단이 일어날 때까지의 응력-변형 곡선을 얻은 후, 응력-변형 곡선에서 초기 변형에 대한 하중의 기울기를　기가파스칼(GPa)로 나타낸 것일 수 있으나, 이에 한정되는 것은 아니다.
예를 들면, 아래 [표 1]에서와 같이, 제1절연층(110a)의 재료로 이용될 수 있는 LCP(Liquid Crystal Polymer) 등인 (재료 1)은 모듈러스가 5 GPa 이하로 상대적으로 작다. 따라서, 마이크로 블라스트(uBlast)에 의한 식각량이 대략 1 ㎛ 정도로 상대적으로 작다. 반면, 제2절연층(110b)의 재료로 이용될 수 있는 PPG(Prepreg) 등인 (재료 2)는 모듈러스가 20 GPa 이상으로 상대적으로 크다. 따라서, 마이크로 블라스트에 의한 식각량이 대략 30 ㎛ 정도로 상대적으로 크다. 즉, (재료 2)의 모듈러스는 대략 (재료 1)의 모듈러스의 4배 이상일 수 있으며, 그 결과 (재료 2)의 식각량이 대략 (재료 1)의 식각량의 20배 이상일 수 있다. 따라서, 블라스트 가공으로 제2절연층(110b)을 관통하는 캐비티(C)를 형성할 때, 제1절연층(110a)을 배리어층으로 효과적으로 이용할 수 있다.
구분 모듈러스[GPa] 식각량[㎛]
재료 1 3.1 1.1
재료 2 22~26, 30~33 29.6
한편, 제1절연층(110a)의 재료는 LCP에 한정되는 것은 아니며, 그 외에도 상대적으로 모듈러스가 작은 재료인 PI(Polyimide), ABF(Ajinomoto Build-up Film) 등을 이용할 수도 있다. 또한, 제2절연층(110b)의 재료도 PPG에 한정되는 것은 아니며, 그 외에도 상대적으로 모듈러스가 큰 재료인 동박적층판(CCL: Copper Clad Laminate)의 절연재 등을 이용할 수도 있다. 이러한 관점에서, 제1절연층(110a)의 재료는 유리섬유를 없이 절연수지를 포함하는 재료, 또는 유리섬유 없이 절연수지 및 무기필러를 포함하는 재료를 이용할 수 있다. 또한, 제2절연층(110b)의 재료는 유리섬유와 함께 절연수지 및 무기필러를 포함하는 재료를 이용할 수 있다.
한편, 제1배선층(120a) 및 제2배선층(120b)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴 및 파워 패턴을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인(line), 플레인(plane), 또는 패드(pad) 형태를 가질 수 있다. 제1배선층(120a) 및 제2배선층(120b)은 각각 AP(Additive Process), SAP(Semi AP), MSAP(Modified SAP), TT(Tenting) 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1배선층(120a) 및 제2배선층(120b)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다.
한편, 패시베이션층(120c)은 제2배선층(120b)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(120c)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 실리카 등의 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니다.
도 5는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도면을 참조하면, 먼저 제2절연층(110b) 상에 캐비티를 형성할 위치가 개구되도록 패터닝된 드라이 필름(190)을 배치한다. 다음으로, 마이크로 블라스트를 이용하여 제2절연층(110b)을 관통하는 캐비티(C)를 가공한다. 이때, 제1절연층(110a)은 상술한 바와 같이 배리어층으로 이용될 수 있다. 다음으로, 드라이 필름(190)을 제거하고, 필요에 따라서 패시베이션층(120c)을 더 형성한다. 일련의 과정을 통하여 상술한 일례에 따른 인쇄회로기판(1000)이 제조될 수 있으며, 그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 6은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100A)은 복수의 절연층(111, 112, 113, 114, 115, 116, 117)과 복수의 배선층(121, 122, 123, 124, 125, 126, 127, 128)과 복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)을 포함하며, 필요에 따라서 패시베이션층(150)을 더 포함할 수 있다. 또한, 제3절연층(113)을 기준으로 상측에 배치된 제5 및 제7절연층(115, 117)을 관통하는 캐비티(C)를 가진다. 즉, 제3절연층(113)은 캐비티(C) 형성을 위한 블라스트 가공의 배리어층의 역할을 수행할 수 있다. 이러한 관점에서, 제3절연층(113)은 캐비티(C)가 형성된 제5 및 제7절연층(115, 117) 각각보다 모듈러스가 작을 수 있다.
한편, 캐비티(C)는 제3절연층(113)의 상면의 적어도 일부를 노출시킨다. 캐비티(C)는 단면 상에서 상부에서 하부로 갈수록 폭이 좁아지는 테이퍼 형상을 가질 수 있으며, 평면 상에서 사각 링 등의 링 형태를 가질 수 있다. 제3절연층(113)의 노출된 상면은 캐비티(C)의 바닥면으로 제공된다. 캐비티(C)의 바닥면의 모서리 부분은 제3절연층(113)과 제5절연층(115)의 경계로 구성된다. 제4배선층(124)은 제3절연층(113)의 상면 상에 배치되어 제5절연층(115)에 적어도 일부가 매립된 제1배선패턴(124a)과, 제3절연층(113)의 상면 상에 배치되어 캐비티(C)에 의하여 적어도 일부가 노출된 제2배선패턴(124b)을 포함한다. 제4배선층(124)의 적어도 일부는 제5절연층(115)을 관통하는 제5배선비아층(135)을 통하여 제5절연층(115) 상에 배치된 제6배선층(126)의 적어도 일부와 연결된다.
이하, 도면을 참조하여 일례에 따른 인쇄회로기판(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
복수의 절연층(111, 112, 113, 114, 115, 116, 117)은 제1절연층(111), 제1절연층(111)의 양면에 배치된 제2 및 제3절연층(112, 113), 제2 및 제3절연층(112, 113) 상에 각각 배치된 제4 및 제5절연층(114, 115), 및 제4 및 제5절연층(114, 115) 상에 각각 배치된 제6 및 제7절연층(116, 117)을 포함한다. 즉, 복수의 절연층(111, 112, 113, 114, 115, 116, 117)은 코어(Cored) 타입일 수 있다. 복수의 절연층(111, 112, 113, 114, 115, 116, 117)은 이보다 적은 수의 절연층을 포함할 수 있고, 또는 더 많은 수의 절연층을 포함할 수도 있다.
복수의 절연층(111, 112, 113, 114, 115, 116, 117)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것을 이용할 수 있다. 또는, 특정 절연층의 재료로는 LCP 등이 이용될 수도 있다. 예를 들면, 제1절연층(111)의 재료로는 동박적층판의 절연재가 이용될 수 있다. 또한, 제2 및 제4 내지 제7절연층(112, 114, 115, 116, 117)의 재료로는 PPG가 이용될 수 있다. 또한, 제3절연층(113)의 재료로는 ABF, LCP, PI 등이 이용될 수 있다. 제1절연층(111)은 제2 내지 제7절연층(112, 113, 114, 115, 116, 117) 각각보다 두꺼울 수 있다.
복수의 배선층(121, 122, 123, 124, 125, 126, 127)은 제1절연층(111)의 양면에 배치된 제1 및 제2배선층(121, 122), 제2 및 제3절연층(112, 113) 상에 각각 배치되어 제4 및 제5절연층(114, 115)에 각각 매립된 제3 및 제4배선층(123, 124), 제4 및 제5절연층(114, 115) 상에 각각 배치되어 제6 및 제7절연층(116, 117)에 각각 매립된 제5 및 제6배선층(125, 126), 및 제6 및 제7절연층(116, 117) 상에 각각 배치된 제7 및 제8배선층(127, 128)을 포함한다. 복수의 배선층(121, 122, 123, 124, 125, 126, 127)은 이보다 적은 수의 배선층을 포함할 수 있고, 또는 더 많은 수의 배선층을 포함할 수도 있다.
복수의 배선층(121, 122, 123, 124, 125, 126, 127)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 배선층(121, 122, 123, 124, 125, 126, 127)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴 및 파워 패턴을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 복수의 배선층(121, 122, 123, 124, 125, 126, 127)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 특정 층은 동박을 더 포함할 수도 있다.
복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)은 제1절연층(111)을 관통하며 제1 및 제2배선층(121, 122)을 연결하는 제1배선비아층(131), 제2절연층(112)을 관통하며 제1 및 제3배선층(121, 123)을 연결하는 제2배선비아층(132), 제3절연층(113)을 관통하며 제2 및 제4배선층(122, 124)을 연결하는 제3배선비아층(133), 제4절연층(114)을 관통하며 제3 및 제5배선층(123, 125)을 연결하는 제4배선비아층(134), 제5절연층(115)을 관통하며 제4 및 제6배선층(124, 126)을 연결하는 제5배선비아층(135), 제6절연층(116)을 관통하며 제5 및 제7배선층(125, 127)을 연결하는 제6배선비아층(136), 및 제7절연층(117)을 관통하며 제6 및 제8배선층(126, 128)을 연결하는 제8배선비아층(137)을 포함한다. 복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)은 이보다 적은 수의 배선비아층을 포함할 수 있고, 또는 더 많은 수의 배선비아층을 포함할 수도 있다.
복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)은 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 제1배선비아층(131)은 모래시계 또는 원기둥 형태를 가질 수 있다. 제2 내지 제7배선비아층(132, 133, 134, 135, 136, 137)은 테이퍼 형태를 가질 수 있다. 제2, 제4, 및 제6배선비아층(132, 134, 136)과 제3, 제5, 및 제7배선비아층(133, 135, 137)과 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 복수의 배선비아층(131, 132, 133, 134, 135, 136, 137)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
패시베이션층(150)은 최하측에 배치된 제7배선층(127)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 최하측에 배치된 제6절연층(116) 상에 배치되어 최하측에 배치된 제7배선층(127)을 덮을 수 있다. 필요에 따라서는, 패시베이션층(150)에 최하측에 배치된 제7배선층(127)의 적어도 일부를 노출시키는 개구가 형성될 수 있다. 패시베이션층(150)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 7은 도 6의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 전자부품 내장기판(500A1)은 캐비티(C)를 갖는 코어 구조체(10), 캐비티(C)에 배치된 제1전자부품(210), 및 코어 구조체(10)와 제1전자부품(210) 상에 배치된 빌드업 구조체(20)를 포함한다. 필요에 따라서, 코어 구조체(10)의 하측에 배치된 제1패시베이션층(150), 빌드업 구조체(20)의 상측에 배치된 제2패시베이션층(350), 제1패시베이션층(150)의 개구 상에 배치된 제1전기연결금속(155), 제2패시베이션층(350)의 개구 상에 배치된 제2전기연결금속(355), 및 제2전기연결금속(355)을 통하여 빌드업 구조체(20) 상에 표면실장 배치된 제2 및 제3전자부품(410, 420) 중 적어도 하나를 더 포함할 수 있다.
코어 구조체(10)는 복수 층의 코어 절연층(111, 112, 113, 114, 115, 116, 117)을 포함하는 제1절연바디, 제1절연바디 상에 또는 내에 각각 배치된 복수 층의 코어 배선층(121, 122, 123, 124, 125, 126, 127), 및 제1절연바디의 일부를 각각 관통하며 복수 층의 코어 배선층(121, 122, 123, 124, 125, 126, 127, 128)과 연결된 복수 층의 코어 배선비아층(131, 132, 133, 134, 135, 136, 137)을 포함한다. 코어 구조체(10)의 캐비티(C)는 제3코어 절연층(113)을 기준으로 상측에 배치된 제5 및 제7코어 절연층(115, 117)을 관통한다. 즉, 제3코어 절연층(113)은 캐비티(C) 형성을 위한 블라스트 가공의 배리어층의 역할을 수행할 수 있다. 이때, 제3코어 절연층(113)은 캐비티(C)가 형성된 제5 및 제7코어 절연층(115, 117) 각각보다 모듈러스가 작을 수 있다.
제1전자부품(210)은 캐비티(C) 내에 배치된다. 제1전자부품(210)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC일 수 있다. 예를 들면, 제1전자부품(120)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 어플리케이션 프로세서(AP: Application Processor)일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC(application-specific IC) 등의 로직 등일 수도 있다. 제1전자부품(210)은 접속패드(210P)가 솔더 접착제 등의 연결부재(250)를 통하여 캐비티(C)를 통하여 노출된 제3코어 배선층(123)의 적어도 일부(123b)와 전기적으로 연결되도록, 페이스-다운 형태로 배치될 수 있다. 제1전자부품(210)은 칩 형태의 수동부품, 예를 들면, 칩 형태의 인덕터나 칩 형태의 커패시터 등일 수도 있다. 제1전자부품(210)은 IC와 칩 형태의 수동부품의 조합일 수도 있으며, 이때 캐비티(C)가 복수 개로 형성될 수도 있다.
빌드업 구조체(20)는 코어 구조체(10) 및 제1전자부품(210) 각각의 적어도 일부를 덮으며 캐비티(C)의 적어도 일부를 채우며 한층 이상의 빌드업 절연층(311, 312, 313)을 포함하는 제2절연바디, 제2절연바디 상에 또는 내에 각각 배치된 한층 이상의 빌드업 배선층(321, 322, 323), 및 제2절연바디의 일부를 각각 관통하며, 한층 이상의 빌드업 배선층(321, 322, 323)과 연결된 한층 이상의 빌드업 배선비아층(331, 332, 333)을 포함한다.
제2절연바디는 한층 이상의 빌드업 절연층(311, 312, 313)을 포함하며, 이때 빌드업 절연층(311, 312, 313)은 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 제2절연바디의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서는 유리섬유와 같은 보강재가 더 포함된 재료, 예를 들면, PPG가 사용될 수도 있다.
한층 이상의 빌드업 배선층(321, 322, 323)도 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 한층 이상의 빌드업 배선층(321, 322, 323)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 한층 이상의 빌드업 배선층(321, 322, 323)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 한층 이상의 빌드업 배선층(321, 322, 323)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 특정 층은 동박을 더 포함할 수도 있다.
한층 이상의 빌드업 배선비아층(331, 332, 333)도 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 테이퍼 형태를 가질 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
제1 및 제2패시베이션층(150, 350)은 각각 최하측에 배치된 제7코어 배선층(127) 및 최상측에 배치된 제3빌드업 배선층(323)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 및 제2패시베이션층(150, 350)은 각각 최하측에 배치된 제7코어 배선층(127)의 적어도 일부 및 최상측에 배치된 제3빌드업 배선층(323)의 적어도 일부를 노출시키는 개구를 가질 수 있다. 이들 개구는 복수 개일 수 있다. 제1 및 제2패시베이션층(150, 350)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2전기연결금속(155, 355)은 제1 및 제2패시베이션층(150, 350)의 개구 상에 각각 배치된다. 제1 및 제2전기연결금속(155, 355)은 각각 최하측에 배치된 제7코어 배선층(127)의 노출된 적어도 일부 및 최상측에 배치된 제3빌드업 배선층(323)의 노출된 적어도 일부와 연결된다. 제1전기연결금속(155)은 전자부품 내장기판(500A1)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 전자부품 내장기판(500A1)은 이를 통하여 전자기기의 메인보드나 다른 BGA(Ball Grid Array) 기판 등에 실장 될 수 있다. 제2전기연결금속(355)은 전자부품 내장기판(500A1)을 이에 표면실장 배치되는 제2 및 제3전자부품(410, 420)과 물리적 및/또는 전기적으로 연결시킬 수 있다. 제1 및 제2전기연결금속(155, 355)은 주석(Sn) 또는 주석(Sn)을 포함하는 합금, 예를 들면, 솔더 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 및 제2전기연결금속(155, 355)은 각각 랜드(land), 볼(ball), 핀(pin) 등일 수 있다.
제2 및 제3전자부품(410, 420)은 표면실장 부품일 수 있다. 제2 및 제3전자부품(410, 420)은 각각 능동부품 및/또는 수동부품일 수 있다. 능동부품으로는 제1전자부품(120)에 대하여 설명한 상술한 IC 등을 그 예로 들 수 있다. 수동부품으로는 MLCC(Multi-Layer Ceramic Capacitor)와 같은 칩 형태의 커패시터, PI(Power Inductor)와 같은 칩 형태의 인덕터 등을 그 예로 들 수 있다. 필요에 따라서, 제2패시베이션층(350) 상에는 제2 및 제3전자부품(410, 420)을 덮는 몰딩재가 더 배치될 수 있으며, 몰딩재는 공지의 EMC(Epoxy Molding Compound)일 수 있으나, 이에 한정되는 것은 아니다. 제2 및 제3전자부품(410, 420)이 더 배치되는 경우, 전자부품 내장기판(500A1)은 SiP(System in Package)로 활용될 수 있다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 8은 도 6의 인쇄회로기판을 포함하는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 내장기판(500A2)은 상술한 일례에 따른 전자부품 내장기판(500A1)에 있어서 제1전자부품(210)이 페이스-업 형태로 캐비티(C)에 배치된다. 제1전자부품(210)은 DAF(Die Attach Film) 등의 접착부재(240)를 통하여 캐비티(C)의 바닥면에 부착될 수 있다. 제1전자부품(210)의 접속패드(210P)는 제1빌드업 배선비아층(331)의 적어도 일부를 통하여 제1빌드업 배선층(321)의 적어도 일부와 전기적으로 연결될 수 있다. 제1, 2, 3, 4, 5, 7코어 배선층(121, 122, 123, 124, 125, 127)과, 제1, 2, 3, 5, 7코어 배선비아층(131, 132, 133, 135, 137)은, 각각 제1전자부품(210)의 하측에 적어도 일부가 배치되어, 제1전자부품(210)의 백면으로부터의 열을 방출시키는 방열 경로로 이용될 수 있다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 9는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100B)은 복수의 절연층(111, 112, 113, 114, 115)과 복수의 배선층(121, 122, 123, 124, 125, 126)과 복수의 배선비아층(131, 132, 133, 134, 135)을 포함하며, 필요에 따라서 패시베이션층(150)을 더 포함할 수 있다. 또한, 제3절연층(113)을 기준으로 상측에 배치된 제4 및 제5절연층(114, 115)을 관통하는 캐비티(C)를 가진다. 즉, 제3절연층(113)은 캐비티(C) 형성을 위한 블라스트 가공의 배리어층의 역할을 수행할 수 있다. 이러한 관점에서, 제3절연층(113)은 캐비티(C)가 형성된 제4 및 제5절연층(114, 115) 각각보다 모듈러스가 작을 수 있다.
한편, 캐비티(C)는 제3절연층(113)의 상면의 적어도 일부를 노출시킨다. 캐비티(C)는 단면 상에서 상부에서 하부로 갈수록 폭이 좁아지는 테이퍼 형상을 가질 수 있으며, 평면 상에서 사각 링 등의 링 형태를 가질 수 있다. 제3절연층(113)의 노출된 상면은 캐비티(C)의 바닥면으로 제공된다. 캐비티(C)의 바닥면의 모서리 부분은 제3절연층(113)과 제4절연층(114)의 경계로 구성된다. 제4배선층(124)은 제3절연층(113)의 상면 상에 배치되어 제4절연층(114)에 적어도 일부가 매립된 제1배선패턴(124a)과, 제3절연층(113)의 상면 상에 배치되어 캐비티(C)에 의하여 적어도 일부가 노출된 제2배선패턴(124b)을 포함한다. 제4배선층(124)의 적어도 일부는 제4절연층(114)을 관통하는 제4배선비아층(134)을 통하여 제4절연층(114) 상에 배치된 제5배선층(125)의 적어도 일부와 연결된다.
이하, 도면을 참조하여 다른 일례에 따른 인쇄회로기판(100B)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
복수의 절연층(111, 112, 113, 114, 115)은 제1절연층(111), 제1절연층(111) 상에 배치된 제2절연층(112), 제2절연층(112) 상에 배치된 제3절연층(113), 제3절연층(113) 상에 배치된 제4절연층(114), 및 제4절연층(114) 상에 배치된 제5절연층(115)을 포함한다. 즉, 복수의 절연층(111, 112, 113, 114, 115)은 코어리스(Coreless) 타입일 수 있다. 복수의 절연층(111, 112, 113, 114, 115)은 이보다 적은 수의 절연층, 또는 더 많은 수의 절연층을 포함할 수 있다.
복수의 절연층(111, 112, 113, 114, 115)의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지나 폴리이미드와 같은 열가소성 수지, 그리고 이들 수지에 실리카 등의 무기필러 및/또는 유리섬유 등의 보강재가 포함된 것을 이용할 수 있다. 또는, 특정 절연층의 재료로는 LCP 등이 이용될 수도 있다. 예를 들면, 제1, 2, 4, 5절연층(111, 112, 114, 115)의 재료로는 PPG가 이용될 수 있다. 또한, 제3절연층(113)의 재료로는 ABF, LCP, PI 등이 이용될 수 있다. 제1 내지 제5절연층(111, 112, 113, 114, 115)의 두께는 서로 대략 동일할 수 있으나, 이에 한정되는 것은 아니다.
복수의 배선층(121, 122, 123, 124, 125, 126)은 제1절연층(111)의 하측에 매립된 제1배선층(121), 제1절연층(111)의 상면 상에 배치되어 제2절연층(112)의 하측에 매립된 제2배선층(122), 제2절연층(112)의 상면 상에 배치되어 제3절연층(113)의 하측에 매립된 제3배선층(123), 제3절연층(113)의 상면 상에 배치되어 제4절연층(114)의 하측에 매립된 제4배선층(124), 제4절연층(114)의 상면 상에 배치되어 제5절연층(115)의 하측에 매립된 제5배선층(125), 및 제5절연층(115)의 상면 상에 배치된 제6배선층(126)을 포함한다. 복수의 배선층(121, 122, 123, 124, 125, 126)은 이보다 적은 수의 배선층, 또는 더 많은 수의 배선층을 포함할 수 있다.
복수의 배선층(121, 122, 123, 124, 125, 126)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 배선층(121, 122, 123, 124, 125, 126)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 또한, AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 특정 층은 동박을 더 포함할 수도 있다.
복수의 배선비아층(131, 132, 133, 134, 135)은 제1절연층(111)을 관통하며 제1 및 제2배선층(121, 122)을 연결하는 제1배선비아층(131), 제2절연층(112)을 관통하며 제2 및 제3배선층(122, 123)을 연결하는 제2배선비아층(132), 제3절연층(113) 및 프라이머층(140)을 관통하며 제3 및 제4배선층(123, 124)을 연결하는 제3배선비아층(133), 제4절연층(114)을 관통하며 제4 및 제5배선층(124, 125)을 연결하는 제4배선비아층(134), 및 제5절연층(115)을 관통하며 제5 및 제6배선층(125, 126)을 연결하는 제5배선비아층(135)을 포함한다. 복수의 배선비아층(131, 132, 133, 134, 135)은 이보다 적은 수의 배선비아층을 포함할 수 있고, 또는 더 많은 수의 배선비아층을 포함할 수도 있다.
복수의 배선비아층(131, 132, 133, 134, 135)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 복수의 배선비아층(131, 132, 133, 134, 135)은 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 복수의 배선비아층(131, 132, 133, 134, 135)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 복수의 배선비아층(131, 132, 133, 134, 135)은 각각 동일한 방향의 테이퍼 형태를 가질 수 있다. 또한, 복수의 배선비아층(131, 132, 133, 134, 135)은 각각 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
패시베이션층(150)은 최하측에 배치된 제1배선층(121)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 최하측에 배치된 제1절연층(111) 상에 배치되어 최하측에 배치된 제1배선층(121)을 덮을 수 있다. 필요에 따라서는, 패시베이션층(150)에 최하측에 배치된 제1배선층(121)의 적어도 일부를 노출시키는 개구가 형성될 수 있다. 패시베이션층(150)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 10은 도 9의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 전자부품 내장기판(500B1)은 캐비티(C)를 갖는 코어 구조체(10), 캐비티(C)에 배치된 제1전자부품(210), 및 코어 구조체(10)와 제1전자부품(210) 상에 배치된 빌드업 구조체(20)를 포함한다. 필요에 따라서, 코어 구조체(10)의 하측에 배치된 제1패시베이션층(150), 빌드업 구조체(20)의 상측에 배치된 제2패시베이션층(350), 제1패시베이션층(150)의 개구 상에 배치된 제1전기연결금속(155), 제2패시베이션층(350)의 개구 상에 배치된 제2전기연결금속(355), 및 제2전기연결금속(355)을 통하여 빌드업 구조체(20) 상에 표면실장 배치된 제2 및 제3전자부품(410, 420) 중 적어도 하나를 더 포함할 수 있다.
코어 구조체(10)는 복수 층의 코어 절연층(111, 112, 113, 114, 115)을 포함하는 제1절연바디, 제1절연바디 상에 또는 내에 각각 배치된 복수 층의 코어 배선층(121, 122, 123, 124, 125, 126), 및 제1절연바디의 일부를 각각 관통하며 복수 층의 코어 배선층(131, 132, 133, 134, 135, 136)과 연결된 복수 층의 코어 배선비아층(131, 132, 133, 134, 135)을 포함한다. 코어 구조체(10)의 캐비티(C)는 제3코어 절연층(113)을 기준으로 상측에 배치된 제4 및 제5코어 절연층(114, 115)을 관통한다. 즉, 제3코어 절연층(113)은 캐비티(C) 형성을 위한 블라스트 가공의 배리어층의 역할을 수행할 수 있다. 이때, 제3코어 절연층(113)은 캐비티(C)가 형성된 제4 및 제5코어 절연층(114, 115) 각각보다 모듈러스가 작을 수 있다.
제1전자부품(210)은 캐비티(C) 내에 배치된다. 제1전자부품(210)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 IC일 수 있다. 예를 들면, 제1전자부품(120)은 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 필드 프로그램어블 게이트 어레이(FPGA), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 프로세서칩, 구체적으로는 AP일 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기타 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리나, 아날로그-디지털 컨버터, 또는 ASIC 등의 로직 등일 수도 있다. 제1전자부품(210)은 접속패드(210P)가 솔더 접착제 등의 연결부재(250)를 통하여 캐비티(C)를 통하여 노출된 제4코어 배선층(124)의 적어도 일부(124b)와 전기적으로 연결되도록, 페이스-다운 형태로 배치될 수 있다. 제1전자부품(210)은 칩 형태의 수동부품, 예를 들면, 칩 형태의 인덕터나 칩 형태의 커패시터 등일 수도 있다. 제1전자부품(210)은 IC와 칩 형태의 수동부품의 조합일 수 있으며, 이때 캐비티(C)가 복수 개로 형성될 수 있다.
빌드업 구조체(20)는 코어 구조체(10) 및 제1전자부품(210) 각각의 적어도 일부를 덮으며 캐비티(C)의 적어도 일부를 채우며 한층 이상의 빌드업 절연층(311, 312, 313)을 포함하는 제2절연바디, 제2절연바디 상에 또는 내에 각각 배치된 한층 이상의 빌드업 배선층(321, 322, 323), 및 제2절연바디의 일부를 각각 관통하며, 한층 이상의 빌드업 배선층(321, 322, 323)과 연결된 한층 이상의 빌드업 배선비아층(331, 332, 333)을 포함한다.
제2절연바디는 한층 이상의 빌드업 절연층(311, 312, 313)을 포함하며, 이때 한층 이상의 빌드업 절연층(311, 312, 313)은 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 제2절연바디의 재료로는 절연물질이 사용될 수 있으며, 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니며, 필요에 따라서는 유리섬유와 같은 보강재가 더 포함된 재료, 예를 들면, PPG가 사용될 수도 있다.
한층 이상의 빌드업 배선층(321, 322, 323)도 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 한층 이상의 빌드업 배선층(321, 322, 323)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 한층 이상의 빌드업 배선층(321, 322, 323)은 각각 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 한층 이상의 빌드업 배선층(321, 322, 323)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 특정 층은 동박을 더 포함할 수도 있다.
한층 이상의 빌드업 배선비아층(331, 332, 333)도 도면에 도시한 것 보다 많을 수도 있고, 더 적을 수도 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 각각 설계 디자인에 따라서 신호용 접속비아, 그라운드용 접속비아, 파워용 접속비아 등을 포함할 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)의 배선비아는 각각 금속 물질로 완전히 충전될 수 있으며, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 것일 수도 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 테이퍼 형태를 가질 수 있다. 한층 이상의 빌드업 배선비아층(331, 332, 333)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
제1 및 제2패시베이션층(150, 350)은 최하측에 배치된 제1코어 배선층(121) 및 최상측에 배치된 제3빌드업 배선층(323)을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 및 제2패시베이션층(150, 350)은 각각 최하측에 배치된 제1코어 배선층(121)의 적어도 일부 및 최상측에 배치된 제3빌드업 배선층(323)의 적어도 일부를 노출시키는 개구를 가질 수 있다. 개구는 각각 복수 개일 수 있다. 제1 및 제2패시베이션층(150, 350)의 재료는 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 재료, 예를 들면, ABF가 사용될 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2전기연결금속(155, 355)은 제1 및 제2패시베이션층(150, 350)의 개구 상에 각각 배치된다. 제1 및 제2전기연결금속(155, 355)은 각각 최하측에 배치된 제1코어 배선층(121)의 노출된 적어도 일부 및 최상측에 배치된 제3빌드업 배선층(323)의 노출된 적어도 일부와 연결된다. 제1전기연결금속(155)은 전자부품 내장기판(500B1)을 외부와 물리적 및/또는 전기적으로 연결시킬 수 있다. 예를 들면, 전자부품 내장기판(500B1)은 이를 통하여 전자기기의 메인보드나 다른 BGA 기판 등에 실장 될 수 있다. 제2전기연결금속(355)은 전자부품 내장기판(500B1)을 이에 표면실장 배치되는 제2 및 제3전자부품(410, 420)과 물리적 및/또는 전기적으로 연결시킬 수 있다. 제1 및 제2전기연결금속(155, 355)은 주석(Sn) 또는 주석(Sn)을 포함하는 합금, 예를 들면, 솔더 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 제1 및 제2전기연결금속(155, 355)은 각각 랜드, 볼, 핀 등일 수 있다.
제2 및 제3전자부품(410, 420)은 표면실장 부품일 수 있다. 제2 및 제3전자부품(410, 420)은 각각 능동부품 및/또는 수동부품일 수 있다. 능동부품으로는 제1전자부품(120)에 대하여 설명한 상술한 IC 등을 그 예로 들 수 있다. 수동부품으로는 MLCC와 같은 칩 형태의 커패시터, PI와 같은 칩 형태의 인덕터 등을 그 예로 들 수 있다. 필요에 따라서, 제2패시베이션층(350) 상에는 제2 및 제3전자부품(410, 420)을 덮는 몰딩재가 더 배치될 수 있으며, 몰딩재는 공지의 EMC일 수 있으나, 이에 한정되는 것은 아니다. 제2 및 제3전자부품(410, 420)이 더 배치되는 경우, 전자부품 내장기판(500B1)은 SiP로 활용될 수 있다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 11은 도 9의 인쇄회로기판을 포함하는 전자부품 내장기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 전자부품 내장기판(500B2)은 상술한 일례에 따른 전자부품 내장기판(500B1)에 있어서 제1전자부품(210)이 페이스-업 형태로 캐비티(C)에 배치된다. 제1전자부품(210)은 DAF 등의 접착부재(240)를 통하여 캐비티(C)의 바닥면에 부착될 수 있다. 제1전자부품(210)의 접속패드(210P)는 제1빌드업 배선비아층(331)의 적어도 일부를 통하여 제1빌드업 배선층(321)의 적어도 일부와 전기적으로 연결될 수 있다. 제1 내지 제4코어 배선층(121, 122, 123, 124)과, 제1 내지 제3코어 배선비아층(131, 132, 133)은, 각각 제1전자부품(210)의 하측에 적어도 일부가 배치되어, 제1전자부품(210)의 백면으로부터 전달받은 열을 방출시키는 방열 경로로 이용될 수 있다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 12는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 13 및 도 14는 각각 도 12의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100C)과 이를 포함하는 전자부품 내장기판(500C1, 500C2)들은, 상술한 다른 일례에 따른 인쇄회로기판(100A)과 이를 포함하는 전자부품 내장기판(500A1, 500A2)에 있어서, 제3절연층(113)이 아닌 제5절연층(115)이 배리어층의 역할을 수행한다. 이때, 제5절연층(115)은 캐비티(C)가 형성된 제7절연층(117)보다 모듈러스가 작을 수 있다. 캐비티(C)는 제5절연층(115)의 상면이 단차를 가지도록 제5절연층(115)의 일부를 더 관통하며, 제5절연층(115)의 상면의 적어도 일부를 노출시킨다. 그 결과, 제7절연층(117)으로 덮인 영역에서의 제5절연층(115)의 상면과 캐비티(C)로부터 노출되는 영역에서의 제5절연층(115)의 상면은 서로 단차를 가진다. 제4배선층(124)은 제3절연층(113)의 상면 상에 각각 배치되며 제5절연층(115)에 각각 적어도 일부가 매립된 제1 및 제2배선패턴(124a, 124b)을 포함한다. 제1배선패턴(124a)의 상면은 제5절연층(115)으로 덮이는 반면, 제2배선패턴(124b)의 상면은 캐비티(C)에 의하여 노출된다. 제2배선패턴(124b)의 캐비티(C)에 의하여 노출된 상면은 캐비티(C)의 바닥면으로 제공되는 제5절연층(115)의 상면과 단차를 가진다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 15는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 16 및 도 17은 각각 도 15의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100D)과 이를 포함하는 전자부품 내장기판(500D1, 500D2)들은, 상술한 다른 일례에 따른 인쇄회로기판(100B)과 이를 포함하는 전자부품 내장기판(500B1, 500B2)에 있어서, 제3절연층(113)이 아닌 제4절연층(114)이 배리어층의 역할을 수행한다. 이때, 제4절연층(114)은 캐비티(C)가 형성된 제5절연층(115)보다 모듈러스가 작을 수 있다. 캐비티(C)는 제4절연층(114)의 상면이 단차를 가지도록 제4절연층(114)의 일부를 더 관통하며, 제4절연층(114)의 상면의 적어도 일부를 노출시킨다. 그 결과, 제5절연층(115)으로 덮인 영역에서의 제4절연층(114)의 상면과 캐비티(C)로부터 노출되는 영역에서의 제4절연층(114)의 상면은 서로 단차를 가진다. 제4배선층(124)은 제3절연층(113)의 상면 상에 각각 배치되며 제4절연층(114)에 각각 적어도 일부가 매립된 제1 및 제2배선패턴(124a, 124b)을 포함한다. 제1배선패턴(124a)의 상면은 제4절연층(114)으로 덮이는 반면, 제2배선패턴(124b)의 상면은 캐비티(C)에 의하여 노출된다. 제2배선패턴(124b)의 캐비티(C)에 의하여 노출된 상면은 캐비티(C)의 바닥면으로 제공되는 제4절연층(114)의 상면과 단차를 가진다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 18은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 19 및 도 20은 각각 도 18의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100E)과 이를 포함하는 전자부품 내장기판(500E1, 500E2)들은, 상술한 일례에 따른 인쇄회로기판(100A)과 이를 포함하는 전자부품 내장기판(500A1, 500A2)에 있어서, 제3절연층(113) 대신 제4절연층(114)이 배리어층의 역할을 수행한다. 이때, 제4절연층(114)은 캐비티(C)가 형성된 제1, 2, 3, 5, 7절연층(111, 112, 113, 115, 117) 각각보다 모듈러스가 작을 수 있다. 캐비티(C)는 제4절연층(114)의 상면의 적어도 일부를 노출시킨다. 제3배선층(123)은 제4절연층(114)에 적어도 일부가 매립되며, 제2절연층(112)에 의하여 상면의 적어도 일부가 덮이도록 제4절연층(114)에 매립된 제1배선패턴(123a)과 캐비티(C)에 의하여 상면의 적어도 일부가 노출되도록 제4절연층(114)에 매립된 제2배선패턴(123b)을 포함한다. 제3배선층(123)의 적어도 일부는 제2절연층(112)을 관통하는 제2배선비아층(132)을 통하여 제2절연층(112)에 매립되어 상면이 제2절연층(112)의 상면으로부터 노출된 제1배선층(121)의 적어도 일부와 연결된다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
도 21은 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도 22 및 도 23은 각각 도 21의 인쇄회로기판을 포함하는 전자부품 내장기판의 일례 및 다른 일례를 개략적으로 나타낸 단면도들이다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(100F)과 이를 포함하는 전자부품 내장기판(500F1, 500F2)들은, 상술한 다른 일례에 따른 인쇄회로기판(100B)과 이를 포함하는 전자부품 내장기판(500B1, 500B2)에 있어서, 제3절연층(113) 대신 제4절연층(114)이 배리어층의 역할을 수행하며, 상하 반전되어 있다. 이때, 제4절연층(114)은 캐비티(C)가 형성된 절연층(111, 112, 113) 각각보다 모듈러스가 작을 수 있다. 캐비티(C)는 제4절연층(114)의 상면의 적어도 일부를 노출시킨다. 제4배선층(124)은 제4절연층(114)에 적어도 일부가 매립되며, 제3절연층(113)에 의하여 상면의 적어도 일부가 덮이도록 제4절연층(114)에 매립된 제1배선패턴(124a)과 캐비티(C)에 의하여 상면의 적어도 일부가 노출되도록 제4절연층(114)에 매립된 제2배선패턴(124b)을 포함한다. 제4배선층(124)의 적어도 일부는 제3절연층(113)을 관통하는 제3배선비아층(133)을 통하여 제3절연층(113)에 매립되어 상면이 제3절연층(113)의 상면으로부터 노출된 제3배선층(123)의 적어도 일부와 연결된다.
그 외에 다른 내용은 상술한 바와 동일한바, 자세한 설명은 생략한다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 제1모듈러스를 갖는 제1절연층;
    상기 제1절연층 상에 배치되며, 제2모듈러스를 갖는 제2절연층; 및
    상기 제2절연층을 관통하는 캐비티; 를 포함하며,
    상기 제2모듈러스는 상기 제1모듈러스보다 크며,
    상기 캐비티의 바닥면의 모서리 부분이 절연재로 구성되는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 절연재는 상기 제1절연층 및 상기 제2절연층 중 적어도 하나인,
    인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 제2모듈러스는 상기 제1모듈러스의 4배 이상인,
    인쇄회로기판.
  4. 제 3 항에 있어서,
    상기 제1절연층은 LCP(Liquid Crystal Polymer)를 포함하며,
    상기 제2절연층은 PPG(Prepreg)를 포함하는,
    인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 캐비티는 상기 제1절연층의 일면의 적어도 일부를 노출시키며,
    상기 제1절연층의 노출된 일면은 상기 캐비티의 바닥면으로 제공되는,
    인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 제1절연층의 일면 상에 배치된 제1배선층; 을 더 포함하며,
    상기 제1배선층은 상기 제2절연층에 적어도 일부가 매립된 제1배선패턴, 및 상기 캐비티에 의하여 적어도 일부가 노출된 제2배선패턴을 포함하는,
    인쇄회로기판.
  7. 제 6 항에 있어서,
    상기 제2절연층의 일면 상에 배치된 제2배선층; 및
    상기 제2절연층을 관통하며 상기 제1배선층 및 상기 제2배선층 각각의 적어도 일부를 서로 연결하는 배선비아층; 을 더 포함하는,
    인쇄회로기판.
  8. 제 5 항에 있어서,
    상기 제1절연층에 매립되며, 일면이 상기 제1절연층의 일면으로부터 노출된 제1배선층; 을 더 포함하며,
    상기 제1배선층은 상기 제1절연층의 일면으로부터 노출된 일면의 적어도 일부가 상기 제2절연층으로 덮인 제1배선패턴, 및 상기 제1절연층의 일면으로부터 노출된 일면의 적어도 일부가 상기 캐비티에 의하여 노출된 제2배선패턴을 포함하는,
    인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 제2절연층에 매립되며, 일면이 상기 제2절연층의 일면으로부터 노출된 제2배선층; 및
    상기 제2절연층을 관통하며 상기 제1배선층 및 상기 제2배선층 각각의 적어도 일부를 서로 연결하는 배선비아층; 을 더 포함하는,
    인쇄회로기판.
  10. 제 1 항에 있어서,
    상기 캐비티는 상기 제1절연층의 일부를 더 관통하며,
    상기 캐비티는 상기 제1절연층의 일면의 적어도 일부를 노출시키며,
    상기 제1절연층의 노출된 일면은 상기 캐비티의 바닥면으로 제공되는,
    인쇄회로기판.
  11. 제 10 항에 있어서,
    상기 제1절연층의 상기 제2절연층으로 덮인 영역에서의 일면과 상기 캐비티에 의하여 노출된 영역에서의 일면은 서로 단차를 갖는,
    인쇄회로기판.
  12. 제 11 항에 있어서,
    상기 제1절연층에 적어도 일부가 매립된 배선층; 을 더 포함하며,
    상기 배선층은 일면이 상기 제1절연층으로 덮인 제1배선패턴, 및 일면이 상기 캐비티에 의하여 노출된 제2배선패턴을 포함하며,
    상기 제2배선패턴의 노출된 일면은 상기 캐비티의 바닥면과 단차를 갖는,
    인쇄회로기판.
  13. 제 1 항에 있어서,
    상기 제2절연층은 상기 제2모듈러스를 갖는 복수의 절연층을 포함하는,
    인쇄회로기판.
  14. 제1절연바디 및 상기 제1절연바디 상에 또는 내에 각각 배치된 복수 층의 코어 배선층을 포함하며, 캐비티를 갖는 코어 구조체;
    상기 캐비티 내에 배치된 전자부품; 및
    상기 코어 구조체 및 상기 전자부품 각각의 적어도 일부를 덮으며 상기 캐비티의 적어도 일부를 채우는 제2절연바디 및 상기 제2절연바디 상에 또는 내에 각각 배치된 한층 이상의 빌드업 배선층을 포함하는 빌드업 구조체; 를 포함하며,
    상기 제1절연바디는 제1모듈러스를 갖는 제1절연층 및 상기 제1절연층 상에 배치되며 상기 제1모듈러스보다 큰 제2모듈러스를 갖는 제2절연층을 포함하며,
    상기 캐비티는 상기 제2절연층을 관통하며,
    상기 캐비티의 바닥면의 모서리 부분이 절연재로 구성되는,
    전자부품 내장기판.
  15. 제 14 항에 있어서,
    상기 캐비티는 상기 복수 층의 코어 배선층 중 어느 하나의 적어도 일부를 노출시키며, 상기 전자부품은 연결부재를 통하여 상기 캐비티에 의하여 노출된 상기 복수 층의 코어 배선층 중 어느 하나의 적어도 일부와 연결되는,
    전자부품 내장기판.
  16. 제 14 항에 있어서,
    상기 코어 구조체는 상기 제1절연바디의 일부를 각각 관통하며 상기 복수 층의 코어 배선층과 연결된 복수 층의 코어 배선비아층을 더 포함하고, 상기 빌드업 구조체는 상기 제2절연바디의 일부를 각각 관통하며 상기 복수 층의 빌드업 배선층과 연결된 복수 층의 빌드업 배선비아층을 더 포함하며,
    상기 전자부품은 접착부재를 통하여 상기 캐비티의 바닥면에 부착되며, 상기 전자부품은 상기 복수 층의 빌드업 배선비아층 중 어느 하나의 적어도 일부를 통하여 상기 복수 층의 빌드업 배선층 중 어느 하나의 적어도 일부와 연결되는,
    전자부품 내장기판.
KR1020200115386A 2020-09-09 2020-09-09 인쇄회로기판 및 전자부품 내장기판 KR20220033234A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200115386A KR20220033234A (ko) 2020-09-09 2020-09-09 인쇄회로기판 및 전자부품 내장기판
US17/198,754 US11744012B2 (en) 2020-09-09 2021-03-11 Printed circuit board and substrate including electronic component embedded therein
CN202110725703.0A CN114245561A (zh) 2020-09-09 2021-06-29 印刷电路板和基板
US18/217,791 US20230354513A1 (en) 2020-09-09 2023-07-03 Printed circuit board and substrate including electronic component embedded therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200115386A KR20220033234A (ko) 2020-09-09 2020-09-09 인쇄회로기판 및 전자부품 내장기판

Publications (1)

Publication Number Publication Date
KR20220033234A true KR20220033234A (ko) 2022-03-16

Family

ID=80471022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200115386A KR20220033234A (ko) 2020-09-09 2020-09-09 인쇄회로기판 및 전자부품 내장기판

Country Status (3)

Country Link
US (2) US11744012B2 (ko)
KR (1) KR20220033234A (ko)
CN (1) CN114245561A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240047228A1 (en) * 2022-08-02 2024-02-08 Advanced Micro Devices, Inc. Methods for constructing package substrates with high density

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
US8236884B2 (en) * 2007-03-23 2012-08-07 Evonik Stockhausen, Llc High permeability superabsorbent polymer compositions
GB0717507D0 (en) * 2007-09-07 2007-10-17 Cytec Tech Corp Composite materials and their use
JP2015035497A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板
KR102333084B1 (ko) * 2014-12-10 2021-12-01 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조 방법
KR102544561B1 (ko) 2016-02-03 2023-06-16 삼성전기주식회사 인쇄회로기판
KR102679995B1 (ko) * 2018-11-13 2024-07-02 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Also Published As

Publication number Publication date
US20220078905A1 (en) 2022-03-10
US11744012B2 (en) 2023-08-29
CN114245561A (zh) 2022-03-25
US20230354513A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US10109588B2 (en) Electronic component package and package-on-package structure including the same
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
KR102065943B1 (ko) 팬-아웃 반도체 패키지 및 그 제조 방법
KR102109569B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
KR102427643B1 (ko) 팬-아웃 반도체 패키지
KR102008343B1 (ko) 팬-아웃 반도체 패키지
KR102019351B1 (ko) 전자 부품 패키지 및 그 제조방법
KR102513087B1 (ko) 팬-아웃 반도체 패키지
KR20220015011A (ko) 인쇄회로기판 및 전자부품 내장기판
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
US20230354513A1 (en) Printed circuit board and substrate including electronic component embedded therein
KR20220065550A (ko) 연결구조체 내장기판
KR20220005236A (ko) 전자부품 내장기판
KR20210072940A (ko) 전자부품 내장기판
KR20210073802A (ko) 전자부품 내장기판
US11315879B2 (en) Package substrate and multi-chip package including the same
KR102613241B1 (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR20210078952A (ko) 전자부품 내장기판
KR20210076589A (ko) 전자부품 내장기판
KR20220062913A (ko) 브리지 내장기판
KR20220001634A (ko) 인쇄회로기판
KR20210079034A (ko) 전자부품 내장기판
KR20210077373A (ko) 전자부품　내장기판
US11382213B2 (en) Printed circuit board
KR20210078951A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A201 Request for examination