JP2010103398A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010103398A5 JP2010103398A5 JP2008275290A JP2008275290A JP2010103398A5 JP 2010103398 A5 JP2010103398 A5 JP 2010103398A5 JP 2008275290 A JP2008275290 A JP 2008275290A JP 2008275290 A JP2008275290 A JP 2008275290A JP 2010103398 A5 JP2010103398 A5 JP 2010103398A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- wiring
- insulating layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- 配線層を備えた配線基板と、
接続パッドが上側になった状態で前記配線基板の上に実装された電子部品と、
前記配線基板の上に形成されて、前記電子部品をその側面上部まで埋め込む絶縁層と、
前記接続パッドに接続されて前記電子部品の上面に接触して形成され、下地金属パターン層とその上に形成された導電パターン層とから構成されるチップ内配線部と、前記チップ内配線部に繋がって前記絶縁層の上に延びて形成され、前記導電パターン層と同一層から形成された延出配線部とを含む上側配線層とを有することを特徴とする電子部品内蔵基板。 - 前記導電パターン層は、下から順に、シード層及び金属めっき層から構成されることを特徴とする請求項1に記載の電子部品内蔵基板。
- 前記延出配線部は、前記絶縁層に設けられたビアホールを介して前記配線基板の前記配線層に接続されていることを特徴とする請求項1に記載の電子部品内蔵基板。
- 前記電子部品は半導体チップであり、前記下地金属パターン層の下に、前記接続パッド上に開口部が設けられた保護絶縁層が形成されていることを特徴とする請求項1に記載の電子部品内蔵基板。
- 前記下地金属パターン層は、下から順に、チタン層/銅層、及びクロム層/銅層のいずれかの積層膜から形成されることを特徴とする請求項1に記載の電子部品内蔵基板。
- 接続パッドと、該接続パッドを被覆して一面全体に形成された金属保護層とを備えた電子部品を、前記接続パッドを上側に向けて配線基板の上に実装する工程と、
前記配線基板及び前記電子部品の上に絶縁層を形成することにより、前記絶縁層で前記電子部品を埋め込む工程と、
前記絶縁層を厚み方向に加工することにより、前記電子部品の側方に前記絶縁層を残すと共に、前記電子部品の前記金属保護層を露出させる工程と、
前記接続パッドに接続されて前記電子部品の上面に接触して形成され、前記金属保護層がパターン化された下地金属パターン層とその上に形成された導電パターン層とから構成されるチップ内配線部と、前記チップ内配線部に繋がって前記絶縁層の上に延びて形成され、前記導電パターン層と同一層からなる延出配線部とを含む上側配線層を形成する工程とを有することを特徴とする電子部品内蔵基板の製造方法。 - 前記絶縁層は樹脂層からなり、
前記電子部品の前記金属保護層を露出させる工程において、酸素プラズマによって前記樹脂層をエッチングすることを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。 - 前記配線層を形成する工程は、
前記電子部品の前記金属保護層及び前記絶縁層の上にシード層を形成する工程と、
前記シード層の上に、前記上側配線層が形成される部分に開口部が設けられためっきレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストの開口部に金属めっき層を形成する工程と、
前記めっきレジストを除去する工程と、
前記金属めっき層をマスクにして前記シード層をエッチングし、続いて前記電子部品の前記金属保護層をエッチングする工程とを含むことを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。 - 前記電子部品の前記金属保護層を露出させる工程の後に、
前記絶縁層を加工することにより、前記配線基板の配線層に到達するビアホールを形成する工程をさらに有し、
前記上側配線層を形成する工程において、前記延出配線部は前記ビアホールを介して前記配線基板の前記配線層に接続されることを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。 - 前記電子部品は半導体チップであり、
前記半導体チップは、
前記接続パッドを備えた半導体ウェハを用意する工程と、
前記接続パッドを被覆して前記半導体ウェハの一面全体を被覆する金属保護層を形成する工程と、
前記半導体ウェハの背面を研削して薄型化する工程と、
前記半導体ウェハを切断することにより、前記金属保護層を備えた前記半導体チップを得る工程とを含む方法によって得られることを特徴とする請求項6に記載の電子部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275290A JP5313626B2 (ja) | 2008-10-27 | 2008-10-27 | 電子部品内蔵基板及びその製造方法 |
US12/605,736 US8309860B2 (en) | 2008-10-27 | 2009-10-26 | Electronic component built-in substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275290A JP5313626B2 (ja) | 2008-10-27 | 2008-10-27 | 電子部品内蔵基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010103398A JP2010103398A (ja) | 2010-05-06 |
JP2010103398A5 true JP2010103398A5 (ja) | 2011-09-22 |
JP5313626B2 JP5313626B2 (ja) | 2013-10-09 |
Family
ID=42116408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275290A Active JP5313626B2 (ja) | 2008-10-27 | 2008-10-27 | 電子部品内蔵基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8309860B2 (ja) |
JP (1) | JP5313626B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219023B2 (en) * | 2010-01-19 | 2015-12-22 | Globalfoundries Inc. | 3D chip stack having encapsulated chip-in-chip |
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
TWI508245B (zh) * | 2010-10-06 | 2015-11-11 | 矽品精密工業股份有限公司 | 嵌埋晶片之封裝件及其製法 |
US8927388B2 (en) * | 2012-11-15 | 2015-01-06 | United Microelectronics Corp. | Method of fabricating dielectric layer and shallow trench isolation |
US9992863B2 (en) * | 2013-08-23 | 2018-06-05 | Apple Inc. | Connector inserts and receptacle tongues formed using printed circuit boards |
TWI525863B (zh) * | 2013-09-10 | 2016-03-11 | The wafer package structure is packaged using a wafer package structure A module, and a method of manufacturing the wafer package structure | |
US9508636B2 (en) | 2013-10-16 | 2016-11-29 | Intel Corporation | Integrated circuit package substrate |
JP6031059B2 (ja) * | 2014-03-31 | 2016-11-24 | 信越化学工業株式会社 | 半導体装置、積層型半導体装置、封止後積層型半導体装置、及びこれらの製造方法 |
US10373883B2 (en) * | 2017-10-26 | 2019-08-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
US11114359B2 (en) * | 2018-09-13 | 2021-09-07 | Dialog Semiconductor (Uk) Limited | Wafer level chip scale package structure |
US11088079B2 (en) * | 2019-06-27 | 2021-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure having line connected via portions |
TWI748286B (zh) * | 2019-11-21 | 2021-12-01 | 華邦電子股份有限公司 | 半導體裝置以及其形成方法 |
KR20210076583A (ko) * | 2019-12-16 | 2021-06-24 | 삼성전기주식회사 | 전자부품 내장기판 |
US11824031B2 (en) * | 2020-06-10 | 2023-11-21 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure with dielectric structure covering upper surface of chip |
CN115226325A (zh) * | 2021-04-14 | 2022-10-21 | 鹏鼎控股(深圳)股份有限公司 | 电路板的制作方法以及电路板 |
TWI777741B (zh) * | 2021-08-23 | 2022-09-11 | 欣興電子股份有限公司 | 內埋元件基板及其製作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5306670A (en) * | 1993-02-09 | 1994-04-26 | Texas Instruments Incorporated | Multi-chip integrated circuit module and method for fabrication thereof |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
JP2000323645A (ja) | 1999-05-11 | 2000-11-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3455948B2 (ja) | 2000-05-19 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
US6603191B2 (en) * | 2000-05-18 | 2003-08-05 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
CN1278413C (zh) * | 2000-09-25 | 2006-10-04 | 揖斐电株式会社 | 半导体元件及其制造方法、多层印刷布线板及其制造方法 |
JP4270769B2 (ja) | 2000-12-15 | 2009-06-03 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2004047725A (ja) | 2002-07-11 | 2004-02-12 | Sumitomo Bakelite Co Ltd | 半導体装置及び製造方法 |
JP4209178B2 (ja) * | 2002-11-26 | 2009-01-14 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
JP4533283B2 (ja) * | 2005-08-29 | 2010-09-01 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP4835124B2 (ja) * | 2005-11-29 | 2011-12-14 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
JP2008159819A (ja) | 2006-12-22 | 2008-07-10 | Tdk Corp | 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板 |
-
2008
- 2008-10-27 JP JP2008275290A patent/JP5313626B2/ja active Active
-
2009
- 2009-10-26 US US12/605,736 patent/US8309860B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010103398A5 (ja) | ||
KR101474261B1 (ko) | 배선 기판 및 그 제조 방법 | |
US8692363B2 (en) | Electric part package and manufacturing method thereof | |
JP4800253B2 (ja) | 配線基板の製造方法 | |
TWI611538B (zh) | 封裝載板及其製作方法 | |
JP2010283044A5 (ja) | ||
JP2008263125A5 (ja) | ||
JP2007013092A5 (ja) | ||
JP2006049424A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2011119502A (ja) | 半導体パッケージとその製造方法 | |
US9572250B2 (en) | Printed circuit board and method for manufacturing the same | |
KR20100062026A (ko) | 칩 내장 인쇄회로기판 및 그 제조방법 | |
JP2015028986A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2008091628A5 (ja) | ||
TWI602481B (zh) | 嵌入電子元件之印刷電路板及其製造方法 | |
JP2009158905A (ja) | 埋込型印刷回路基板の製造方法 | |
JP2010192781A5 (ja) | ||
TW201446103A (zh) | 電路板及其製作方法 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
KR101219905B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
TW201204204A (en) | Embedded printed circuit board and method of manufacturing the same | |
JP2018006712A5 (ja) | ||
JP4256454B2 (ja) | 配線基板の製造方法及び配線基板 | |
TWI398205B (zh) | 印刷電路基板的製造方法 | |
JP2012004506A5 (ja) |