KR20100062026A - 칩 내장 인쇄회로기판 및 그 제조방법 - Google Patents

칩 내장 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100062026A
KR20100062026A KR1020080120429A KR20080120429A KR20100062026A KR 20100062026 A KR20100062026 A KR 20100062026A KR 1020080120429 A KR1020080120429 A KR 1020080120429A KR 20080120429 A KR20080120429 A KR 20080120429A KR 20100062026 A KR20100062026 A KR 20100062026A
Authority
KR
South Korea
Prior art keywords
chip
printed circuit
circuit board
post
insulating layer
Prior art date
Application number
KR1020080120429A
Other languages
English (en)
Other versions
KR101015704B1 (ko
Inventor
김홍원
이성
정태성
강준석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080120429A priority Critical patent/KR101015704B1/ko
Priority to US12/320,523 priority patent/US8351215B2/en
Publication of KR20100062026A publication Critical patent/KR20100062026A/ko
Application granted granted Critical
Publication of KR101015704B1 publication Critical patent/KR101015704B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 칩 내장 인쇄회로기판 및 그 제조방법에 관한 것으로서, 상부에 포스트가 형성된 칩이 내장된 절연층; 상기 절연층 내에 관통 형성된 비아; 상기 절연층 상부에 상기 포스트 및 상기 비아와 접속되도록 형성된 상부패턴; 및 상기 절연층 하부에 상기 비아와 접속되도록 형성된 하부패턴;을 포함하는 칩 내장 인쇄회로기판을 제공하고, 또한 본 발명은 상기 칩 내장 인쇄회로기판의 제조방법을 제공한다.
인쇄회로기판, 동박, 포스트(post)

Description

칩 내장 인쇄회로기판 및 그 제조방법{Chip embedded printed circuit board and manufacturing method thereof}
본 발명은 칩 내장 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 자세하게는, 금속박 상에 포스트가 형성된 칩이 내장된 절연층을 형성한 후, 상기 절연층 상에 상기 포스트와 접속되는 상부패턴을 형성하고, 상기 금속박을 에칭하여 하부패턴으로 형성한 칩 내장 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기의 고성능화 및 소형화의 요구에 부응하여 전자부품이 고밀도화 및 고성능화되고 있다. 따라서, 전자부품의 고밀도 실장이 가능한 소형 인쇄회로기판의 수요가 점점 증가하고 있다. 이러한 요구에 부응하여 서로 다른 층에 형성되는 배선 간 또는 전자부품과 배선 간을 비아홀(via hole)에 의하여 전기적으로 접속하는 다층 회로기판의 개발이 진행되고 있다.
이러한 다층 회로기판은 전자부품 간을 접속하는 배선을 단축할 수 있을 뿐만 아니라 고밀도 배선화를 실현할 수 있는 장점이 있다. 그리고 전자부품의 실장 으로 인해 인쇄회로기판의 표면적을 넓힐 뿐만 아니라 전기적 특성도 우수한 장점이 있다.
특히, 기판에 전자부품을 삽입하는 임베디드 인쇄회로기판은, 전자부품이 기판에 표면에 실장되는 것이 아니라, 기판의 내부에 임베딩(embedding)되기 때문에 기판의 소형화, 고밀도화 및 고성능화 등이 가능하여 그 수요가 점차 증가하고 있는 추세이다.
종래의 칩 내장 인쇄회로기판은 천공된 코어기판을 테잎(tape)에 붙인 후 칩을 위치시키고, 상기 테잎이 부착된 면의 반대쪽 면에 프리프레그(prepreg) 등과 같은 절연층을 라미네이션(lamination)시킨 후, 상기 테잎을 박리시킨다. 그런 후에, 상기 테잎이 박리된 면에도 프리프레그층을 라미네이션시킨다.
그 다음에, 레이저 드릴(laser drill) 방식 등을 통해 전기적인 연결이 필요한 부분에 비아홀(via hole)을 형성하고 동도금 공정 등을 수행한다.
그러나, 상기한 바와 같이 천공된 코어기판 내에 테잎을 이용하여 칩을 내장하는 종래의 칩 내장 인쇄회로기판은 기판의 전체적인 두께를 줄이기가 어려운 단점이 있다. 또한, 상기한 바와 같이 레이저 드릴 방식 등을 통해 비아홀을 형성할 경우, 칩의 위치 오차 또는 레이저 드릴의 공차 등에 의해서 정확한 위치에 비아홀을 가공하기가 어려워서, 접속 불량 등이 발생하여 수율 및 신뢰성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 금속박 상에 포스트가 형성된 칩이 내장된 절연층을 형성한 후, 상기 절연층 상에 상기 포스트와 접속되는 상부패턴을 형성하고, 상기 금속박을 에칭하여 하부패턴으로 형성함으로써, 기판의 전체적인 두께를 감소시키고, 제품의 수율 및 신뢰성을 향상시킬 수 있는 칩 내장 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 칩 내장 인쇄회로기판은, 상부에 포스트가 형성된 칩이 내장된 절연층; 상기 절연층 내에 관통 형성된 비아; 상기 절연층 상부에 상기 포스트 및 상기 비아와 접속되도록 형성된 상부패턴; 및 상기 절연층 하부에 상기 비아와 접속되도록 형성된 하부패턴;을 포함할 수 있다.
여기서, 상기 절연층의 하면과 상기 하부패턴의 상면 사이에 형성된 절연필름;을 더 포함할 수 있다.
그리고, 상기 절연필름은 폴리이미드로 이루어질 수 있다.
또한, 상기 포스트는 구리, 알루미늄 및 솔더 중 어느 하나로 이루어질 수 있다.
또한, 상기 절연층은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 및 레진 중 어느 하나로 이루어질 수 있다.
또한, 상기 절연층의 상부 및 하부에 상기 상부패턴 및 상기 하부패턴의 일부를 노출시키도록 형성된 솔더레지스트층;을 더 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 제조방법은, 금속박 상에 상부에 포스트가 형성된 칩을 실장하는 단계; 상기 금속박 상에 상기 포스트를 포함한 상기 칩을 관통하는 절연층을 형성하는 단계; 상기 절연층의 일부분을 제거하여 상기 금속박의 상면 일부를 노출시키는 비아홀을 형성하는 단계; 상기 비아홀 내부에 전도성 물질을 채워 비아를 형성하는 단계; 상기 절연층 상에 상기 포스트 및 상기 비아와 접속되는 상부패턴을 형성하는 단계; 및 상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계;를 포함할 수 있다.
또한, 상기 금속박은 동박(Cu foil)일 수 있다.
또한, 상기 금속박 상에 상부에 포스트가 형성된 칩을 실장하는 단계 이전에, 상기 금속박 상에 절연필름을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 절연필름은 폴리이미드로 이루어질 수 있다.
또한, 상기 포스트는 구리, 알루미늄 및 솔더 중 어느 하나로 이루어질 수 있다.
또한, 상기 포스트는 상기 칩 상에 도금 또는 인쇄 방식으로 형성될 수 있 다.
또한, 상기 절연층은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 및 레진 중 어느 하나로 이루어질 수 있다.
또한, 상기 금속박 상에 상기 칩 및 포스트를 관통하는 절연층을 형성하는 단계 이후에, 상기 포스트의 상면이 노출되도록 그라인딩 공정을 수행하는 단계;를 더 포함할 수 있다.
또한, 상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계에서, 상기 금속박의 제거는 에칭 방식으로 이루어질 수 있다.
또한, 상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계 이후에, 상기 절연층의 상부 및 하부에 상기 상부패턴 및 상기 하부패턴의 일부를 노출시키는 솔더레지스트층을 형성하는 단계;를 더 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 칩 내장 인쇄회로기판 및 그 제조방법에 의하면, 금속박 상에 포스트가 형성된 칩을 실장하고, 상기 포스트가 형성된 칩을 관통하는 절연층을 적층한 후, 상기 절연층 상에 상기 포스트와 직접 접속되는 상부패턴을 형성하고, 상기 금속박을 에칭하여 하부패턴으로 형성함으로써, 칩 내장 인쇄회로기판의 전체적인 두께를 획기적으로 감소시켜 기판의 경박단소화를 이룰 수 있는 효과가 있다.
또한, 본 발명은 상술한 바와 같이 포스트를 칩 상에 형성하고, 상기 포스트 가 상부패턴과 직접 접속되도록 함으로써 층간 접속 신뢰성을 향상시킬 수 있으며, 기존의 층간 접속을 위한 비아 형성 공정 등을 생략하여 공정을 단순화하여 칩 내장 인쇄회로기판의 수율을 향상시키고 제조비용을 절감시킬 수 있는 장점이 있다.
본 발명에 따른 칩 내장 인쇄회로기판 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
도 1을 참조하여 본 발명의 실시예에 따른 칩 내장 인쇄회로기판에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 구조를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 칩 내장 인쇄회로기판은, 상부에 포스트(13)가 형성된 칩(12)이 내장된 절연층(14)과, 상기 절연층(14) 내에 관통 형성된 비아(15a)와, 상기 절연층(14) 상부에 상기 포스트(13) 및 상기 비아(15a)와 접속되도록 형성된 상부패턴(16), 및 상기 절연층(14) 하부에 상기 비아(15a)와 접속되도록 형성된 하부패턴(10a)을 포함한다.
상기 포스트(13)는 상기 칩(12)의 상부에 구비된 패드(12a) 상에 도금이나 인쇄 등의 방식으로 형성된 것으로서, 구리로 이루어지는 것이 바람직하다.
또한, 상기 포스트(13)는 상기한 구리 이외에도 알루미늄이나 솔더 등으로 이루어질 수도 있다.
그리고, 상기 포스트(13)를 포함한 상기 칩(12)을 내장하는 상기 절연층(14)은, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 또는 레진 등으로 이루어질 수 있다.
여기서, 상기 절연층(14)의 하면과 상기 하부패턴(10a)의 상면 사이에는 절연필름(11)이 추가로 형성되어 있다. 상기 절연필름(11)은 폴리이미드(PI) 테잎 등으로 이루어질 수 있으며, 이는 접착층(adhesion layer)을 형성하여 상기 칩(12)을 실장하고 고정시키는 역할을 할 수 있다.
상기 비아(15a)는 상기 칩(12)이 형성되지 않은 부분의 상기 절연층(14) 내에 관통 형성되어 있으며, 이는 상기 절연층(14) 하부에 형성된 상기 절연필름(11)을 관통하여 상기 하부패턴(10a)과 전기적으로 접속되어 있다.
상기 비아(15a), 하부패턴(10a) 및 상부패턴(16)은 구리 등과 같은 전도성 물질로 이루어지는 것이 바람직하다.
상기 절연층(14)의 상부 및 하부에는 솔더레지스트층(17)이 형성되어 있다. 이때 상기 솔더레지스트층(17)은 상기 상부패턴(16) 및 상기 하부패턴(10a)의 일부를 노출시키도록 그 일부분이 제거되어 있다.
상기 솔더레지스트층(17)이 제거되어 노출된 상기 상부패턴(16) 및 하부패턴(10a) 부분에는 솔더볼(도시안함) 등과 같은 외부접속수단이 형성될 수 있다.
특히, 본 발명의 실시예에 따른 칩 내장 인쇄회로기판에 있어서, 상기 칩(12)과 상부패턴(16) 간의 전기적인 접속은 상기 칩(12)의 패드(12a) 상에 형성되어 있는 상기 포스트(13)에 의해 이루어져 있다.
즉, 본 발명의 실시예에 따른 칩 내장 인쇄회로기판은, 상부에 포스트(13)가 형성된 칩(12)이 절연층(14) 내에 관통 형성된 후, 상기 절연층(14) 상에 상기 포스트(13)와 직접 전기적으로 접속되는 상부패턴(16)이 형성되는 것으로써, 기존의 칩(12)과 패턴간의 접속을 위한 비아 형성 공정 등을 생략하여 칩 내장 인쇄회로기판의 신뢰성을 향상시킬 수 있을 뿐만 아니라 제조 시간 및 공정을 단축시킬 수 있는 장점이 있다.
또한, 본 발명의 실시예에 따른 칩 내장 인쇄회로기판은, 상기 칩(12)이 내장된 절연층(14)의 상하부에 직접 상부패턴(16)과 하부패턴(10a)이 형성되는 구조로 이루어지는 바, 상기 상부패턴(16)과 하부패턴(10a)이 배치되는 층의 갯수가 총 2개로 이루어진 2층 구조의 칩 내장 인쇄회로기판을 구현할 수 있다.
따라서, 본 발명의 실시예에 따르면 칩 내장 인쇄회로기판의 전체적인 두께를 획기적으로 감소시켜 칩 내장 인쇄회로기판의 경박단소화를 이룰 수 있는 효과가 있다.
이하, 도 2 내지 도 9를 참조하여 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 제조방법에 대하여 상세히 설명한다.
도 2 내지 도 9는 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
먼저, 도 2에 도시된 바와 같이, 금속박(10)을 준비한다. 여기서, 상기 금속박(10)으로서 동박(Cu foil) 등을 사용할 수 있다.
다음으로, 도 3에 도시된 바와 같이, 상기 금속박(10) 상에 절연필름(11)을 형성한다. 상기 절연필름(11)은 폴리이미드 테잎 등으로 이루어질 수 있으며, 이는 접착층(adhesion layer)을 형성하여 칩(도 4의 도면부호 "12" 참조)을 실장하고 고정시키는 역할을 할 수 있다.
그런 다음, 도 4에 도시된 바와 같이, 상기 절연필름(11) 상에 칩(12)을 실장한 후, 상기 칩(12)의 상부에 포스트(13)를 형성한다.
상기 포스트(13)는 상기 칩(12)의 상부에 구비된 패드(12a) 상에 도금 또는 인쇄 등의 방식으로 형성할 수 있다. 이때 상기 포스트(13)는 구리로 이루어지는 것이 바람직하며, 상기한 구리 대신에 알루미늄 또는 솔더 등으로 이루어질 수도 있다.
여기서, 상기한 바와 같이 절연필름(11) 상에 칩(12)을 실장한 상태에서 상기 칩(12) 상에 포스트(13)를 형성할 수도 있으나, 상기 칩(12)을 절연필름(11) 상에 실장하기 전에 상기 칩(12) 상에 포스트(13)를 형성할 수도 있다.
다음으로, 도 5에 도시된 바와 같이, 상기 절연필름(11) 상에 상기 포스트(13)를 포함한 상기 칩(12)을 관통하도록 절연층(14)을 적층시킨다. 상기 절연층(14)은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 또는 레진 등으로 이루어질 수 있다.
상기 절연층(14)을 적층한 다음, 상기 포스트(13)의 상면이 매끄럽게 오 픈(open)되도록 그라인딩(grinding) 공정을 추가로 수행할 수 있다.
그런 다음, 도 6에 도시된 바와 같이, 상기 절연층(14)의 일부분을 제거하여 상기 금속박(10)의 상면 일부를 노출시키는 비아홀(15)을 형성한다. 상기 비아홀(15)의 형성시, 상기 절연층(14) 하부의 절연필름(11)도 함께 제거하여 상기 금속박(10)의 상면이 노출되도록 한다.
여기서, 상기 비아홀(15)은 CNC(Computer Numerical Control) 드릴, 또는 레이저(laser) 드릴 등의 방식으로 가공할 수 있다.
그 다음에, 도 7에 도시된 바와 같이, 상기 비아홀(15) 내부에 구리 등과 같은 전도성 물질을 채워 비아(15a)를 형성하고, 상기 절연층(14) 상에 상기 포스트(13) 및 상기 비아(15a)와 접속되는 상부패턴(16)을 형성한다.
그런 후에, 도 8에 도시된 바와 같이, 상기 절연필름(11)의 하면에 형성되어 있는 상기 금속박(10)의 일부분을 에칭 방식 등에 의해 제거하여 상기 비아(15a)와 접속되는 하부패턴(10a)을 형성한다.
다음으로, 도 9에 도시된 바와 같이, 상기 절연층(14)의 상부 및 하부에 솔더레지스트층(17)을 형성한 후, 상기 솔더레지스트층(17)의 일부분을 제거하여 상기 상부패턴(16) 및 상기 하부패턴(10a)의 일부를 노출시킨다.
상술한 바와 같은 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 제조방법에 의하면, 금속박(10) 상에 포스트(13)가 형성된 칩(12)을 실장한 후, 상기 금속박(10) 상에 상기 포스트(13)를 포함한 칩(12)을 관통하는 절연층(14)을 적층하고 나서, 상기 절연층(14)의 상부에 상기 포스트(13)와 직접 접속되는 상부패 턴(16)을 형성하고, 상기 절연층(14)의 하부에 상기 금속박(10)을 에칭하여 하부패턴(10a)을 형성함으로써, 기존의 상기 칩(12)과 상부패턴(16)간의 접속을 위한 비아 형성 공정 등을 없애고 공정을 단순화하여 칩 내장 인쇄회로기판의 제조 수율 및 신뢰성을 향상시킬 수 있으며 공정 비용을 절감시킬 수 있다.
또한, 본 발명의 실시예에 따르면 상술한 바와 같이 칩 내장 인쇄회로기판의 전체적인 두께를 획기적으로 감소시켜 칩 내장 인쇄회로기판의 경박단소화를 이룰 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 구조를 나타낸 단면도.
도 2 내지 도 9는 본 발명의 실시예에 따른 칩 내장 인쇄회로기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 금속박 10a: 하부패턴
11: 절연필름 12: 칩
12a: 패드 13: 포스트
14: 절연층 15: 비아홀
15a: 비아 16: 상부패턴
17: 솔더레지스트층

Claims (16)

  1. 상부에 포스트가 형성된 칩이 내장된 절연층;
    상기 절연층 내에 관통 형성된 비아;
    상기 절연층 상부에 상기 포스트 및 상기 비아와 접속되도록 형성된 상부패턴; 및
    상기 절연층 하부에 상기 비아와 접속되도록 형성된 하부패턴;
    을 포함하는 칩 내장 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연층의 하면과 상기 하부패턴의 상면 사이에 형성된 절연필름;을 더 포함하는 칩 내장 인쇄회로기판.
  3. 제2항에 있어서,
    상기 절연필름은 폴리이미드로 이루어진 칩 내장 인쇄회로기판.
  4. 제1항에 있어서,
    상기 포스트는 구리, 알루미늄 및 솔더 중 어느 하나로 이루어진 칩 내장 인쇄회로기판.
  5. 제1항에 있어서,
    상기 절연층은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 및 레진 중 어느 하나로 이루어진 칩 내장 인쇄회로기판.
  6. 제1항에 있어서,
    상기 절연층의 상부 및 하부에 상기 상부패턴 및 상기 하부패턴의 일부를 노출시키도록 형성된 솔더레지스트층;을 더 포함하는 칩 내장 인쇄회로기판.
  7. 금속박 상에 상부에 포스트가 형성된 칩을 실장하는 단계;
    상기 금속박 상에 상기 포스트를 포함한 상기 칩을 관통하는 절연층을 형성하는 단계;
    상기 절연층의 일부분을 제거하여 상기 금속박의 상면 일부를 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀 내부에 전도성 물질을 채워 비아를 형성하는 단계;
    상기 절연층 상에 상기 포스트 및 상기 비아와 접속되는 상부패턴을 형성하는 단계; 및
    상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계;
    를 포함하는 칩 내장 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 금속박은 동박(Cu foil)인 칩 내장 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 금속박 상에 상부에 포스트가 형성된 칩을 실장하는 단계 이전에,
    상기 금속박 상에 절연필름을 형성하는 단계;를 더 포함하는 칩 내장 인쇄회로기판의 제조방법.
  10. 제9항에 있어서,
    상기 절연필름은 폴리이미드로 이루어진 칩 내장 인쇄회로기판의 제조방법.
  11. 제7항에 있어서,
    상기 포스트는 구리, 알루미늄 및 솔더 중 어느 하나로 이루어진 칩 내장 인쇄회로기판의 제조방법.
  12. 제7항에 있어서,
    상기 포스트는 상기 칩 상에 도금 또는 인쇄 방식으로 형성된 칩 내장 인쇄회로기판의 제조방법.
  13. 제7항에 있어서,
    상기 절연층은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film) 및 레진 중 어느 하나로 이루어진 칩 내장 인쇄회로기판의 제조방법.
  14. 제7항에 있어서,
    상기 금속박 상에 상기 칩 및 포스트를 관통하는 절연층을 형성하는 단계 이후에,
    상기 포스트의 상면이 노출되도록 그라인딩 공정을 수행하는 단계;
    를 더 포함하는 칩 내장 인쇄회로기판의 제조방법.
  15. 제7항에 있어서,
    상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계에서,
    상기 금속박의 제거는 에칭 방식으로 이루어지는 칩 내장 인쇄회로기판의 제조방법.
  16. 제7항에 있어서,
    상기 금속박의 일부분을 제거하여 상기 비아와 접속되는 하부패턴을 형성하는 단계 이후에,
    상기 절연층의 상부 및 하부에 상기 상부패턴 및 상기 하부패턴의 일부를 노출시키는 솔더레지스트층을 형성하는 단계;를 더 포함하는 칩 내장 인쇄회로기판의 제조방법.
KR1020080120429A 2008-12-01 2008-12-01 칩 내장 인쇄회로기판 및 그 제조방법 KR101015704B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080120429A KR101015704B1 (ko) 2008-12-01 2008-12-01 칩 내장 인쇄회로기판 및 그 제조방법
US12/320,523 US8351215B2 (en) 2008-12-01 2009-01-28 Method of manufacturing a chip embedded printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080120429A KR101015704B1 (ko) 2008-12-01 2008-12-01 칩 내장 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100062026A true KR20100062026A (ko) 2010-06-10
KR101015704B1 KR101015704B1 (ko) 2011-02-22

Family

ID=42222644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080120429A KR101015704B1 (ko) 2008-12-01 2008-12-01 칩 내장 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US8351215B2 (ko)
KR (1) KR101015704B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI508249B (zh) * 2012-04-02 2015-11-11 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
JP6034664B2 (ja) * 2012-11-05 2016-11-30 株式会社ジェイデバイス 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法
KR101472639B1 (ko) * 2012-12-31 2014-12-15 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
TWI541965B (zh) * 2013-05-03 2016-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) * 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
CN104902696B (zh) * 2015-06-24 2017-11-28 上海美维科技有限公司 一种基于埋线结构在印制电路板上制作铜柱的方法
US10982060B2 (en) * 2018-02-13 2021-04-20 International Business Machines Corporation Glass-free dielectric layers for printed circuit boards

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
JP4379693B2 (ja) * 2003-11-10 2009-12-09 カシオ計算機株式会社 半導体装置およびその製造方法
JP4324732B2 (ja) 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP2005347299A (ja) 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP2008270485A (ja) * 2007-04-19 2008-11-06 Toyota Industries Corp 半導体装置

Also Published As

Publication number Publication date
US8351215B2 (en) 2013-01-08
US20100134991A1 (en) 2010-06-03
KR101015704B1 (ko) 2011-02-22

Similar Documents

Publication Publication Date Title
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR101015651B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
US20140298648A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US20140078703A1 (en) Printed Circuit Board and Method for Manufacturing the Same
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
JPWO2010038489A1 (ja) 電子部品内蔵配線板及びその製造方法
KR101067199B1 (ko) 인쇄회로기판 및 그 제조방법
KR20100065691A (ko) 금속범프를 갖는 인쇄회로기판 및 그 제조방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR20150093032A (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR100861620B1 (ko) 인쇄회로기판의 제조방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2013058775A (ja) 半導体パッケージ基板の製造方法
TWI511634B (zh) 電路板製作方法
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
JP2001015912A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR20150009671A (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10