JP2012004506A5 - - Google Patents

Claims (8)

1. 回路素子が形成された半導体基板と、
   前記半導体基板に配置され、前記回路素子に接続された接続パッドと、
   前記半導体基板の上に形成され、前記接続パッドを露出する開口部を備え、表面が粗化された保護絶縁層と、
   前記回路素子が配置された素子形成領域を取り囲んで配置され、前記保護絶縁層からその厚さ方向に貫通して前記半導体基板まで形成された第１凹部と、
   前記保護絶縁層の開口部に配置され、前記接続パッドに電気的に接続されたバンプ電極と、
   前記第１凹部を覆うと共に、前記保護絶縁層の上に形成され、前記バンプ電極の先端部の側面が露出するように前記バンプ電極の上に第２凹部が設けられた第１絶縁層と、
   前記第１絶縁層の上に形成され、前記第１絶縁層の第２凹部の上に開口部を備え、前記第２凹部と前記開口部とによって接続ホールが形成される第１配線層と、
   前記接続ホール内に前記バンプ電極の先端部の側面を覆って形成され、前記バンプ電極と前記第１配線層とを接続すると共に、導電性ペースト又ははんだからなる第１ビア導体と、
   前記第１配線層の上に形成された第２絶縁層と、
   前記第２絶縁層に形成され、前記第１配線層に到達するビアホールと、
   前記第２絶縁層の上に形成された第２配線層と、
   前記ビアホールに形成されて前記第１配線層と前記第２配線層とを接続すると共に、導電性ペースト又ははんだからなる第２ビア導体とを有することを特徴とする半導体装置。
2. 前記第１絶縁層の表面は粗化されていることを特徴とする請求項１に記載の半導体装置。
3. 前記第１配線層及び前記第２配線層の表面は粗化されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第２絶縁層の上に形成され、前記第２配線層の接続部上に開口部が設けられたソルダレジストを有することを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
5. 回路素子と、
   前記回路素子に接続された接続パッドと、
   前記接続パッドの上に開口部を備え、表面が粗化された保護絶縁層と
   を備えて、複数のチップ領域が画定された半導体ウェハを用意する工程と、
   前記半導体ウェハのチップ領域を取り囲む位置に、前記保護絶縁層からその厚さ方向に貫通して前記半導体基板まで第１凹部を形成する工程と、
   前記保護絶縁層の開口部内に、前記接続パッドに電気的に接続されるバンプ電極を形成する工程と、
   前記バンプ電極を備えた半導体ウェハの上に、第１絶縁層の上に第１金属層が積層された第１積層膜を形成することにより、前記バンプ電極を前記第１絶縁層に埋め込むと共に、前記第１金属層の下に前記バンプ電極を配置する工程と、
   前記バンプ電極上の第１金属層に開口部を形成する工程と、
   前記第１金属層の開口部を通して前記第１絶縁層に第２凹部を形成することにより、前記バンプ電極の先端部の側面を露出させる接続ホールを得る工程と、
   前記接続ホールに、前記バンプ電極の先端部の側面を覆うように導電性ペースト又ははんだからなる第１ビア導体を形成することにより、前記第１ビア導体によって前記バンプ電極と前記第１金属層とを接続する工程と、
   前記接続ホールを得る工程の後、又は前記第１ビア導体を形成する工程の後に行われ、前記第１金属層をパターニングすることにより第１配線層を形成する工程と、
   前記第１配線層の上に、第２絶縁層の上に第２金属層が積層された第２積層膜を形成する工程と、
   前記第１配線層の接続部に対応する部分の前記金属層に開口部を形成する工程と、
   ウェットブラスト法により、前記第２金属層の開口部を通して前記第２絶縁層をエッチングすることにより、前記第１配線層に到達するビアホールを形成する工程と、
   前記ビアホールに導電性ペースト又ははんだからなる第２ビア導体を形成することにより、前記第２ビア導体によって前記第１配線層と前記第２金属層とを接続する工程と、
   前記ビアホールを形成する工程の後、又は前記第２ビア導体を形成する工程の後に行われ、前記第２金属層をパターニングして第２配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
6. 前記第１絶縁層を形成する工程は、前記第１絶縁層の表面を粗化することを含むことを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第１配線層及び前記第２配線層を形成する工程は、前記第１配線層及び前記第２配線層の表面を粗化することを含むことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
8. 前記第２配線層を形成する工程の後に、
   前記第２絶縁層の上に、前記第２配線層の接続部上に開口部が設けられたソルダレジストを形成する工程を有することを特徴とする請求項５乃至７のいずれか一項に記載の電子装置の製造方法。