JP2010067938A5

JP2010067938A5 - 半導体装置、インターポーザ、及びそれらの製造方法

Info

Publication number: JP2010067938A5
Application number: JP2008328258A
Authority: JP
Filing date: 2008-12-24
Publication date: 2011-12-01
Anticipated expiration: 2028-12-24

Description

本発明は、半導体チップを有する半導体装置、配線基板と半導体装置との間に介在するインターポーザ、及びそれらの製造方法に関する。

本発明は、上記に鑑みてなされたもので、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体装置又はインターポーザ、及びそれらの製造方法を提供することを目的とする。

この半導体装置は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されていることを要件とする。

このインターポーザは、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、
前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されていることを要件とする。

この半導体装置の製造方法は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されている半導体装置の製造方法であって、前記半導体チップに貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを要件とする。

この半導体装置の製造方法は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されている半導体装置の製造方法であって、前記半導体チップに貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、前記貫通部の側面が前記半導体チップを構成するシリコンにより覆われるように、前記貫通部周辺の前記半導体チップを除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを要件とする。

このインターポーザの製造方法は、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されているインターポーザの製造方法であって、前記基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、前記支持部と前記基板との間に隙間を形成する隙間形成工程と、前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを要件とする。

このインターポーザの製造方法は、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されているインターポーザの製造方法であって、前記基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、前記支持部と前記基板との間に隙間を形成する隙間形成工程と、前記貫通部の側面が前記基板を構成するシリコンにより覆われるように、前記貫通部周辺の前記基板を除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを要件とする。

開示の技術によれば、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体装置又はインターポーザ、及びそれらの製造方法を提供することができる。

Claims

半導体チップと、
前記半導体チップの一方の面から他方の面に貫通する貫通孔と、
前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、
前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、
前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、
前記貫通部の他端は前記他方の面から突出して接続端子が形成されている半導体装置。
基板と、
前記基板の一方の面から他方の面に貫通する貫通孔と、
前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、
前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、
前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、
前記貫通部の他端は前記他方の面から突出して接続端子が形成されているインターポーザ。
前記貫通部の一端は、前記一方の面から突出している請求項１記載の半導体装置。
前記貫通部の一端は、前記一方の面と面一である請求項１記載の半導体装置。
前記貫通部の他端は、前記貫通部の一端よりも径が小さい請求項４記載の半導体装置。
前記貫通部の側面は、前記半導体チップを構成するシリコンにより覆われており、前記貫通部の側面を覆う前記シリコンは、前記貫通孔の壁面と接触していない請求項１、３、４、又は５記載の半導体装置。
前記貫通孔の壁面は、絶縁膜で覆われている請求項１、３、４、５、又は６記載の半導体装置。
前記貫通部の一端は、前記一方の面から突出している請求項２記載のインターポーザ。
前記貫通部の一端は、前記一方の面と面一である請求項２記載のインターポーザ。
前記貫通部の他端は、前記貫通部の一端よりも径が小さい請求項９記載のインターポーザ。
前記貫通部の側面は、前記基板を構成するシリコンにより覆われており、前記貫通部の側面を覆う前記シリコンは、前記貫通孔の壁面と接触していない請求項２、８、９、又は１０記載のインターポーザ。
前記貫通孔の壁面は、絶縁膜で覆われている請求項２、８、９、１０、又は１１記載のインターポーザ。
半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されている半導体装置の製造方法であって、
前記半導体チップに貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、
前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、
前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを特徴とする半導体装置の製造方法。
半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されている半導体装置の製造方法であって、
前記半導体チップに貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、
前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、
前記貫通部の側面が前記半導体チップを構成するシリコンにより覆われるように、前記貫通部周辺の前記半導体チップを除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを特徴とする半導体装置の製造方法。
基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されているインターポーザの製造方法であって、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、
前記支持部と前記基板との間に隙間を形成する隙間形成工程と、
前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、を有することを特徴とするインターポーザの製造方法。
基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔を介して、前記一方の面側と前記他方の面側とを電気的に接続する貫通電極と、を有し、前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔に挿入された貫通部と、一端が前記貫通部の一端と接続され、他端が前記一方の面に固定された弾性を有する支持部と、を含み、前記支持部は、シード層とめっき膜とを含み、前記支持部の一端と前記貫通部の一端とは、前記シード層を介して一体的に形成され、前記貫通部の他端は前記他方の面から突出して接続端子が形成されているインターポーザの製造方法であって、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部をシード層とめっき膜から形成し、前記支持部の一端と前記貫通部の一端とを前記シード層を介して一体的に形成する支持部形成工程と、
前記支持部と前記基板との間に隙間を形成する隙間形成工程と、
前記貫通部の側面が前記基板を構成するシリコンにより覆われるように、前記貫通部周辺の前記基板を除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、
前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、
前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とするインターポーザの製造方法。
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に第１のレジスト膜を形成する工程と、
前記第１のレジスト膜を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項１３又は１４記載の半導体装置の製造方法。
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に凹部を形成する工程と、
前記凹部に第１のレジスト膜を埋め込む工程と、
前記一方の面上を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１の面の前記貫通電極の周辺部に凹部を形成する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項１３又は１４記載の半導体装置の製造方法。
前記端部突出工程は、前記他方の面をエッチングする工程を含むことを特徴とする請求項１３、１４、１７、又は１８記載の半導体装置の製造方法。
前記端部突出工程は、前記他方の面上に、前記貫通部の一部を露出する開口部を有する第３のレジスト膜を形成する工程と、
前記開口部に前記貫通部の一方の端部となる金属を充填する工程と、
前記第３のレジスト膜を除去する工程と、を含むことを特徴とする請求項１３、１４、１７、又は１８記載の半導体装置の製造方法。
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に第１のレジスト膜を形成する工程と、
前記第１のレジスト膜を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項１５又は１６記載のインターポーザの製造方法。
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に凹部を形成する工程と、
前記凹部に第１のレジスト膜を埋め込む工程と、
前記一方の面上を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１の面の前記貫通電極の周辺部に凹部を形成する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項１５又は１６記載のインターポーザの製造方法。
前記端部突出工程は、前記他方の面をエッチングする工程を含むことを特徴とする請求項１５、１６、２１、又は２２記載のインターポーザの製造方法。
前記端部突出工程は、前記他方の面上に、前記貫通部の一部を露出する開口部を有する第３のレジスト膜を形成する工程と、
前記開口部に前記貫通部の一方の端部となる金属を充填する工程と、
前記第３のレジスト膜を除去する工程と、を含むことを特徴とする請求項１５、１６、２１、又は２２記載のインターポーザの製造方法。