JP5577988B2 - インターポーザーの製造方法及び半導体装置の製造方法 - Google Patents

インターポーザーの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5577988B2
JP5577988B2 JP2010212971A JP2010212971A JP5577988B2 JP 5577988 B2 JP5577988 B2 JP 5577988B2 JP 2010212971 A JP2010212971 A JP 2010212971A JP 2010212971 A JP2010212971 A JP 2010212971A JP 5577988 B2 JP5577988 B2 JP 5577988B2
Authority
JP
Japan
Prior art keywords
resin
interposer
manufacturing
silicon wafer
dicing street
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010212971A
Other languages
English (en)
Other versions
JP2012069713A (ja
Inventor
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010212971A priority Critical patent/JP5577988B2/ja
Publication of JP2012069713A publication Critical patent/JP2012069713A/ja
Application granted granted Critical
Publication of JP5577988B2 publication Critical patent/JP5577988B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、インターポーザーの製造方法及び半導体装置の製造方法に関する。
近年、デジタル機器の高機能化、高性能化の要求に応えるために、論理回路とメモリー回路との間のデータ転送速度の向上や、メモリー容量の増加が必要とされている。従来の汎用ＤＲＡＭやＡＳＩＣをＰＣＢ実装する手法では、消費電力や実装面積が大きい。このため、近年、ＤＲＡＭやＡＳＩＣをシリコンインターポーザーに実装する例が報告されつつある（例えば、特許文献１参照）。
シリコンインターポーザーは、シリコンをベース材料とし、半導体チップと熱膨張係数が同じである。このため、半導体チップをフリップチップ実装しても電気特性がよく、高速・高周波領域でも動作特性がよい。樹脂インターポーザー（ＰＣＢ基板）よりも微細な配線やバンプ形成が可能になる。
ただし、シリコンインターポーザーはベース材料がシリコン基板なので、裏面や側面で割れや欠けなど発生しやすく、取り扱いは非常にデリケートである。シリコンの割れや欠けを防ぐために、シリコンの裏面を補強することも行われている（例えば、特許文献２、３参照）
特開２００６−２８６８５３号公報 特開平５−２３４９７２号公報 特開２００５−１５８９２９号公報
しかし、シリコンの裏面を補強するのみでは、シリコンの側面における割れや欠けを防ぐことができない。
本発明の課題は、インターポーザーの製造方法及び半導体装置の製造方法を提供することである。
本発明の他の態様によれば、シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、を含むことを特徴とするインターポーザーの製造方法が提供される。
本発明の他の態様によれば、シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、前記シリコンウェハの下面に樹脂を形成する工程と、前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、を含むことを特徴とするインターポーザーの製造方法が提供される。
本発明の他の態様によれば、前記インターポーザーの製造方法により製造されたインターポーザーの上面側に設けられた導体回路に、集積回路チップを接続することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体基板の側面における割れや欠けを防ぐことができるインターポーザーの製造方法及び半導体装置の製造方法を提供することができる。
本発明の第１実施形態に係る半導体装置１Ａを示す平面図である。 図１のII−II矢視断面図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ａの製造方法の説明図である。 半導体装置１Ｂの断面図である。 半導体装置１Ｃの断面図である。
〔第１実施形態〕
図１は本発明の第１実施形態に係るインターポーザー１０Ａを用いた半導体装置１Ａを示す平面図であり、図２は図１のII−II矢視断面図である。図１、図２に示すように、半導体装置１Ａは、複数の集積回路チップ１、２と、インターポーザー１０Ａと、等を備える。
集積回路チップ１、２は、半田端子３、４によりインターポーザー１０Ａの配線１９（導体回路）に接続されるとともに、アンダーフィル５、６によりインターポーザー１０Ａの上面に固定されている。集積回路チップ１、２は、例えばＤＲＡＭ、ＡＳＩＣ等である。
インターポーザー１０Ａは、図２に示すように、半導体基板１１と、第１絶縁膜１３と、配線１９（導体回路）と、第２絶縁膜１４と、保護層２０Ａと、等からなる。
半導体基板１１はシリコン等からなり、上面を第１絶縁膜５で被覆されるとともに、下面及び側面を保護層２０Ａで被覆されている。
第１絶縁膜１３及び第２絶縁膜１４はポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、等の高機能プラスチック材料、エポキシ系、フェノール系、シリコン系等のプラスチック材料、またはこれらの複合材料等からなる。第１絶縁膜１３の上面には、配線１９及び第２絶縁膜１４が形成される。
第２絶縁膜１４は、第１絶縁膜１３とともに配線１９を絶縁するものである。第２絶縁膜１４には、配線１９の両端部を露出させる開口１４ａ、１４ｂが設けられている。
配線１９は銅等の導電性材料からなり、開口１４ａ、１４ｂの部分を除き、上面及び側面を第２絶縁膜１４により被覆されている。配線１９の両端部は第２絶縁膜１４の開口１４ａ、１４ｂにより露出されており、配線１９の開口１４ａ、１４ｂから露出した部分がそれぞれ端子１９ａ、１９ｂとなる。図１、図２に示すように、端子１９ａは、半田端子３、４を介して集積回路チップ１、２と接続される。また、端子１９ｂは、半導体装置１Ａの上面外周部に設けられており、他の電子回路と接続される。配線１９により、集積回路チップ１、２や他の電子回路が相互に接続される。
保護層２０Ａは、半導体基板１１、第１絶縁膜１３及び第２絶縁膜１４の側面と、半導体基板１１の下面とを被覆している。保護層２０Ａは、半導体基板１１を衝撃による割れやひび等から保護する。保護層２０Ａには、耐熱性の樹脂材料を用いることができる。例えば、エポキシ系樹脂、フェノール樹脂、ポリイミド、ポリパラフェニレンベンゾビスオキサゾール（ＰＢＯ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂等を用いることができる。
次に、インターポーザー１０Ａの保護層２０Ａの製造方法について図３〜図１１を用いて説明する。
図３は半導体基板１１となるダイシング前のシリコンウェハ３１の平面図であり、図４は図３のIV−IV矢視断面図である。なお、図示しないが、シリコンウェハ３１の上面には、第１絶縁膜１３、配線１９、第２絶縁膜１４等が形成される。
まず、シリコンウェハ３１の上面に、第１絶縁膜１３、配線１９、第２絶縁膜１４等を形成する。
次に、図３、図４に示すように、シリコンウェハ３１の上面に、ダイシングストリート３１ａとなる部分を除き、レジスト３２を形成し、ダイシングストリート３１ａとなる部分を溝加工する。溝加工は、レーザー法、ドライエッチング法、ウェットエッチング法等の任意の方法により行うことができる。ダイシングストリート３１ａの幅は１００〜２０００μｍ、深さはシリコンウェハ３１の厚さの１／３〜２／３程度である。
次に、図５に示すように、溝加工により形成されたダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させる。
次に、図６に示すように、レジスト３２を除去する。
次に、図７に示すように、シリコンウェハ３１の上面にバックグラインドテープ３４を貼り付ける。
次に、図８に示すように、グラインダーにてシリコンウェハ３１の下面を研削し、樹脂３３を露出させる。これにより、シリコンウェハ３１のダイシングストリート３１ａに囲まれた部分が半導体基板１１となる。
次に、図９に示すように、シリコンウェハ３１の下面に保護層２０Ａとなる樹脂３５を塗布し、硬化（熱硬化、UV硬化等）させる。これにより、保護層２０Ａとなる樹脂３３、３５が一体化する。
次に、図１０に示すように、バックグラインドテープ３４を剥がす。
その後、図１１に示すように、樹脂３３、３５をダイシングする。以上により、インターポーザー１０Ａが完成する。その後、インターポーザー１０Ａ上に集積回路チップ１、２を載置し、リフロー法により半田端子３、４と配線１９とを接続するとともに、アンダーフィル５、６により集積回路チップ１、２を固定する。以上により、半導体装置１Ａが完成する。
このように、本発明によれば、保護層２０Ａにより半導体基板１１の下面及び側面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。また、シリコンウェハ３１のダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させた後にダイシングを行うため、半導体基板１１の下面及び側面を被覆する保護層２０Ａを一括形成することができる。
〔第２実施形態〕
図１２は本発明の第２実施形態に係るインターポーザー１０Ｂを用いた半導体装置１Ｂを示す図２と同様の断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、半導体基板１１、第１絶縁膜１３及び第２絶縁膜１４の側面を被覆する保護層２０Ｂのみが設けられている。
インターポーザー１０Ｂの製造方法は、第１実施形態のインターポーザー１０Ａの製造方法において、樹脂３５の塗布プロセスを省略すればよい。
本実施形態においても、第１実施形態と同様に、保護層２０Ｂにより半導体基板１１の側面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。また、シリコンウェハ３１のダイシングストリート３１ａに保護層２０Ａとなる樹脂３３を充填し、硬化（熱硬化、UV硬化等）させた後にダイシングを行うため、半導体基板１１の側面を被覆する保護層２０Ｂを一括形成することができる。さらに、半導体基板１１の下面を被覆しないため、保護層との熱膨張率の差による半導体基板１１の反りを防ぐことができる。
〔第３実施形態〕
図１３は本発明の第３実施形態に係るインターポーザー１０Ｃを用いた半導体装置１Ｃを示す図２と同様の断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、半導体基板１１の下面を被覆する保護層２０Ｃのみが設けられている。
インターポーザー１０Ｃの製造方法は、第１実施形態のインターポーザー１０Ａの製造方法において、樹脂３３の塗布プロセスを省略すればよい。
本実施形態においても、第１実施形態と同様に、保護層２０Ｃにより半導体基板１１の下面を被覆することで、半導体基板１１を衝撃による割れやひび等から保護することができる。
なお、以上の実施形態においては、保護層を樹脂から形成したが、本発明はこれに限らず、金属からなる保護層を形成してもよい。例えば、シリコンウェハ３１の下面に樹脂３５を塗布する代わりに、Ｃｕ、Ａｌ等の金属層や、ＳｉＯ２、ＳｉＮ等の絶縁層を保護層として形成してもよい。金属層や絶縁層は例えばスパッタ法により形成することができる。
１Ａ、１Ｂ、１Ｃ 半導体装置
１０Ａ、１０Ｂ、１０Ｃ インターポーザー
１１ 半導体基板
２０Ａ、２０Ｂ、２０Ｃ 保護層
３１ シリコンウェハ
３１ａ ダイシングストリート
３３、３５ 樹脂

Claims (3)

  1. シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、
    前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、
    硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、
    前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、
    を含むことを特徴とするインターポーザーの製造方法。
  2. シリコンウェハの上面を溝加工することによりダイシングストリートを形成する工程と、
    前記ダイシングストリートに未硬化の樹脂を充填し硬化させる工程と、
    硬化された前記樹脂が露出するまで前記シリコンウェハの下面を研削する工程と、
    前記シリコンウェハの下面に樹脂を形成する工程と、
    前記ダイシングストリートの部分で前記樹脂を切断して、切断された前記樹脂が側面に残るように前記シリコンウェハを分離する工程と、
    を含むことを特徴とするインターポーザーの製造方法。
  3. 請求項１または２に記載のインターポーザーの製造方法により製造されたインターポーザーの上面側に設けられた導体回路に、集積回路チップを接続する工程を含むことを特徴とする半導体装置の製造方法。
JP2010212971A 2010-09-24 2010-09-24 インターポーザーの製造方法及び半導体装置の製造方法 Expired - Fee Related JP5577988B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010212971A JP5577988B2 (ja) 2010-09-24 2010-09-24 インターポーザーの製造方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010212971A JP5577988B2 (ja) 2010-09-24 2010-09-24 インターポーザーの製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012069713A JP2012069713A (ja) 2012-04-05
JP5577988B2 true JP5577988B2 (ja) 2014-08-27

Family

ID=46166621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212971A Expired - Fee Related JP5577988B2 (ja) 2010-09-24 2010-09-24 インターポーザーの製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5577988B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61209073A (ja) * 1985-03-13 1986-09-17 Matsushita Electric Ind Co Ltd 金属板端面への樹脂被着方法
JPH0870064A (ja) * 1994-08-31 1996-03-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP4904915B2 (ja) * 2006-05-18 2012-03-28 三菱マテリアル株式会社 パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール
JP5248084B2 (ja) * 2007-10-26 2013-07-31 新光電気工業株式会社 シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP5032456B2 (ja) * 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
JP5130197B2 (ja) * 2008-12-24 2013-01-30 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ

Also Published As

Publication number Publication date
JP2012069713A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
TWI397977B (zh) 積體電路結構及其形成方法
US8426256B2 (en) Method of forming stacked-die packages
US9911687B2 (en) Molding compound structure
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US8124448B2 (en) Semiconductor chip with crack deflection structure
EP2399284B1 (en) Semiconductor chip with reinforcement layer
KR101601388B1 (ko) 반도체 패키지 및 그 제조 방법
US20180301418A1 (en) Package structure and manufacturing method thereof
US20190378803A1 (en) Semiconductor package and manufacturing method thereof
KR102164047B1 (ko) 반도체 패키지의 제조방법
US11699597B2 (en) Package structure and manufacturing method thereof
US8309403B2 (en) Method for encapsulating electronic components on a wafer
WO2011136363A1 (ja) 回路装置の製造方法
TW201701429A (zh) 晶圓級封裝及其製作方法
JP5577988B2 (ja) インターポーザーの製造方法及び半導体装置の製造方法
CN110931441A (zh) 封装结构及其制造方法
KR101760601B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US12002768B2 (en) Semiconductor package and manufacturing method thereof
US20170317031A1 (en) Fabrication Method OF A Package Substrate
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법
KR20150141384A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5082036B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5577988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees