JP5130197B2 - 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ - Google Patents

半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ Download PDF

Info

Publication number
JP5130197B2
JP5130197B2 JP2008328257A JP2008328257A JP5130197B2 JP 5130197 B2 JP5130197 B2 JP 5130197B2 JP 2008328257 A JP2008328257 A JP 2008328257A JP 2008328257 A JP2008328257 A JP 2008328257A JP 5130197 B2 JP5130197 B2 JP 5130197B2
Authority
JP
Japan
Prior art keywords
resist film
forming
opening
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008328257A
Other languages
English (en)
Other versions
JP2010153492A5 (ja
JP2010153492A (ja
Inventor
裕一 田口
光敏 東
晶紀 白石
秀明 坂口
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008328257A priority Critical patent/JP5130197B2/ja
Priority to US12/644,390 priority patent/US8304862B2/en
Publication of JP2010153492A publication Critical patent/JP2010153492A/ja
Publication of JP2010153492A5 publication Critical patent/JP2010153492A5/ja
Application granted granted Critical
Publication of JP5130197B2 publication Critical patent/JP5130197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体チップを有する半導体装置、配線基板と半導体装置との間に介在するインターポーザ、及びそれらの製造方法、並びに前記半導体装置又は前記インターポーザを有する半導体パッケージに関する。
従来から、配線基板上に半導体装置を実装した半導体パッケージが知られている。図１は、従来の半導体パッケージを部分的に例示する断面図である。図１を参照するに半導体パッケージ３００は、半導体装置４００と、配線基板５００とを有する。半導体装置４００は、半導体チップ４１０と、接続端子４２０とを有する。
半導体チップ４１０は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成されたものであり、電極パッド（図示せず）上には電極となる接続端子４２０が形成されている。接続端子４２０としては、例えばはんだバンプ等を用いることができる。
配線基板５００は、絶縁層５３０と、配線層５４０と、ソルダーレジスト層５５０と、プレソルダ５７０とを有する。配線基板５００において、絶縁層５３０上には配線層５４０が形成され、更に開口部５５０ｘを有するソルダーレジスト層５５０が形成されている。配線層５４０の開口部５５０ｘから露出する部分には、プレソルダ５７０が形成されている。配線層５４０としては、例えばＣｕ等を用いることができる。絶縁層５３０としては、例えばエポキシ系樹脂や、エポキシ系樹脂にガラス繊維製の布（クロス）を含ませたもの（ガラスエポキシ）等を用いることができる。
半導体装置４００の接続端子４２０は、配線基板５００の配線層５４０上に形成されたプレソルダ５７０と電気的に接続されている。
特開２００４−２９６４８８号公報 特開２００８−１５３３４０号公報
ところで、絶縁層５３０として例えばガラスエポキシを用いた場合、その熱膨脹係数は１８ｐｐｍ／℃程度である。一方、半導体チップ４１０を構成する半導体基板（図示せず）として、例えばシリコンを用いた場合、その熱膨脹係数は３ｐｐｍ／℃程度である。このような熱膨脹係数の差から、半導体パッケージ３００に熱が加えられた場合に、接合部（接続端子４２０とプレソルダ５７０）に応力が生じ、クラックが発生するという問題があった。
上記の点に鑑みて、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体装置又はインターポーザ、及びそれらの製造方法、並びに前記半導体装置又は前記インターポーザを有する半導体パッケージを提供することを課題とする。
この半導体装置は、半導体チップと、一方の端部が前記半導体チップの一方の面に固定され、他方の端部が前記半導体チップを貫通して、前記半導体チップの他方の面に固定された貫通電極と、を有し、前記貫通電極は、前記半導体チップに貫通して形成された空間部により、前記半導体チップの壁面と接触しないように前記半導体チップを貫通しており、前記貫通電極の前記一方の端部及び前記他方の端部は、前記半導体チップの配線層と電気的に接続されており、前記貫通電極は、前記空間部に配置された貫通部と、前記貫通部と一体的に構成されると共に、前記一方の面に固定された第１の支持部と、前記貫通部と一体的に構成されると共に、前記他方の面に固定された第２の支持部と、を備え、前記空間部内の前記半導体チップの壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部は、平面視において前記貫通部と重複する部分を除き、絶縁膜で覆われていることを要件とする。
このインターポーザは、基板と、一方の端部が前記基板の一方の面に固定され、他方の端部が前記基板を貫通して、前記基板の他方の面に固定された貫通電極と、を有し、前記貫通電極は、前記基板に貫通して形成された空間部により、前記基板の壁面と接触しないように前記基板を貫通しており、前記貫通電極の前記一方の端部及び前記他方の端部は、前記基板の配線層と電気的に接続されており、前記貫通電極は、前記空間部に配置された貫通部と、前記貫通部と一体的に構成されると共に、前記一方の面に固定された第１の支持部と、前記貫通部と一体的に構成されると共に、前記他方の面に固定された第２の支持部と、を備え、前記空間部内の前記基板の壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部は、平面視において前記貫通部と重複する部分を除き、絶縁膜で覆われていることを要件とする。
この半導体装置の製造方法は、半導体チップに、前記半導体チップの一方の面から他方の面に貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部の前記一方の面側と接続される、前記貫通電極の一部を構成する第１の支持部、及び、一方の端部が前記他方の面に固定され、他方の端部が前記貫通部の前記他方の面側と接続される、前記貫通電極の一部を構成する第２の支持部を形成する支持部形成工程と、前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出する空間部を形成する空間部形成工程と、平面視において前記貫通部と重複する部分を除き、前記空間部内の前記半導体チップの壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部を覆う絶縁膜を形成する絶縁膜形成工程と、を有することを要件とする。
このインターポーザの製造方法は、基板に、前記基板の一方の面から他方の面に貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部の前記一方の面側と接続される、前記貫通電極の一部を構成する第１の支持部、及び、一方の端部が前記他方の面に固定され、他方の端部が前記貫通部の前記他方の面側と接続される、前記貫通電極の一部を構成する第２の支持部を形成する支持部形成工程と、前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出する空間部を形成する空間部形成工程と、平面視において前記貫通部と重複する部分を除き、前記空間部内の前記基板の壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部を覆う絶縁膜を形成する絶縁膜形成工程と、を有することを要件とする。
開示の技術によれば、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体装置又はインターポーザ、及びそれらの製造方法、並びに前記半導体装置又は前記インターポーザを有する半導体パッケージを提供することができる。
以下、図面を参照して、実施の形態の説明を行う。
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
始めに第１の実施の形態に係る半導体パッケージの構造について説明する。図２は、第１の実施の形態に係る半導体パッケージを例示する図である。図３は、図２に示す貫通電極部を平面視した図である。図２において、Ｘ，Ｘ方向は、後述する半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図３において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
図２及び図３を参照するに、第１の実施の形態に係る半導体パッケージ１０は、半導体装置２０と、配線基板３０と、接合部４０とを有する。半導体装置２０は、半導体チップ２１と、絶縁膜２２と、空間部２３ａと、空間部２３ｂと、貫通電極２６とを有する。
半導体チップ２１には半導体集積回路（図示せず）が設けられており、半導体集積回路（図示せず）は、拡散層（図示せず）、絶縁層（図示せず）、ビア（図示せず）、及び配線層（図示せず）等から構成されている。半導体チップ２１の材料としては、例えばシリコン等を用いることができる。半導体チップ２１の厚さは、例えば３００μｍとすることができる。
絶縁膜２２は、半導体チップ２１と貫通電極２６との間を絶縁するための膜である。絶縁膜２２は、半導体チップ２１の全表面（空間部２３ａ及び２３ｂに対応する部分の半導体チップ２１の壁面も含む）及び貫通電極２６の一部を覆うように設けられている。絶縁膜２２は、開口部２２ｘ及び２２ｙを有する。開口部２２ｘは、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分を露出する。又、開口部２２ｙは、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分を露出する。絶縁膜２２としては、例えばＳｉＯ２を用いることができる。絶縁膜２２は、例えばＣＶＤ法により形成することができる。絶縁膜２２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
空間部２３ａ及び２３ｂは、半導体チップ２１の半導体集積回路（図示せず）が形成されていない部分に設けられている。空間部２３ａ及び２３ｂは、貫通部２４の周囲に貫通部２４の側面全体が露出するように設けられている。
貫通電極２６は、貫通部２４及び支持部２５ａ及び２５ｂから構成されている。貫通部２４は、導電性を有する材料により構成されている。貫通部２４は、空間部２３ａ及び２３ｂにより半導体チップ２１及び絶縁膜２２と隔てられ、半導体チップ２１及び絶縁膜２２と接触しない状態で半導体チップ２１を貫通している。
貫通部２４の端部２４ａ（一方の端部）は、支持部２５ａと一体的に構成されている。貫通部２４の端部２４ｂ（他方の端部）は、支持部２５ｂと一体的に構成されている。貫通部２４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
貫通電極２６を構成する支持部２５ａ及び２５ｂは、導電性を有する材料により構成されているシード層２７ａ及び２７ｂ並びにめっき膜２８ａ及び２８ｂからなる。支持部２５ａは、一方の端部が貫通部２４の端部２４ａと一体的に構成されており、他方の端部が半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）に固定され、半導体チップ２１に形成されている配線層（図示せず）と電気的に接続されている。支持部２５ｂは、一方の端部が貫通部２４の端部２４ｂと一体的に構成されており、他方の端部が半導体チップ２１の下面２１ｂ（半導体チップ２１の他方の面）に固定され、半導体チップ２１に形成されている配線層（図示せず）と電気的に接続されている。なお、配線層（図示せず）は、半導体集積回路（図示せず）から引き出されたものである。
支持部２５ａ及び２５ｂはバネ性を有し、貫通部２４全体をＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持するための部材である。貫通部２４と支持部２５ａ及び２５ｂから構成される貫通電極２６の材料としては、例えばＣｕを用いるとよい。貫通電極２６の材料としてＣｕを用いることにより、支持部２５ａ及び２５ｂにバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
支持部２５ａの上面２５ｃ及び支持部２５ｂの下面２５ｄの開口部２２ｘ及び２２ｙ内に露出する部分は、配線基板や半導体装置等と電気的に接続する際の電極パッドとして機能する。支持部２５ａの上面２５ｃ及び支持部２５ｂの下面２５ｄの開口部２２ｘ及び２２ｙ内に露出する部分に、例えばＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等を形成しても構わない。
配線基板３０は、第１絶縁層３３ａと、第２絶縁層３３ｂと、第３絶縁層３３ｃと、第１配線層３４ａと、第２配線層３４ｂと、第３配線層３４ｃと、第４配線層３４ｄと、ソルダーレジスト層３５と、金属層３６とを有するビルドアップ配線層を備えた配線基板である。
配線基板３０において、最下層には、第１配線層３４ａが形成されている。第１配線層３４ａを覆うように第１絶縁層３３ａが形成され、第１絶縁層３３ａ上には第２配線層３４ｂが形成されている。更に、第２配線層３４ｂを覆うように第２絶縁層３３ｂが形成され、第２絶縁層３３ｂ上には第３配線層３４ｃが形成されている。更に、第３配線層３４ｃを覆うように第３絶縁層３３ｃが形成され、第３絶縁層３３ｃ上には第４配線層３４ｄが形成されている。第１配線層３４ａは第１絶縁層３３ａから露出しており、マザーボード等と接続される電極パッドとして機能する。
第１配線層３４ａと第２配線層３４ｂとは、第１絶縁層３３ａに形成された第１ビアホール３３ｘを介して電気的に接続されている。又、第２配線層３４ｂと第３配線層３４ｃとは、第２絶縁層３３ｂに形成された第２ビアホール３３ｙを介して電気的に接続されている。又、第３配線層３４ｃと第４配線層３４ｄとは、第３絶縁層３３ｃに形成された第３ビアホール３３ｚを介して電気的に接続されている。
第４配線層３４ｄを覆うように、開口部３５ｘを有するソルダーレジスト層３５が形成されている。ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上には、金属層３６が形成されている。金属層３６は、例えば、ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。
接合部４０は、半導体装置２０と配線基板３０とを電気的に接続するために設けられた端子である。具体的には、半導体装置２０における開口部２２ｙ内に露出する支持部２５ｂの下面２５ｄと、配線基板３０における金属層３６とを接続している。接合部４０は、例えばはんだバンプとすることができる。
このように、半導体装置２０は、接合部４０を介して配線基板３０と電気的及び機械的に接続されている。前述のように、支持部２５ａ及び２５ｂはバネ性を有し、貫通部２４全体をＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持している。ここで、半導体パッケージ１０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部４０に応力が生じるとも考えられる。しかしながら、接合部４０は貫通部２４と同様に、バネ性を有する支持部２５ａ及び２５ｂによりＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持されているため、接合部４０に生じる応力を大幅に緩和することができる。従って、接合部４０にクラックが発生することを防止できる。
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて第１の実施の形態に係る半導体パッケージの製造方法について説明する。図４〜図１９は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図４〜図１９において、図２に示す半導体パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
始めに、図４に示す工程では、半導体装置２０を構成する半導体チップ２１に、半導体チップ２１の上面２１ａから下面２１ｂに貫通する複数の貫通孔４１を形成する。なお、貫通孔４１は、半導体チップ２１の半導体集積回路（図示せず）が形成されていない部分に形成する。半導体チップ２１は、例えばシリコンから構成されている。半導体チップ２１の厚さは、例えば３００μｍとすることができる。
半導体チップ２１がシリコンから構成されている場合、貫通孔４１は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。貫通孔４１は、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。又、貫通孔４１のピッチは、例えば、１００μｍとすることができる。なお、本実施の形態では、半導体チップ２１がシリコンから構成されている場合を例に挙げて以下の説明を行う。
次いで、図５に示す工程では、半導体チップ２１の下面２１ｂに、金属板４２を貼り付ける。金属板４２は、電解めっき法により、貫通電極２６を構成する貫通部２４を形成する際の給電層となる部材である。金属板４２としては、例えば、Ｃｕ板を用いることができる。なお、図５に示す工程において、金属板４２の代わりに、半導体チップ２１の下面２１ｂに金属箔を貼り付けてもよい。金属箔としては、例えばＣｕ箔を用いることができる。
次いで、図６に示す工程では、金属板４２を給電層とする電解めっき法により、貫通孔４１を充填するようにめっき膜を析出成長させることで、貫通部２４を形成する。貫通部２４を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。貫通部２４を形成した後、金属板４２を除去する。
次いで、図７に示す工程では、半導体チップ２１の上面２１ａに、シード層２７ａを形成する。又、半導体チップ２１の下面２１ｂに、シード層２７ｂを形成する。シード層２７ａ及び２７ｂは、電解めっき法により、支持部２５ａ及び２５ｂ構成するめっき膜２８ａ及び２８ｂを形成する際の給電層となる層である。シード層２７ａ及び２７ｂは、例えばスパッタ法や無電解めっき法等により形成することができる。シード層２７ａ及び２７ｂとしては、例えばＣｕ層を用いることができる。シード層２７ａ及び２７ｂとしてＣｕ層を用いた場合、シード層２７ａ及び２７ｂのそれぞれの厚さは、例えば０．３μｍとすることができる。
次いで、図８に示す工程（図８（ａ）は断面図であり、図８（ｂ）は平面図である）では、シード層２７ａ及び２７ｂを覆うように、レジスト膜４４ａ及び４４ｂを形成する。レジスト膜４４ａ及び４４ｂの厚さは、例えば２０μｍとすることができる。そして、マスクを介して、レジスト膜４４ａ及び４４ｂを露光し、次いで、露光処理されたレジスト膜４４ａ及び４４ｂを現像することで、レジスト膜４４ａ及び４４ｂに開口部４４ｘ及び４４ｙを形成する。開口部４４ｘ及び４４ｙは、支持部２５ａ及び２５ｂの形成領域に対応する部分のシード層２７ａ及び２７ｂを露出するように形成する。
次いで、図９に示す工程では、シード層２７ａを給電層とする電解めっき法により、開口部４４ｘを充填するめっき膜２８ａを析出成長させる。又、シード層２７ｂを給電層とする電解めっき法により、開口部４４ｙを充填するめっき膜２８ｂを析出成長させる。めっき膜２８ａ及び２８ｂは、支持部２５ａ及び２５ｂの構成要素の１つとなる膜である。めっき膜２８ａ及び２８ｂとしては、例えばＣｕめっき膜を用いることができる。めっき膜２８ａ及び２８ｂの厚さは、例えば１０μｍとすることができる。
次いで、図１０に示す工程では、図９に示すレジスト膜４４ａ及び４４ｂを除去する。レジスト膜４４ａ及び４４ｂは、例えばエッチングにより除去する。次いで、図１１に示す工程では、めっき膜２８ａ及び２８ｂに覆われていない不要な部分のシード層２７ａ及び２７ｂを除去する。不要な部分のシード層２７ａ及び２７ｂは、例えばエッチングにより除去する。これにより、シード層２７ａ及び２７ｂ並びにめっき膜２８ａ及び２８ｂを備えた支持部２５ａ及び２５ｂが形成される。又、貫通部２４並びに支持部２５ａ及び２５ｂを備えた貫通電極２６が形成される。
次いで、図１２に示す工程（図１２（ａ）は断面図であり、図１２（ｂ）は平面図である）では、半導体チップ２１の上面２１ａ及び支持部２５ａ、半導体チップ２１の下面２１ｂ及び支持部２５ｂを覆うように、レジスト膜４５ａ及び４５ｂを形成する。レジスト膜４５ａ及び４５ｂの厚さは、例えば３０μｍとすることができる。
そして、マスクを介して、レジスト膜４５ａ及び４５ｂを露光し、次いで、露光処理されたレジスト膜４５ａ及び４５ｂを現像することで、レジスト膜４５ａ及び４５ｂに開口部４５ｘ及び４５ｙを形成する。開口部４５ｘ及び４５ｙは、空間部２３ａ及び２３ｂの形成領域に対応する部分の半導体チップ２１の上面２１ａ及び下面２１ｂを露出するように形成する。開口部４５ｘ及び４５ｙは、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。
次いで、図１３に示す工程（図１３（ａ）は断面図であり、図１３（ｂ）は平面図である）では、平面視において支持部２５ａに覆われた部分を除く貫通部２４の周辺に空間部２３ａを形成する。空間部２３ａは、半導体チップ２１を半導体チップ２１の上面２１ａ側から、例えば異方性エッチング（例えば、ドライエッチング）することにより形成することができる。
次いで、図１４に示す工程では、貫通部２４の近傍に空間部２３ｂを形成する。空間部２３ｂは、図１３に示す工程では除去することができなかった、平面視において支持部２５ａに覆われた部分に対応する。空間部２３ｂは、半導体チップ２１を半導体チップ２１の下面２１ｂ側から、例えば異方性エッチング（例えば、ドライエッチング）することにより形成することができる。これにより、貫通部２４の周囲に貫通部２４の側面全体が露出するような空間部２３ａ及び２３ｂが形成され、貫通部２４は半導体チップ２１と接触せずに半導体チップ２１を貫通する。
次いで、図１５に示す工程では、図１４に示すレジスト膜４５ａ及び４５ｂを除去する。レジスト膜４５ａ及び４５ｂは、例えばエッチングにより除去する。 次いで、図１６に示す工程では、半導体チップ２１の全表面（空間部２３ａ及び２３ｂに対応する部分の半導体チップ２１の壁面も含む）及び貫通電極２６の全表面を覆う絶縁膜２２を形成する。絶縁膜２２としては、例えばＳｉＯ２を用いることができる。絶縁膜２２は、例えばＣＶＤ法により形成することができる。絶縁膜２２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
次いで、図１７に示す工程では、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分に形成されている絶縁膜２２のみを除去し、開口部２２ｘを形成する。又、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分に形成されている絶縁膜２２のみを除去し、開口部２２ｙを形成する。開口部２２ｘ及び２２ｙは、例えば除去したい部分のみを開口するレジスト膜を形成し、異方性エッチング法（例えば、ドライエッチング）により除去することができる。これにより、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分、及び、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分は、配線基板や半導体装置等と電気的に接続する際の電極パッドとして機能する。
次いで、図１８に示す工程では、配線基板３０を用意する。配線基板３０の金属層３６上にはプレソルダ３７が形成されている。プレソルダ３７は、例えば金属層３６に、はんだペーストを塗布しリフロー処理することにより得られる。はんだペーストの材料として、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。なお、配線基板３０の製造方法は周知であるため、ここではその説明を省略する。
次いで、図１９に示す工程では、開口部２２ｙ内に露出する支持部２５ｂの下面２５ｄにプレソルダ３８を形成する。プレソルダ３８は、例えば開口部２２ｙ内に露出する支持部２５ｂの下面２５ｄに、はんだペーストを塗布しリフロー処理することにより得られる。はんだペーストの材料として、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。そして、プレソルダ３７とプレソルダ３８とが対向するように、半導体装置２０を配線基板３０上に配置する。
次いで、図１９に示す構造体において、プレソルダ３７とプレソルダ３８とを例えば２３０℃に加熱し、はんだを融解させる。その結果、プレソルダ３７とプレソルダ３８は溶融し合金となり、一つのバンプが形成され図２に示す接合部４０となる。これにより、半導体装置２０と配線基板３０とは接合部４０を介して電気的及び機械的に接続され、図２に示す半導体パッケージ１０が製造される。
第１の実施の形態に係る半導体パッケージ１０によれば、半導体装置２０と配線基板３０とは、半導体装置２０の貫通電極２６に設けられた接合部４０を介して電気的に接続される。貫通電極２６は、貫通部２４が支持部２５ａ及び２５ｂによりＸ，Ｘ方向及びＹ，Ｙ方向及びに移動可能な状態で支持されている構造である。その結果、半導体パッケージ２０に熱が加えられた場合にも、半導体装置２０と配線基板３０との熱膨張係数の差に起因して接合部４０に生じる応力を大幅に緩和することが可能となり、接合部４０にクラックが発生することを防止できる。
〈第２の実施の形態〉
［第２の実施の形態に係る半導体パッケージの構造］
始めに第２の実施の形態に係る半導体パッケージの構造について説明する。図２０は、第２の実施の形態に係る半導体パッケージを例示する図である。図２０において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図２０において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
図２０を参照するに、第２の実施の形態に係る半導体パッケージ１１は、半導体装置２０が半導体装置５０と置換された以外は、図２に示す半導体パッケージ１０と同様に構成される。半導体装置５０は、突起部５８ａ及び５８ｂが追加された以外は、図２に示す半導体装置２０と同様に構成される。以下、半導体装置５０について、半導体装置２０と異なる部分についてのみ説明する。
半導体装置５０において、突起部５８ａは、開口部２２ｘ内に露出する支持部２５ａの上面２５ｃに設けられている。又、突起部５８ｂは、開口部２２ｙ内に露出する支持部２５ｂの下面２５ｄに設けられている。突起部５８ａ及び５８ｂは、導電性を有する材料により構成されており、貫通電極２６の構成要素の１つである。突起部５８ａ及び５８ｂは、例えば平面視円形であり、その直径は、例えば２０μｍとすることができる。突起部５８ａ及び５８ｂの厚さは、例えば２０μｍとすることができる。突起部５８ａ及び５８ｂの材料としては、例えばＣｕを用いることができる。
このように、支持部２５ａの上面２５ｃに突起部５８ａを設け、支持部２５ｂの下面２５ｄに突起部５８ｂを設けることにより、インターポーザを基板に実装したり、インターポーザを積層したりする際の上下接続が容易になるという効果が得られる。
［第２の実施の形態に係る半導体パッケージの製造方法］
続いて第２の実施の形態に係る半導体パッケージの製造方法について説明する。図２１〜図２４は、第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２１〜図２４において、図３〜図１９と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、半導体装置５０以外の部分の製造方法は第１の実施の形態と同様であるため、半導体装置５０の製造方法についてのみ説明する。
始めに、第１の実施の形態の図３〜図９と同様な工程を行う。次いで、図２１に示す工程では、めっき膜２８ａ及びレジスト膜４４ａを覆うように、レジスト膜５４ａを形成する。又、めっき膜２８ｂ及びレジスト膜４４ｂを覆うように、レジスト膜５４ｂを形成する。レジスト膜５４ａ及び５４ｂの厚さは、例えば２０μｍとすることができる。そして、マスクを介して、レジスト膜５４ａ及び５４ｂを露光し、次いで、露光処理されたレジスト膜５４ａ及び５４ｂを現像することで、レジスト膜５４ａ及び５４ｂに開口部５４ｘ及び５４ｙを形成する。開口部５４ｘ及び５４ｙは、支持部２５ａの上面２５ｃ及び支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分に形成する。開口部５４ｘ及び５４ｙは、例えば平面視円形であり、その直径は、例えば２０μｍとすることができる。
次いで、図２２に示す工程では、めっき膜２８ａを給電層とする電解めっき法により、開口部５４ｘを充填するようにめっき膜を析出成長させ、突起部５８ａを形成する。又、めっき膜２８ｂを給電層とする電解めっき法により、開口部５４ｙを充填するようにめっき膜を析出成長させ、突起部５８ｂを形成する。突起部５８ａ及び５８ｂは、貫通電極２６の構成要素の１つとなる膜である。突起部５８ａ及び５８ｂとしては、例えばＣｕめっき膜を用いることができる。突起部５８ａ及び５８ｂの厚さは、例えば２０μｍとすることができる。
次いで、図２３に示す工程では、図２２に示すレジスト膜５４ａ及び５４ｂを除去する。レジスト膜５４ａ及び５４ｂは、例えばエッチングにより除去する。次いで、第１の実施の形態の図１２〜図１６と同様な工程を行う。次いで、図２４に示す工程では、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分に形成されている絶縁膜２２のみを除去し、開口部２２ｘを形成する。又、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分に形成されている絶縁膜２２のみを除去し、開口部２２ｙを形成する。開口部２２ｘ及び２２ｙは、例えば除去したい部分のみを開口するレジスト膜を形成し、異方性エッチング法（例えば、ドライエッチング）により除去することができる。これにより、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分、及び、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分は、配線基板や半導体装置等と電気的に接続する際の電極パッドとして機能する。
第２の実施の形態に係る半導体パッケージ１１によれば、第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。
〈第３の実施の形態〉
［第３の実施の形態に係る半導体パッケージの構造］
始めに第３の実施の形態に係る半導体パッケージの構造について説明する。図２５は、第３の実施の形態に係る半導体パッケージを例示する図である。図２５において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図２５において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
図２５を参照するに、第３の実施の形態に係る半導体パッケージ１２は、第１の実施の形態に係る半導体パッケージ１０において、半導体装置２０上に、更に半導体装置２０が形成された構造を有する。半導体装置２０同士は、接合部４７を介して電気的に接続されている。接合部４７は、例えばはんだバンプとすることができる。
［第３の実施の形態に係る半導体パッケージの製造方法］
第３の実施の形態に係る半導体パッケージ１２は、第１の実施の形態に係る半導体パッケージ１０と同様な工程により製造することができるため、製造方法の説明は省略する。なお、接合部４７は、図１９と同様な工程により形成することができる。
第３の実施の形態に係る半導体パッケージ１２によれば、第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。
〈第４の実施の形態〉
［第４の実施の形態に係る半導体パッケージの構造］
始めに第４の実施の形態に係る半導体パッケージの構造について説明する。図２６は、第４の実施の形態に係る半導体パッケージを例示する図である。図２６において、Ｘ，Ｘ方向は、後述する基板９１の上面９１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図２６において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
図２６を参照するに、第４の実施の形態に係る半導体パッケージ１３は、インターポーザ９０と、半導体装置１００と、配線基板３０と、接合部４８と、接合部４９とを有し、半導体装置１００は、インターポーザ９０を介して、配線基板３０上に形成されている。
半導体装置１００は、半導体チップ１１０を有する。半導体チップ１１０には半導体集積回路（図示せず）が設けられており、半導体集積回路（図示せず）は、拡散層（図示せず）、絶縁層（図示せず）、ビア（図示せず）、及び配線層（図示せず）等から構成されている。又、半導体チップ１１０には、配線層（図示せず）と接続され、配線基板や半導体装置等と電気的に接続する際の電極パッド（図示せず）が設けられている。半導体チップ１１０の材料としては、例えばシリコン等を用いることができる。半導体チップ１１０の厚さは、例えば３００μｍとすることができる。
接合部４８は、半導体装置１００とインターポーザ９０とを電気的に接続するために設けられた端子である。具体的には、インターポーザ９０における開口部９２ｘ内に露出する支持部２５ａの上面２５ｃと、半導体装置１００における対応する電極パッド（図示せず）とを接続している。接合部４８は、例えばはんだバンプとすることができる。
インターポーザ９０は、基板９１と、絶縁膜９２と、貫通電極２６と、空間部９３ａと、空間部９３ｂとを有する。基板９１の材料としては、シリコン、樹脂（例えば、絶縁樹脂）、金属（例えば、Ｃｕ）等を用いることができる。基板９１の厚さは、例えば３００μｍとすることができる。
基板９１は板状とされており、複数の空間部９３ａ及び９３ｂを有する。基板９１の表面には、絶縁膜９２が形成されている。絶縁膜９２は、基板９１と貫通電極２６との間を絶縁するための膜である。絶縁膜９２は、基板９１の全表面（空間部９３ａ及び９３ｂの壁面に対応する部分の基板９１の面も含む）及び貫通電極２６の一部を覆うように設けられている。絶縁膜９２は、開口部９２ｘ及び９２ｙを有する。開口部９２ｘは、支持部２５ａの上面２５ｃの、平面視において貫通部２４と重複する部分を露出する。又、開口部９２ｙは、支持部２５ｂの下面２５ｄの、平面視において貫通部２４と重複する部分を露出する。絶縁膜９２としては、例えばＳｉＯ２を用いることができる。絶縁膜９２は、例えばＣＶＤ法により形成することができる。絶縁膜９２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。なお、基板９１の材料として、絶縁樹脂を用いた場合、図２６に示す絶縁膜９２は不要となる。
空間部９３ａ及び９３ｂは、貫通部２４の周囲に貫通部２４の側面全体が露出するように設けられている。
貫通電極２６は、貫通部２４及び支持部２５ａ及び２５ｂから構成されている。貫通部２４は、導電性を有する材料により構成されている。貫通部２４は、空間部９３ａ及び９３ｂにより基板９１及び絶縁膜９２と隔てられ、基板９１及び絶縁膜９２と接触しない状態で基板９１を貫通している。
貫通部２４の端部２４ａ（一方の端部）は、支持部２５ａと一体的に構成されている。貫通部２４の端部２４ｂ（他方の端部）は、支持部２５ｂと一体的に構成されている。貫通部２４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
貫通電極２６を構成する支持部２５ａ及び２５ｂは、導電性を有する材料により構成されているシード層２７ａ及び２７ｂ並びにめっき膜２８ａ及び２８ｂからなる。支持部２５ａは、一方の端部が貫通部２４の端部２４ａと一体的に構成されており、他方の端部が基板９１の上面９１ａ（基板９１の一方の面）に固定されている。支持部２５ｂは、一方の端部が貫通部２４の端部２４ｂと一体的に構成されており、他方の端部が基板９１の下面９１ｂ（基板９１の他方の面）に固定されている。
支持部２５ａ及び２５ｂはバネ性を有し、貫通部２４全体をＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持するための部材である。貫通部２４と支持部２５ａ及び２５ｂから構成される貫通電極２６の材料としては、例えばＣｕを用いるとよい。貫通電極２６の材料としてＣｕを用いることにより、支持部２５ａ及び２５ｂにバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
支持部２５ａの上面２５ｃ及び支持部２５ｂの下面２５ｄの開口部９２ｘ及び９２ｙ内に露出する部分は、配線基板や半導体装置等と電気的に接続する際の電極パッドとして機能する。支持部２５ａの上面２５ｃ及び支持部２５ｂの下面２５ｄの開口部９２ｘ及び９２ｙ内に露出する部分に、例えばＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等を形成しても構わない。
配線基板３０については、第１の実施の形態と同様であるため詳細な説明は省略する。接合部４９は、インターポーザ９０と配線基板３０とを電気的に接続するために設けられた端子である。具体的には、インターポーザ９０における開口部９２ｙ内に露出する支持部２５ｂの上面２５ｄと、配線基板３０における金属層３６とを接続している。接合部４９は、例えばはんだバンプとすることができる。
このように、半導体装置１００は、インターポーザ９０を介して、配線基板３０上に形成されており、半導体装置１００とインターポーザ９０とは接合部４８を介して、インターポーザ９０と配線基板３０とは接合部４９を介して電気的及び機械的に接続されている。前述のように、支持部２５ａ及び２５ｂはバネ性を有し、貫通部２４全体をＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持している。ここで、半導体パッケージ１３に熱が加えられた場合を考えると、前述のように半導体装置１００と配線基板３０とは一般に熱膨張係数に差があるため、接合部４８及び４９に応力が生じるとも考えられる。しかしながら、接合部４８及び４９は貫通部２４と同様に、バネ性を有する支持部２５ａ及び２５ｂによりＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持されているため、接合部４８及び４９に生じる応力を大幅に緩和することができる。従って、接合部４８及び４９にクラックが発生することを防止できる。
なお、第４の実施の形態に係る半導体パッケージ１３を構成するインターポーザ９０は、第１の実施の形態〜第３の実施の形態に示した半導体装置２０や５０の製造方法と同様な方法で製造することができる。
第４の実施の形態に係る半導体パッケージ１３によれば、半導体装置１００と配線基板３０とは、インターポーザ９０の貫通電極２６に設けられた接合部４８及び４９を介して電気的に接続される。貫通電極２６は、貫通部２４が支持部２５ａ及び２５ｂによりＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持されている構造である。その結果、半導体パッケージ１００に熱が加えられた場合にも、半導体装置１００と配線基板３０との熱膨張係数の差に起因して接合部４８及び４９に生じる応力を大幅に緩和することが可能となり、接合部４８及び４９にクラックが発生することを防止できる。
特に、半導体装置１００に直接貫通電極２６等を形成することが困難な場合に有効である。
〈第５の実施の形態〉
第５の実施の形態では、貫通電極の他の例を示す。図２７〜図２９は、貫通電極の他の例を示す図である。図２７〜図２９において、図２及び図３と同一構成部分には同一符号を付し、その説明を省略する場合がある。
貫通電極は、図２等に示した貫通電極２６の他に、例えば図２７に示すような形態でも構わない。すなわち、貫通電極２６において、支持部２５ａと支持部２５ｂとは、平面視において一直線上に形成されているが、図２７に示す支持部２５ａと支持部２５ｐのように、必ずしも平面視において一直線上に形成されていなくても構わない。
貫通電極は、例えば図２８に示すような形態でも構わない。すなわち、貫通電極２６において、支持部２５ａ及び２５ｂは直線状に形成されているが、図２８に示す支持部２５ｑ及び２５ｒのように、スパイラル形状にしても構わない。
貫通電極は、例えば図２９に示すような形態でも構わない。すなわち、貫通電極２６において、支持部２５ａは一端が半導体チップ２１の上面２１ａに固定され、支持部２５ｂは一端が半導体チップ２１の下面２１ｂに固定されているが、図２８に示す支持部２５ｓのように、その両端が半導体チップ２１の上面２１ａに固定され、支持部２５ｔのように、その両端が半導体チップ２１の下面２１ｂに固定されるようにしても構わない。
図２７〜２９の何れの場合にも、貫通部２４の周囲には、貫通部２４の側面全体が露出するよう空間部が設けられている。その結果、図２７〜２９に示す各貫通電極は、図２等に示す貫通電極２６と同様な効果を奏する。
このように、貫通電極は、貫通電極を構成する支持部がバネ性を有し、貫通部２４全体をＸ，Ｘ方向及びＹ，Ｙ方向に移動可能な状態で支持するものであれば、どのような形態でも構わない。なお、第５の実施の形態に係る貫通電極は、第１の実施の形態〜第４の実施の形態に係る貫通電極と同様な手法により製造することができる。
第５の実施の形態に係る貫通電極を有する半導体パッケージは、第１の実施の形態に係る半導体パッケージと同様な効果を得ることができる。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、各実施の形態に係る半導体パッケージを構成する配線基板は、第１の実施の形態等で例示したコア部を有さないビルドアップ配線層を備えた配線基板に限定されることはない。基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、コア部を有するビルドアップ配線層を備えた配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板を用いることができる。
又、第３の実施の形態に係る半導体パッケージ１２において、半導体装置２０上に、更に１つ又は複数の半導体装置２０が形成された構造を有することも可能である。
又、各実施の形態において、接合部として、はんだバンプを例示したが、接合部としては、はんだバンプ以外に、Ａｕバンプ、導電性ペースト等を用いることができる。
従来の半導体パッケージを部分的に例示する断面図である。 第１の実施の形態に係る半導体パッケージを例示する図である。 図２に示す貫通電極部を平面視した図である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１４）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１５）である。 第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１６）である。 第２の実施の形態に係る半導体パッケージを例示する図である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。 第３の実施の形態に係る半導体パッケージを例示する図である。 第４の実施の形態に係る半導体パッケージを例示する図である。 貫通電極の他の例を示す図（その１）である。 貫通電極の他の例を示す図（その２）である。 貫通電極の他の例を示す図（その３）である。
符号の説明
１０，１１，１２，１３ 半導体パッケージ
２０，５０，１００ 半導体装置
２１ 半導体チップ
２１ａ 半導体チップ２１の上面
２１ｂ 半導体チップ２１の下面
２２，９２ 絶縁膜
２２ｘ，３５ｘ，４４ｘ，４４ｙ，４５ｘ，４５ｙ，５４ｘ，５４ｙ 開口部
２３ａ，２４ｂ，９３ａ，９３ｂ 空間部
２４ 貫通部
２４ａ 貫通部２４の一方の端部
２４ｂ 貫通部２４の他方の端部
２５ａ，２５ｂ，２５ｐ，２５ｑ，２５ｒ，２５ｓ，２５ｔ 支持部
２５ｃ 支持部２５ａの上面
２５ｄ 支持部２５ｂの下面
２６ 貫通電極
２７ａ，２７ｂ シード層
２８ａ，２８ｂ めっき膜
３０ 配線基板
３３ａ 第１絶縁層
３３ｂ 第２絶縁層
３３ｃ 第３絶縁層
３３ｘ 第１ビアホール
３３ｙ 第２ビアホール
３３ｚ 第３ビアホール
３４ａ 第１配線層
３４ｂ 第２配線層
３４ｃ 第３配線層
３４ｄ 第４配線層
３５ ソルダーレジスト層
３６ 金属層
３７，３８ プレソルダ
４０，４７，４８，４９ 接合部
４１ 貫通孔
４２ 金属板
４４ａ，４４ｂ，４５ａ，４５ｂ，５４ａ，５４ｂ レジスト膜
５８ａ，５８ｂ 突起部
９０ インターポーザ
９１ 基板
９１ａ 基板９１の上面
９１ｂ 基板９１の下面
１１０ 半導体チップ

Claims (13)

  1. 半導体チップと、
    一方の端部が前記半導体チップの一方の面に固定され、他方の端部が前記半導体チップを貫通して、前記半導体チップの他方の面に固定された貫通電極と、を有し、
    前記貫通電極は、前記半導体チップに貫通して形成された空間部により、前記半導体チップの壁面と接触しないように前記半導体チップを貫通しており、
    前記貫通電極の前記一方の端部及び前記他方の端部は、前記半導体チップの配線層と電気的に接続されており、
    前記貫通電極は、前記空間部に配置された貫通部と、
    前記貫通部と一体的に構成されると共に、前記一方の面に固定された第１の支持部と、
    前記貫通部と一体的に構成されると共に、前記他方の面に固定された第２の支持部と、を備え、
    前記空間部内の前記半導体チップの壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部は、平面視において前記貫通部と重複する部分を除き、絶縁膜で覆われている半導体装置。
  2. 基板と、
    一方の端部が前記基板の一方の面に固定され、他方の端部が前記基板を貫通して、前記基板の他方の面に固定された貫通電極と、を有し、
    前記貫通電極は、前記基板に貫通して形成された空間部により、前記基板の壁面と接触しないように前記基板を貫通しており、
    前記貫通電極の前記一方の端部及び前記他方の端部は、前記基板の配線層と電気的に接続されており、
    前記貫通電極は、前記空間部に配置された貫通部と、
    前記貫通部と一体的に構成されると共に、前記一方の面に固定された第１の支持部と、
    前記貫通部と一体的に構成されると共に、前記他方の面に固定された第２の支持部と、を備え、
    前記空間部内の前記基板の壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部は、平面視において前記貫通部と重複する部分を除き、絶縁膜で覆われているインターポーザ。
  3. 前記第１の支持部及び前記第２の支持部の表面に、金属からなる突起部を有する請求項２記載のインターポーザ。
  4. 配線基板と、
    前記配線基板上に積層された複数個の請求項１記載の半導体装置と、を有し、
    前記半導体装置同士は、それぞれに形成された貫通電極を介して、電気的に接続されている半導体パッケージ。
  5. 配線基板と、
    前記配線基板上に形成された請求項２又は３記載のインターポーザと、を有し、
    前記インターポーザ上には半導体装置が搭載され、前記配線基板と前記半導体装置とは、前記インターポーザに形成された貫通電極を介して、電気的に接続されている半導体パッケージ。
  6. 半導体チップに、前記半導体チップの一方の面から他方の面に貫通する貫通孔を形成する貫通孔形成工程と、
    前記貫通孔の内部に金属を充填し、貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
    一方の端部が前記一方の面に固定され、他方の端部が前記貫通部の前記一方の面側と接続される、前記貫通電極の一部を構成する第１の支持部、及び、一方の端部が前記他方の面に固定され、他方の端部が前記貫通部の前記他方の面側と接続される、前記貫通電極の一部を構成する第２の支持部を形成する支持部形成工程と、
    前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出する空間部を形成する空間部形成工程と、
    平面視において前記貫通部と重複する部分を除き、前記空間部内の前記半導体チップの壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部を覆う絶縁膜を形成する絶縁膜形成工程と、を有する半導体装置の製造方法。
  7. 基板に、前記基板の一方の面から他方の面に貫通する貫通孔を形成する貫通孔形成工程と、
    前記貫通孔の内部に金属を充填し、貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
    一方の端部が前記一方の面に固定され、他方の端部が前記貫通部の前記一方の面側と接続される、前記貫通電極の一部を構成する第１の支持部、及び、一方の端部が前記他方の面に固定され、他方の端部が前記貫通部の前記他方の面側と接続される、前記貫通電極の一部を構成する第２の支持部を形成する支持部形成工程と、
    前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出する空間部を形成する空間部形成工程と、
    平面視において前記貫通部と重複する部分を除き、前記空間部内の前記基板の壁面、前記貫通部、前記第１の支持部、及び前記第２の支持部を覆う絶縁膜を形成する絶縁膜形成工程と、を有するインターポーザの製造方法。
  8. 前記支持部形成工程は、前記一方の面及び前記他方の面に第１のレジスト膜及び第２のレジスト膜を形成する工程と、
    前記第１のレジスト膜の前記第１の支持部に対応する位置に第１の開口部を形成し、前記第２のレジスト膜の前記第２の支持部に対応する位置に第２の開口部を形成する工程と、
    前記第１の開口部及び前記第２の開口部に、前記第１の支持部及び前記第２の支持部となる金属を充填する工程と、
    前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含む請求項６記載の半導体装置の製造方法。
  9. 前記空間部形成工程は、前記一方の面及び前記他方の面に第３のレジスト膜及び第４のレジスト膜を形成する工程と、
    前記第３のレジスト膜の前記空間部に対応する位置に第３の開口部を形成し、前記第４のレジスト膜の前記空間部に対応する位置に第４の開口部を形成する工程と、
    前記第３の開口部を前記一方の面側からエッチングする工程と、
    前記第４の開口部を前記他方の面側からエッチングする工程と、
    前記第３のレジスト膜及び前記第４のレジスト膜を除去する工程と、を含む請求項６又は８記載の半導体装置の製造方法。
  10. 更に、前記金属を充填する工程の後に、前記第１の支持部及び前記第２の支持部の表面に、金属からなる突起部を形成する突起部形成工程を有し、
    前記突起部形成工程は、
    前記第１のレジスト膜及び第１の開口部に充填された金属を覆うように第５のレジスト膜を形成し、前記第２のレジスト膜及び第２の開口部に充填された金属を覆うように第６のレジスト膜を形成する工程と、
    前記第５のレジスト膜の前記突起部に対応する位置に第５の開口部を形成し、前記第６のレジスト膜の前記突起部に対応する位置に第６の開口部を形成する工程と、
    前記第５の開口部及び前記第６の開口部に、前記突起部となる金属を充填する工程と、
    前記第５のレジスト膜及び前記第６のレジスト膜を除去する工程と、を含む請求項８記載の半導体装置の製造方法。
  11. 前記支持部形成工程は、前記一方の面及び前記他方の面に第１のレジスト膜及び第２のレジスト膜を形成する工程と、
    前記第１のレジスト膜の前記第１の支持部に対応する位置に第１の開口部を形成し、前記第２のレジスト膜の前記第２の支持部に対応する位置に第２の開口部を形成する工程と、
    前記第１の開口部及び前記第２の開口部に、前記第１の支持部及び前記第２の支持部となる金属を充填する工程と、
    前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含む請求項７記載のインターポーザの製造方法。
  12. 前記空間部形成工程は、前記一方の面及び前記他方の面に第３のレジスト膜及び第４のレジスト膜を形成する工程と、
    前記第３のレジスト膜の前記空間部に対応する位置に第３の開口部を形成し、前記第４のレジスト膜の前記空間部に対応する位置に第４の開口部を形成する工程と、
    前記第３の開口部を前記一方の面側からエッチングする工程と、
    前記第４の開口部を前記他方の面側からエッチングする工程と、
    前記第３のレジスト膜及び前記第４のレジスト膜を除去する工程と、を含む請求項７又は１１記載のインターポーザの製造方法。
  13. 更に、前記金属を充填する工程の後に、前記第１の支持部及び前記第２の支持部の表面に、金属からなる突起部を形成する突起部形成工程を有し、
    前記突起部形成工程は、
    前記第１のレジスト膜及び第１の開口部に充填された金属を覆うように第５のレジスト膜を形成し、前記第２のレジスト膜及び第２の開口部に充填された金属を覆うように第６のレジスト膜を形成する工程と、
    前記第５のレジスト膜の前記突起部に対応する位置に第５の開口部を形成し、前記第６のレジスト膜の前記突起部に対応する位置に第６の開口部を形成する工程と、
    前記第５の開口部及び前記第６の開口部に、前記突起部となる金属を充填する工程と、
    前記第５のレジスト膜及び前記第６のレジスト膜を除去する工程と、を含む請求項１１記載のインターポーザの製造方法。
JP2008328257A 2008-12-24 2008-12-24 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ Active JP5130197B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008328257A JP5130197B2 (ja) 2008-12-24 2008-12-24 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ
US12/644,390 US8304862B2 (en) 2008-12-24 2009-12-22 Semiconductor package and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328257A JP5130197B2 (ja) 2008-12-24 2008-12-24 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2010153492A JP2010153492A (ja) 2010-07-08
JP2010153492A5 JP2010153492A5 (ja) 2011-11-10
JP5130197B2 true JP5130197B2 (ja) 2013-01-30

Family

ID=42264827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328257A Active JP5130197B2 (ja) 2008-12-24 2008-12-24 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ

Country Status (2)

Country Link
US (1) US8304862B2 (ja)
JP (1) JP5130197B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114390A (ja) * 2008-11-10 2010-05-20 Panasonic Corp 半導体装置および半導体装置の製造方法
JP5834386B2 (ja) * 2010-08-20 2015-12-24 ソニー株式会社 光学センサ、レンズモジュール、およびカメラモジュール
JP5577988B2 (ja) * 2010-09-24 2014-08-27 カシオ計算機株式会社 インターポーザーの製造方法及び半導体装置の製造方法
JP2013131738A (ja) 2011-11-24 2013-07-04 Elpida Memory Inc 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698082A (en) * 1966-04-25 1972-10-17 Texas Instruments Inc Complex circuit array method
US4597029A (en) * 1984-03-19 1986-06-24 Trilogy Computer Development Partners, Ltd. Signal connection system for semiconductor chip
JPS63104453A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 半導体装置およびその製造方法
JP2001127242A (ja) * 1999-10-22 2001-05-11 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
JP3972846B2 (ja) 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2006080149A (ja) * 2004-09-07 2006-03-23 Sharp Corp 半導体装置の積層構造
JP4110161B2 (ja) * 2004-09-10 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
JP2008153340A (ja) 2006-12-15 2008-07-03 Citizen Holdings Co Ltd 半導体装置およびその製造方法
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method

Also Published As

Publication number Publication date
US8304862B2 (en) 2012-11-06
US20100155928A1 (en) 2010-06-24
JP2010153492A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP5010737B2 (ja) プリント配線板
JP4361826B2 (ja) 半導体装置
JP5147779B2 (ja) 配線基板の製造方法及び半導体パッケージの製造方法
JP5563785B2 (ja) 半導体パッケージ及びその製造方法
JP5324051B2 (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5808586B2 (ja) インターポーザの製造方法
JP5340789B2 (ja) 電子装置及びその製造方法
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5032456B2 (ja) 半導体装置、インターポーザ、及びそれらの製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2009141169A (ja) 半導体装置
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2008300854A (ja) 半導体装置及びその製造方法
JP5130197B2 (ja) 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ
TW200910561A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
JP5578808B2 (ja) 半導体パッケージ
JP4439336B2 (ja) 回路装置の製造方法
JP4172238B2 (ja) 電子部品の実装構造
CN113517246A (zh) 包括嵌入式焊接连接结构的半导体封装

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5130197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3