JP2013131738A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013131738A JP2013131738A JP2012253815A JP2012253815A JP2013131738A JP 2013131738 A JP2013131738 A JP 2013131738A JP 2012253815 A JP2012253815 A JP 2012253815A JP 2012253815 A JP2012253815 A JP 2012253815A JP 2013131738 A JP2013131738 A JP 2013131738A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pad
- power supply
- electrodes
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05012—Shape in top view
- H01L2224/05013—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13012—Shape in top view
- H01L2224/13014—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
【課題】複数の貫通電極の間に配線する構造を有する半導体装置において、配線のための領域を確保する。
【解決手段】複数のコアチップ(メモリセルアレイ)が積層される半導体装置において、コアチップやインターフェースチップは、複数の貫通電極110により電気的に接続される。貫通電極110と貫通電極110の間には、信号線150や電源線154が設置される。電源貫通電極110PのパッドPPは、配線層において隣接する電源線154と接続される。このパッドPPは、電源線154の延伸方向における幅が、延伸方向と直交する方向における幅よりも大きい。
【選択図】図10
【解決手段】複数のコアチップ(メモリセルアレイ)が積層される半導体装置において、コアチップやインターフェースチップは、複数の貫通電極110により電気的に接続される。貫通電極110と貫通電極110の間には、信号線150や電源線154が設置される。電源貫通電極110PのパッドPPは、配線層において隣接する電源線154と接続される。このパッドPPは、電源線154の延伸方向における幅が、延伸方向と直交する方向における幅よりも大きい。
【選択図】図10
Description
本発明は半導体装置に関し、特に、半導体装置における貫通電極の構成に関する。
DRAM(Dynamic Random Access Memory)などの半導体装置に要求される記憶容量は年々増大している。近年においては、この要求を満たすため複数の半導体チップを積層し、シリコン基板に設けられた貫通電極(TSV:Through Silicon Via)を介してこれらを電気的に接続する方法が提案されている(特許文献1、2参照)。
貫通電極は、コマンドやアドレスなどの信号を伝送するための貫通電極(以下、「信号貫通電極」とよぶ)と、電源電圧を伝送するための貫通電極(以下、「電源貫通電極」とよぶ)に分類される。これらの貫通電極は半導体装置の多層配線層に形成された「パッド」とよばれる電極端子を含み、貫通電極は、このパッドを介して近傍の配線と接続される。電源貫通電極のパッドは、積層された複数の半導体チップに電源電圧を安定的に供給するために、信号貫通電極のパッドよりも大きな面積が必要である。
複数の信号貫通電極と複数の電源貫通電極を含む複数の貫通電極は半導体チップ上で2次元整列される。貫通電極配置領域における多層配線層では、複数の貫通電極のそれぞれにパッドが形成されており、これら複数のパッドの間に信号線や電源線などの各種配線が設置される。ここで、上述のとおり、電源貫通電極のパッドは、信号貫通電極のパッドよりも面積が大きい。したがって、これら複数の貫通電極が配置された領域の多層配線層では、電源貫通電極のパッドによって、貫通電極と貫通電極の間に配置できる配線の本数が限定されることになる。
本発明に係る半導体装置は、半導体基板と、半導体基板を貫通する複数の貫通電極と、複数の貫通電極の間に設置される配線を備える。貫通電極は、貫通電極の一部として形成されるパッドを介して配線と接続される。パッドは、配線の延伸方向である第1の方向における幅が第1の方向と直交する第2の方向における幅よりも大きい形状を有する。
本発明によれば、複数の貫通電極の間に配線する構造を有する半導体装置において、配線のための領域を確保しやすくなる。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の一実施形態における半導体装置100の模式図である。図1に示す半導体装置100は、揮発性の記憶機能を有する4個のDRAM(Dynamic Random Access Memory)10を1つのチップ(半導体チップ;単にチップと呼ぶ)上に配置した、いわゆるワイドIODRAMである。ここで、4個のDRAM10をそれぞれチャネル1,2,3,4とよぶ。それぞれのチャネル1〜4は、データData、コマンドCMD、アドレスADDおよびクロックCKを送受信する複数の信号端子と複数の電源電圧が供給される複数の電源端子とを含む端子群を有する。なお、複数の電源端子をチャネル1〜4ごとに設ける代わりに、チャネル1〜4で複数の電源端子を共有する構成とすることもできる。この場合、複数の共有された電源端子は、チャネル1〜4の端子群内に分散して配置される。このような構成により、それぞれのチャネル1〜4は、互いに独立にデータ、コマンドおよびアドレスをチップ外部と送受信することができる。すなわち、それぞれのチャネル1〜4は、対応する後述の制御回路により、例えば、リード動作、ライト動作、リフレッシュ動作などの各種動作を独立に制御することができる。
図1に示すとおり、4つのチャネル1〜4がそれぞれ含む端子群11a〜11dは、チップの中央部に集中的に設置される。本実施形態における端子群11a〜11dを構成する複数の端子110は、チャネルごとに6行×50列にて格子状に整列している。したがって、4チャネル全体としては、12行×100列の合計1200個の端子110が含まれることになる。なお、後述のとおり、これら複数の端子のそれぞれは、対応する貫通電極、具体的には、信号貫通電極または電源貫通電極、に接続されている。すなわち、図1のチップの中央部の端子群の下部には、複数の信号貫通電極と複数の電源貫通電極が、x方向とy方向の2次元的に並んで形成されている。
図2は、図1のDRAM10の一例としてチャネル1の構成を示すブロック図である。なお、本実施例では、他のチャネル2〜4についても、図2に示したチャネル1と実質的に同一の構成を有するものとする。
リード/ライト制御部102には、半導体装置100の外部端子から、コマンドCMD、アドレスADD、クロックCKが供給される。また、外部電圧VDD,VSSもリード/ライト制御部102に供給される。リード/ライト制御部102は、内部電圧生成回路及びアクセスコントロール回路を含む。内部電圧生成回路は外部電圧VDD,VSSから各種の内部電圧を生成し、アクセスコントロール回路はコマンドCMD、アドレスADD、クロックCKにしたがってメモリセルアレイ104にアクセスする。
メモリセルアレイ104は、複数のワード線およびビット線を含み、それらの交点にあるメモリセルがデータを保持する。リード/ライト制御部102は、コマンドCMDやアドレスADD、クロックCKにしたがって、ワード線やビット線を選択的に活性化することにより、所望のメモリセルへの読み書きを実行する。
メモリセルアレイ104は、リード/ライト制御部102、入出力回路106を介して、外部装置とデータDQを送受する。入出力回路106は、外部電圧VDDQ,VSSQが供給され、データDQの入出力を制御する。ライトデータは、入出力回路106からリード/ライト制御部102を介して、メモリセルアレイ104の所望のメモリセルに書き込まれる。リードデータは、メモリセルアレイ104からリード/ライト制御部102、入出力回路106を介して外部に出力される。ここで、図2では、説明を簡単にするため、1つのデータDQを転送経路、すなわち、1つの入出力回路106と1つのデータ端子DQのみを示したが、複数の転送経路が配置されていてもよい。一例として、チャネル1には、128本のデータ転送経路を配置してもよい。この構成では、チャネル1は、同時に128個のデータDQを外部と送受信することができる。
以下、コマンドCMD、アドレスADD、クロックCKおよびデータDQをまとめて「信号」、外部電圧VDD,VSS,VDDQ,VSSQを「電源」とよぶ。
図3は、図1に示した半導体装置を含む積層半導体装置200の模式的な断面構造図である。半導体装置200は、3つのチップが積層された構造を有する。すなわち、下層側から順に、チップC0,C1,C2が積層されている。チップC0は、例えば半導体装置200を制御するSOC(System on Chip;コントローラチップ)であり、チップC1(スライスS0)とチップC2(スライスS1)は、図1に示した半導体装置100を含むメモリチップである。半導体装置200は、チップC0,C1,C2が一体的にパッケージングされたシステムである。チップC0を除く、チップC1およびチップC2で構成されれば、それは一体的にパッケージングされた受動素子としての半導体装置である。チップC1およびチップC2は、チップC0の制御のもと、チップC0と通信を行う。チップC0は、外部端子TEを介して外部と通信する。チップC1とチップC2は、チップC0の各チャネル制御を介して互いに通信してもよい。たとえば、チャネル間のデータのコピーや、チップC0のSOC内でのデータ処理に関連するチャネル間のデータ処理に有用である。また、チップC1とチップC2は、チップC0の制御のもと、チップC0と外部端子TEを介して外部と接続してもよい。メモリチップであるチップC1、C2は、それぞれ図1に示したとおり、4つのチャネル1〜4に対応する領域に区分されている。ここで、積層されるチップC1、C2の枚数は、1枚であっても(チップC1のみ)よいし、2枚以上であってもよい。
図3に示すように、チップC0,C1,C2の対応する端子同士は、半導体装置200内を積層方向に貫通する貫通電極TSVを介して電気的に接続されている。具体的には、これら複数の貫通電極は、複数の信号端子同士をそれぞれ接続する複数の信号貫通電極と複数の電源端子同士をそれぞれ接続する複数の電源貫通電極とを含む。また、半導体装置200の底面には複数の外部端子TEが形成され、チップC0,C1,C2の対応する端子群と電気的に接続されている。
次に、図1の半導体装置10に形成された信号貫通電極および電源貫通電極の構成について順に説明する。
図4は、信号貫通電極110Sの構造図である。上側の図は信号貫通電極110Sの平面図であり、下側の図は線分A−Bにおける断面図である。半導体装置100は、半導体基板120、半導体基板120の上方に形成された第1の絶縁層121、第1の絶縁層121の上方に形成された第2の絶縁層122を含む。
半導体基板120は、シリコン等で形成される。第1の絶縁層121は、シリコン酸化膜、シリコン窒化膜等を含む絶縁層である。また、この第1の絶縁層121には、トランジスタ等で形成され、半導体装置100の実質的な回路動作を実行する不図示の各種回路素子が形成されている。第2の絶縁層122は、シリコン酸化膜、シリコン窒化膜等を含む絶縁層である。また、この第2の絶縁層122には、複数の金属配線層M0〜M3を含む多層配線層が形成される。後述の信号貫通電極のパッド部140SのそれぞれのパッドPS0〜PS3は、多層配線層のそれぞれの金属配線層M0〜M3として形成される。
信号貫通電極110Sは、半導体基板120、第1の絶縁層121、第2の絶縁層122をz軸方向に貫く信号伝達経路である。信号貫通電極110Sの両端には、表面バンプ114Sと裏面バンプ116Sが形成され、これらのバンプが半導体装置100の信号端子となる。
信号貫通電極110Sの貫通部分は、胴体部142Sとパッド部140Sに大別される。胴体部142Sは半導体基板120と第1の絶縁層121を貫通してパッド部140中のパッドPS0に到達する。パッド部140Sは第2の絶縁層122に、多層配線層として形成される。この多層配線層としては、パッド部140Sの他に、信号線150などの各種配線が形成される。本実施例では、パッド部としてパッドPS0(M0)〜PS3(M3)の4層を含む構成となっている。また、図4では、パッドPS2(M2)と同一の配線層M2にy軸方向に延伸する信号線150が設置されている。
パッド部140Sにおいては、配線層M0〜M3の4層に対応して、4枚のパッドPS0〜PS3が設置される。パッドPS0〜PS3は、互いに複数のスルーホール電極132Sにより接続される。図4では、9つのスルーホール電極132SによりパッドPS0〜PS3が互いに接続される。このため、たとえば、裏面バンプ116Sから入力された信号は、胴体部142Sを介して、パッドPS0に供給され、スルーホール電極132S及びパッドPS1〜PS3を経由して表面バンプ114Sに伝送される。逆に、表面バンプ114Sから入力された信号は、パッドPS3に供給され、スルーホール電極132S及びパッドPS2〜PS0を介して胴体部142Sに供給され、裏面バンプ116Sに伝送される。更に、図4では、配線層M2の信号線150は、配線層M2のパッドPS2と伝達線152を介して接続されている。このため、信号貫通電極110Sを通過する信号は、信号線150にも供給される。
図5は、比較例における電源貫通電極110P'の構造図である。本実施形態における電源貫通電極110Pの構造について説明する前に、一般的に考えられる電源貫通電極110P'の構造とその問題点について説明する。
上側の図は電源貫通電極110P'の平面図であり、下側の図は線分A−Bにおける断面図である。電源貫通電極110P'の両端にも、表面バンプ114P'と裏面バンプ116P'が形成され、これらのバンプが半導体装置100の電源端子となる。なお、図5において、図4と同一の構成要素には、同一の符号を付し、その説明を省略するものとする。
図5では、配線層M2として、信号線150だけでなく電源線154も形成されている。電源貫通電極110P'のパッド部140P'にも、配線層M0〜M3の4層に対応して、4枚のパッドPP0'〜PP3'が設置される。パッドPP0'〜PP3'は、互いに複数のスルーホール電極132P'により接続される。図5では、25個のスルーホール電極132P'によりパッドPP0'〜PP3'は互いに接続される。このため、例えば、裏面バンプ116P'から入力された電源電圧は、胴体部142P'を介して、パッドPP0'に供給され、スルーホール電極132P'及びパッドPP1'〜PP3'を経由して表面バンプ114P'に伝送される。逆に、表面バンプ114P'から入力された電源電圧は、パッドPP3'に供給され、スルーホール電極132P'及びパッドPP2'〜PP0'を介して胴体部142P'に供給され、裏面バンプ116P'に伝送される。図5では、配線層M2の電源線154は、配線層M2のパッドPP2'と伝達線152を介して接続されている。このため、電源貫通電極110P'の電源電圧は、電源線154にも供給される。
信号貫通電極110Sに比べると、電源貫通電極110P'はスルーホール電極132P'の数が多い。これは、電源電圧の伝送時における電圧降下を抑制するためである。パッドPS0〜PS3よりも多くのスルーホール電極132P'によりパッドPP0'〜PP3'を互いに接続する必要があるため、信号貫通電極110SのパッドPS0〜PS3よりも電源貫通電極110P'のパッドPP0'〜PP3'の方が面積が大きくなる。
次に、比較例における電源貫通電極110P'と信号貫通電極110Sを格子状に配列したときに生じる問題点について説明する。
図6は、比較例における配線の模式図である。図6では、貫通電極110(信号貫通電極110Sと電源貫通電極110P')が格子状に配列されている。図6は、配線層M0〜M3のいずれかの層に対応する。上述の通り、貫通電極110は、信号貫通電極110Sと電源貫通電極110P'とを含み、電源貫通電極110P'のパッドPP0'〜PP3'は信号貫通電極110Sのそれよりも面積が大きい。貫通電極110と貫通電極110の間の間隔である電極間隔に、信号線150や電源線154が配線される。上述の通り、電源貫通電極110P'のパッドPP0'〜PP3'は信号貫通電極110SのパッドPS0〜PS3それよりも大きいので、電極間隔は実質的には電源貫通電極110P'のパッドPP0'〜PP3'によって規定される。いいかえれば、電源貫通電極110P'のパッドPP0'〜PP3'が配線領域を圧迫している。
充分な電極間隔を確保するためには、貫通電極110をまばらに配置(低密度配置)すればよい。つまり、隣接する貫通電極110の間隔を十分に確保すればよい。しかし、隣接する貫通電極110の間隔を広げることによって貫通電極110の実装密度を下げると、貫通電極の配置領域が大きくなるため、半導体装置100が形成されたチップの面積が増大する。
図7および図8は、本実施形態における電源貫通電極110Pの構造図である。図7の上側の図は電源貫通電極110Pの平面図であり、下側の左図は線分A−Bにおける断面図、図8は図7の上図に示された線分C−Dにおける断面図である。電源貫通電極110Pの両端にも、表面バンプ114Pと裏面バンプ116Pが形成され、これらのバンプが半導体装置100の電源端子となる。なお、図7、図8において、図4および図5と同一の構成要素には、同一の符号を付し、その説明を省略するものとする。
電源貫通電極110Pは、半導体基板120、第1の絶縁層121、及び、第2の絶縁層122をz軸方向に貫く電源電圧伝達経路である。電源貫通電極110Pの両端には、表面バンプ114Pと裏面バンプ116Pが形成され、これらのバンプが半導体装置100の電源端子となる。
電源貫通電極110Pの貫通部分は、胴体部142Pとパッド部140Pに大別される。胴体部142Pは半導体基板120及び第1の絶縁層121を貫通してパッド部140P中のパッドPP0に到達する。パッド部140Pは第2の絶縁層122に、多層配線層として形成される。この多層配線層としては、パッド部140Pの他に、信号線150、電源線154などの各種配線が形成される。本実施例では、パッド部140PとしてパッドPP0(M0)〜PP3(M3)の4層を含む構成となっている。また、図7、図8では、パッドPP2(M2)と同一の配線層M2にx軸方向に延伸する電源線154が設置されている。
パッド部140Pにおいては、配線層M0〜M3の4層に対応して、4枚のパッドPP0〜PP3が設置される。パッドPP0〜PP3は、互いに複数のスルーホール電極132Pにより接続される。
ここで、図5の比較例に示した電源貫通電極110P'と本実施形態における電源貫通電極110Pとの違いは、パッドPP0〜PP3の形状である。本実施形態におけるパッドPP0〜PP3は、x軸方向に長い矩形形状となっている。スルーホール電極132Pの数は、3行×7列で21本である。もちろん、8列なら24本、9列なら27本となり、パッドPP0〜PP3の長さ調整によりパッドPP0〜PP3を互いに接続するスルーホール電極132Pの数を充分に確保できる。y方向においては、電源貫通電極110PのパッドPP0〜PP3の幅は、信号貫通電極110SのパッドPS0〜PS3の幅と実質的に等幅である。
裏面バンプ116Pに供給された電源電圧は、胴体部142Pを介して、パッドPP0に供給され、スルーホール電極132P及びパッドPP1〜PP3を経由して表面バンプ114Pに供給される。逆に、表面バンプ114Pから供給された電源電圧は、パッドPP3に供給され、スルーホール電極132P及びパッドPP2〜PP0を介して胴体部142Pに供給され、裏面バンプ116Pに供給される。更に、図7では、配線層M2の電源線154は、配線層M2のパッドPP2と伝達線152を介して接続されている。このため、電源貫通電極110Pを通過する電源電圧は、電源線154にも供給される。
図9は、本実施形態における配線の模式図である。本実施形態においては、信号線150や電源線154に隣接する電源貫通電極110PのパッドPP〜PP3は、配線の延伸方向を長手方向とする矩形形状である。たとえば、x方向に伸びる配線(信号線150,電源線154)に隣接する電源貫通電極110Pの場合、パッドPP0〜PP3はy方向よりもx方向に長い形状となっている。y方向に沿った電源貫通電極110SのパッドPP0〜PP3の長さと信号貫通電極110Sの長さは、実質的に等しい。この結果、電源貫通電極110Pの大きなパッドPP0〜PP3によって配線領域が圧迫されないため、貫通電極110が設けられる領域の面積を大幅に拡大することなく、充分な配線領域を確保しやすい構成となっている。y方向に伸びる配線に隣接する電源貫通電極110Pの場合には、同様の理由により、パッドPP0〜PP3はx方向よりもy方向に長い形状となっている。以上の構成により、貫通電極110が設けられる領域の面積を大幅に拡大することなく、充分な配線領域を確保し、かつ、電源貫通電極110Pに対して充分な数のスルーホール電極132Pを設置できる。
図10は、本実施形態における配線の詳細な構造図である。図10は、配線層M2、M3を表記している。配線層M2および配線層M3には、それぞれ4本の配線が設置されている。ここで、配線層M3に配置された複数の配線はx方向に延伸しており、また、配線層M2に配置された配線はy方向に延伸している。配線層M2、M3のそれぞれにおいて、内側の2本が信号線150であり、外側の2本が電源線154である。電源貫通電極110P−1は配線層M3として形成されたパッドPP3が伝達線152を介して電源線154(M3層)と接続され、信号貫通電極110S−1は配線層M2として形成されたパッドPS2が伝達線152とスルーホール160を介して信号線150(M3層)と接続される。電源貫通電極110P−2は、配線層M2として形成されたパッドPP2が電源線154(M2層)と接続される。信号貫通電極110S−2は配線層M3として形成されたパッドPP3が信号線150(M2層)とスルーホール160を介して接続される。
先述の理由により、電源貫通電極110P−1のパッドPP3は隣接する電源線154(M3層)の延伸方向(x方向)を長手方向とする矩形形状となっており、電源貫通電極110P−2のパッドPP2は隣接する電源線154(M2層)の延伸方向(y方向)を長手方向とする矩形形状となっている。この結果、信号貫通電極110Sと電源貫通電極110Pを同一の電極間隔で配列しても、配線領域を充分に確保しやすい構成となっている。
図11は、図7、8に示した電源貫通電極110Pの変形例を示す。なお、図11において、図7,8と同一の構成要素に関しては、図7,8と同一の符号を付してその説明を省略する。図11に示す例では、金属配線層M0〜M3の間の間隔が等間隔ではない。具体的には、金属配線層M0と金属配線層M1との間の間隔が、金属配線層M1と金属配線層M2との間隔及び金属配線層M2と金属配線層M3との間隔よりも大きい。図11に示した電源貫通電極1101Pでは、金属配線層の上述のような構成に基づき、金属配線層M0として形成されたパッドPP01と金属配線層M1として形成されたパッドPP11とを接続するスルーホール電極1321P1個あたりの抵抗値が、パッドPP11と金属配線層M2として形成されたパッドPP21とを接続するスルーホール電極1331P1個あたりの抵抗値及びパッドPP21と金属配線層M3として形成されたパッドPP31とを接続するスルーホール電極1341P1個あたりの抵抗値よりも大きくなる。
図11に示す電源貫通電極1101Pでは、上述のスルーホール電極同士の抵抗値の違いに鑑み、スルーホール電極1321Pの数をスルーホール電極1331Pの数およびスルーホール電極1341Pの数よりも多く配置する構成としている。すなわち、パッドPP01のy方向の長さ及びパッドPP11のy方向の長さをパッドPP21のy方向の長さよりも長くしている。即ち、パッドPP01及びパッドPP11の面積をパッドPP21の面積よりも大きくしている。ここで、パッドPP21は、図7,8に示した電源貫通電極110のパッドPP2と同様、金属配線層M2に配置された電源配線154が延伸する方向、すなわちx方向、に沿った長辺を有する矩形上に形成されている。このように構成することで、相対的に抵抗値が大きいパッドP01とパッドP11との間に比較的多くのスルーホール電極1321Pを配置することで電源貫通電極1101Pの抵抗値を小さく、すなわち、電源電圧の電圧降下を抑制しつつ、パッドPP21を含む金属配線層M2では、配線領域を確保することができる。なお、図11では、パッドPP31の面積をパッドPP01及びパッドPP11と実質的に等しい大きさとしてしたが、これは、表面バンプ114Pを形成する際に、パッドPP31をエッチングストップ層として用いるためである。したがって、パッドPP31の面積は、表面バンプ114P形成時のエッチングストップ層として働くために適した大きさであればよく、パッドPP01及びパッドPP11と実質的に同じ面積でなくてもよい。
図12は、本発明の他の実施形態による半導体装置200の断面図である。本実施形態においては、最上層のチップC2'に貫通電極の胴体部が設けられていない点において、図3に示した実施形態と相違している。その他の点については図3に示した実施形態と基本的に同じであることから、同じ要素には同じ符号を付し、重複する説明は省略する。これは、半導体チップC1,C2'がいわゆるフェースダウン方式で積層されているため、最上層のチップC2'に貫通電極の胴体部を設ける必要がないからである。チップC2'の製造工程は、貫通電極の胴体部を形成する工程が省略される他は、チップC1の製造工程と同じである。したがって、チップC2'のチャネルや、貫通電極のパッドを含む多層配線構造などは、チップC1と同じ構造を有しており、同じ工程を経て作製される。チップC2'の厚みは、チップC1の厚みよりも厚くすることが好ましい。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
電源貫通電極110PのパッドPPは、矩形形状である必要はない。たとえば、楕円形状でも横長の菱形形状であってもよい。いずれにしても、配線方向における幅がもっとも大きくなる形状であればよい。なお、配線方向に直交する方向において、信号貫通電極110SのパッドPSの幅と電源貫通電極110PのパッドPPの幅は等幅であることが望ましいが、これは本発明にとって必須の要件ではない。
また、本発明を適用可能な半導体装置としては、上述のいわゆるWide−IO DRAM以外にも、DRAMの外部とのインターフェースを行う部分であるいわゆるフロントエンド部(フロントエンド機能)のみが集積されたインターフェースチップと、DRAMの上記フロンエンド部を除いたバックエンド部(バックエンド機能)のみが集積されたコアチップとを積層し、互いに貫通電極TSVで接続するような積層半導体装置にも適用可能である。さらには、本発明はDRAMに限定されるものではく、複数の信号貫通電極と複数の電源貫通電極とを備える半導体装置であれば応用可能である。
100 半導体装置、102 リード/ライト制御部、104 メモリセルアレイ、106 入出力回路、108 半導体基板、110 貫通電極、110S 信号貫通電極、110P 電源貫通電極、112 コアチップ、114 背面バンプ、116 表面バンプ、132 スルーホール電極、140 パッド部、142 胴体部、150 信号線、152 伝達線、154 電源線、160 スルーホール、CMD コマンド、ADD アドレス、CK クロック、VDD 外部電圧、VSS 外部電圧、VDDQ 外部電圧、VSSQ 外部電圧、DQ データ。
Claims (6)
- 半導体基板と、
前記半導体基板を貫通する複数の貫通電極と、
前記複数の貫通電極の間に設置される配線と、を備え、
前記貫通電極は、前記貫通電極の一部として形成されるパッドを介して前記配線と接続され、
前記パッドは、前記配線の延伸方向である第1の方向における幅が前記第1の方向と直交する第2の方向における幅よりも大きい形状を有することを特徴とする半導体装置。 - 前記パッドの形状は、前記第1の方向における幅が前記第2の方向における幅よりも大きい矩形であることを特徴とする請求項1に記載の半導体装置。
- 前記複数の貫通電極は格子状に配列され、
前記配線は貫通電極の列と平行するように配置されることを特徴とする請求項1または2に記載の半導体装置。 - 前記複数の貫通電極は、信号伝送用の貫通電極である信号貫通電極と、電源電圧伝送用の貫通電力である電源貫通電極を含み、
前記電源貫通電極のパッドは、前記第1の方向における幅が前記第2の方向における幅よりも大きい形状を有することを特徴とする請求項1から3のいずれかに記載の半導体装置。 - 前記電源貫通電極のパッドの前記第1の方向における幅は、前記信号貫通電極のパッドの前記第1の方向における幅よりも大きいことを特徴とする請求項4に記載の半導体装置。
- 前記半導体基板の一方の表面に配線層が形成され、
前記配線と前記パッドは、前記配線層に形成されることを特徴とする請求項1から5のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012253815A JP2013131738A (ja) | 2011-11-24 | 2012-11-20 | 半導体装置 |
US13/683,085 US9640462B2 (en) | 2011-11-24 | 2012-11-21 | Semiconductor device having wiring pad and wiring formed on the same wiring layer |
KR1020120133780A KR101453167B1 (ko) | 2011-11-24 | 2012-11-23 | 반도체 디바이스 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011256565 | 2011-11-24 | ||
JP2011256565 | 2011-11-24 | ||
JP2012253815A JP2013131738A (ja) | 2011-11-24 | 2012-11-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013131738A true JP2013131738A (ja) | 2013-07-04 |
Family
ID=48466084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012253815A Pending JP2013131738A (ja) | 2011-11-24 | 2012-11-20 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9640462B2 (ja) |
JP (1) | JP2013131738A (ja) |
KR (1) | KR101453167B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012243910A (ja) * | 2011-05-18 | 2012-12-10 | Elpida Memory Inc | 半導体チップのクラックのチェックテスト構造を有する半導体装置 |
KR102634290B1 (ko) * | 2018-11-09 | 2024-02-06 | 동우 화인켐 주식회사 | 패드 전극부 및 이를 갖는 터치센서 |
WO2020096405A1 (ko) * | 2018-11-09 | 2020-05-14 | 동우 화인켐 주식회사 | 패드 전극부 및 이를 갖는 터치센서 |
US11476257B2 (en) * | 2020-07-31 | 2022-10-18 | Samsung Electronics Co., Ltd. | Integrated circuit including memory cell and method of designing the same |
CN113286420A (zh) * | 2020-10-28 | 2021-08-20 | 华为技术有限公司 | 一种电路承载板、电源分配单元及设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3908146B2 (ja) | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
KR100905779B1 (ko) * | 2007-08-20 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
US8053900B2 (en) * | 2008-10-21 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect |
JP5130197B2 (ja) | 2008-12-24 | 2013-01-30 | 新光電気工業株式会社 | 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ |
JP2011082450A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
JP5532394B2 (ja) | 2009-10-15 | 2014-06-25 | セイコーエプソン株式会社 | 半導体装置及び回路基板並びに電子機器 |
JP2013101728A (ja) * | 2011-11-07 | 2013-05-23 | Elpida Memory Inc | 半導体装置 |
-
2012
- 2012-11-20 JP JP2012253815A patent/JP2013131738A/ja active Pending
- 2012-11-21 US US13/683,085 patent/US9640462B2/en active Active
- 2012-11-23 KR KR1020120133780A patent/KR101453167B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20130057957A (ko) | 2013-06-03 |
US20130134584A1 (en) | 2013-05-30 |
US9640462B2 (en) | 2017-05-02 |
KR101453167B1 (ko) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11227639B2 (en) | Stacked DRAM device and method of manufacture | |
US10037971B2 (en) | Semiconductor device having plural memory chip | |
JP4534132B2 (ja) | 積層型半導体メモリ装置 | |
JP5372382B2 (ja) | 半導体装置 | |
WO2014077154A1 (ja) | 半導体装置 | |
US9337139B2 (en) | Semiconductor device having compensation capacitor to stabilize power supply voltage | |
JP2013131738A (ja) | 半導体装置 | |
US9418967B2 (en) | Semiconductor device | |
US8860187B2 (en) | Semiconductor device | |
JP2011060909A (ja) | 半導体記憶装置 | |
KR20110099384A (ko) | 와이드 입출력 반도체 메모리 장치 및 이를 포함하는 반도체 패키지 | |
JP2007095911A (ja) | 半導体装置 | |
US9142469B2 (en) | Semiconductor device | |
JP4497327B2 (ja) | 半導体記憶装置 | |
JP4754201B2 (ja) | 半導体装置 | |
JP2006286688A (ja) | 半導体装置 | |
JP2005229118A (ja) | マルチ・ローパッド構造を有する半導体装置、及びそれを製造する方法 | |
JP2011171480A (ja) | 半導体装置 | |
WO2014132835A1 (ja) | 半導体装置 | |
JP2013093450A (ja) | 半導体装置および半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |