JP3546823B2 - スルーホール構造および該スルーホール構造を含むプリント基板 - Google Patents

スルーホール構造および該スルーホール構造を含むプリント基板 Download PDF

Info

Publication number
JP3546823B2
JP3546823B2 JP2000271251A JP2000271251A JP3546823B2 JP 3546823 B2 JP3546823 B2 JP 3546823B2 JP 2000271251 A JP2000271251 A JP 2000271251A JP 2000271251 A JP2000271251 A JP 2000271251A JP 3546823 B2 JP3546823 B2 JP 3546823B2
Authority
JP
Japan
Prior art keywords
hole
signal
printed circuit
circuit board
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000271251A
Other languages
English (en)
Other versions
JP2002094205A (ja
Inventor
馨 小林
裕幸 森
公博 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2000271251A priority Critical patent/JP3546823B2/ja
Priority to US09/921,245 priority patent/US6486414B2/en
Publication of JP2002094205A publication Critical patent/JP2002094205A/ja
Application granted granted Critical
Publication of JP3546823B2 publication Critical patent/JP3546823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板に関し、より詳細には、プリント基板に対して高周波用コネクタを接続するためのスルーホール構造および該スルーホール構造を含むプリント基板に関する。
【0002】
【従来の技術】
プリント基板には、外部装置からの信号入力、電力供給といった種々の目的のため、プリント基板にコネクタを直接接続して用いる場合がある。このような場合、外部装置から入力される信号が高周波数になるほど、インピーダンスの不整合の問題が生じる。このようなインピーダンスの不整合は、信号の伝搬性を低下させたり、信号の伝搬をある場合には不可能とさせてしまうため、プリント基板と特に高周波用コネクタとの接続部におけるインピーダンス不整合をできるだけ生じさせないようにする必要がある。
【0003】
このようなインピーダンスの整合は、従来では、信号用スルーホールの周囲に信号用スルーホールと平行に延びるスルーホール導体を設けることなどにより行われてきている。しかしながらこのような方法では、信号経路付近にスルーホール導体を配置するために、スルーホール導体の間の距離が小さくなり、この結果信号経路の静電容量が増加してしまうという問題も生じる。このような信号経路の静電容量の増加は、特に動作周波数を高めより後続の動作を可能とするべく、高周波用コネクタをプリント基板に接続して信号供給を行う場合には、浮遊容量の増加にも直結するため、充分な対応策とはいえない。
【0004】
また、近年プリント基板に対する高密度実装の要求がますます高まって来ており、このため、高周波信号が伝搬するスルーホール付近に電力供給ラインが設けられる場合も多い。このような場合であっても容易、かつ効果的に高周波用コネクタの接続部におけるインピーダンスを調節できるスルーホール構造およびプリント基板が必要とされている。
【0005】
【発明が解決しようとする課題】
本発明は、上記課題に鑑みてなされたものであり、本発明は、信号経路の静電容量の増加による浮遊容量の増加といった弊害を生じさせず、かつ高周波信号が伝搬される高周波用コネクタの接続部におけるインピーダンスを容易、かつ効果的に調節することができるスルーホール構造およびプリント基板を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の上記目的は、本発明のスルーホール構造およびプリント配線板を提供することにより達成される。
【0007】
すなわち、本発明によれば、プリント基板にコネクタを接続するためのスルーホール構造であって、誘電体基板と、前記誘電体基板に形成され、信号を供給するための導通処理された信号用スルーホールと、前記誘電体基板に形成され、電力を供給するための導電処理された電力用スルーホールと、前記信号用スルーホールと前記電力用スルーホールの間に形成された誘電率調節部と、を含むスルーホール構造が提供される。また、前記誘電率調節部は、導通処理のなされていないスルーホールから構成することができる。前記電力用スルーホールは、前記信号用スルーホールの周囲に配置することができる。前記誘電率調節部は、前記信号用スルーホールと前記電力用スルーホールの間において中心対称または非対称に配置することができる。前記コネクタは、高周波用コネクタとすることができる。
【0008】
また、本発明によれば、誘電体基板が積層されて形成されるプリント基板であって、前記誘電体基板に形成され、信号を供給するための導通処理された信号用スルーホールと、前記誘電体基板に形成され、電力を供給するための導電処理された電力用スルーホールと、前記信号用スルーホールと前記電力用スルーホールとの間に形成された誘電率調節部とを含む、コネクタを接続するためのスルーホール構造を有するプリント基板が提供される。前記誘電率調節部は、導通処理のなされていないスルーホールから構成することができる。前記電力用スルーホールは、前記信号用スルーホールの周囲に配置することができる。前記誘電率調節部は、前記信号用スルーホールと前記電力用スルーホールとの間において中心対称または非対称に配置することができる。前記コネクタは、高周波用コネクタとすることができる。
【0009】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態をもって説明するが、本発明は下記実施の形態に限定されるものではない。
【0010】
図1は、本発明によりプリント基板1に形成されたスルーホール構造2を示した上面図である。本発明のスルーホール構造2は、中心部に信号が伝搬される信号用の導通処理された信号用スルーホール3と、その周囲を取囲むようにして形成された導通処理された電力用スルーホール4と、信号用スルーホール3と、電力用スルーホール4との間に形成された複数の誘電率調節部5とから構成されている。信号用スルーホール3および電力用スルーホール4の導通処理は、ともにスルーホールの内面をメッキ処理することによりメッキスルーホールとすることにより行われている。
【0011】
図1に示すように、本発明のスルーホール構造は、信号用スルーホール3と、この信号用スルーホール3を取囲むように形成された電力用スルーホール4の間のプリント基板領域に、誘電率調節部5が複数形成されていて、本発明のスルーホール構造2により構成される高周波用コネクタのインピーダンス特性を調節している。本発明においては高周波とは、例えば、0.8GHz〜30GHz程度の周波数をいい、このような高周波数用コネクタとしては例えば、具体的にはSMAコネクタを挙げることができる。
【0012】
本発明において使用される誘電率調節部5は、種々の方法により構成することができる。例えば、図1に示した実施の形態においては、誘電率調節部5は、内部にメッキを施さないスルーホールにより構成されている。このように構成された誘電率調節部5は、内部に空気(比誘電率=1)が充填され、通常エポキシ樹脂といった誘電体で形成されるプリント基板の平均的な比誘電率、約4よりも信号用スルーホール3と、電力用スルーホール4の間の平均比誘電率を低下させている。
【0013】
一般に、インピーダンスまたはキャパシタンスは、誘電率調節部5としてスルーホールを用いる場合には、スルーホールの径、数、スルーホール内に充填されている誘電体の誘電率、およびスルーホール形成位置により変化する。スルーホール径を大きくすればインピーダンスを大きくすることができる。スルーホールの数を多くすれば、同様にインピーダンスを大きくすることができる。また、スルーホール内に充填する誘電体の誘電率についていえば、誘電率が小さいほどインピーダンスは高く、誘電率が大きいほど、インピーダンスは低くなる。さらにスルーホール位置についていえば、信号用スルーホール3と電力供給用するホールの中心を結ぶ直線上に誘電率調節部5としてのスルーホールを設けることがインピーダンスを大きく調整することができる。また、誘電率調節部5として用いられるスルーホールは、高周波数の信号の伝搬には均一な電磁界の形成が必要とされるため、誘電率調節部5は、信号用スルーホール3を中心として中心対称に配置することが望ましい。
【0014】
また、本発明の誘電率調節部5は、誘電率調整のために形成したスルーホール5の内部に例えば、チタン酸バリウム、PZT、ポリフッ化ビニリデン(PVDF)といった無機または有機の強誘電体を充填することができる。この場合には、本発明により、周囲のエポキシ樹脂の比誘電率よりも、スルーホール構造2の領域における平均比誘電率を増加させることにより、インピーダンス整合を行うことも可能である。
【0015】
図2には、本発明のスルーホール構造2の別の実施の形態を示した図である。図2に示したスルーホール構造2の別の実施の形態では、上述した誘電率調節部5が、信号用スルーホール3と、電力用スルーホール4との間に中心対称ではなく、非対称に配置されているのが示されている。本発明においては、上述した誘電率調節部5は、スルーホール構造2の領域においてインピーダンスの不整合を、特に高周波数において低下させることができる限り、いかなる数および配置としても形成することができる。
【0016】
上述した誘電率調節部5をスルーホールで形成する場合には、スルーホールの径を、約300μmとすることができる。このスルーホールの径についても本発明においては適宜用いることができる。また、誘電率調節部5は、スルーホールの径、配置、誘電率調節部5の内部の誘電体の比誘電率、プリント基板1の構造・材質にも依存するが、高周波用コネクタとして本発明のスルーホール構造2を提供する場合には、インピーダンスが35Ω〜70Ωの範囲となるように適宜設定することができる。
【0017】
図3は、本発明のスルーホール構造2が形成された領域において、図1の矢線A−Aに沿って断面とした本発明のプリント基板1の断面を示した図である。本発明のスルーホール構造2は、エポキシ樹脂といった誘電体層6で形成された基板が積層されて、多層の構成として形成されている。この誘電体層6の内部には、電力を供給するための電力用配線7および電気信号を伝搬させるための信号配線8などが形成されている。本発明のスルーホール構造2は、プリント基板1を通して上下に延ばされているのが示されている。
【0018】
図3に示されたスルーホール構造2は、電力用スルーホール4が、メッキスルーホールで形成されており、誘電率調節部5が、メッキされていないスルーホールで形成され、内部に空気が充填されている。さらにスルーホール構造2の中心部には、高周波信号が伝搬される信号用スルーホール3が形成されているのが示されている。図3においては、信号用スルーホール3と、電力用スルーホール4と、誘電率調節部5とが中心対称に配置されているのが示されているが、上述したように本発明においては、インピーダンス不整合を低減させることができる限り、いかなる配置とすることもできる。
【0019】
図4は、本発明のスルーホール構造のインピーダンス調整の大きさをシミュレーションした図である。図4は、誘電率調節部5としてスルーホールを用い、所定の径の誘電率調節用のスルーホールに対して、誘電率調節用のスルーホール径を変化させた場合の相対スルーホール径を横軸としている。また、図4では、縦軸には誘電率調節用のスルーホールを形成しない従来のスルーホール構成のインピーダンスおよびキャパシタンスを100%としたときの本発明のスルーホール構成により得られるインピーダンスおよびキャパシタンスの変化とされている。
【0020】
なお、シミュレーションは、誘電率調節用のスルーホールを2つ配置したスルーホール構成および誘電率調整用のスルーホールを4つ配置したスルーホール構成の2種のスルーホール構成について行い、誘電率調節用のスルーホール内には、空気を充満させたものとして行った。図5には、シミュレーションに用いたスルーホール構成を、図5に示す。図5(a)が、2スルーホールを誘電率調節部5として配置した本発明のスルーホール構成であり、図5(b)が、4スルーホールを誘電率調節部5として配置した本発明のスルーホール構成を示した図である。
【0021】
図4に示されるように、相対スルーホール径を変化させることにより、インピーダンスおよびキャパシタンスを連続的に調節できることがわかる。したがって、本発明によれば、インピーダンスまたはキャパシタンスの調節を、従来にまして容易かつ高精度に行うことができることがわかる。
【0022】
図6は、図2に示した本発明のスルーホール構造2を形成したプリント基板1へと高周波信号を入力した際に生じる、反射の過渡的特性を示した図である。図6においては、縦軸が電圧(mV:1Div=20mV)であり、横軸が時間(1Div=50ps)である。誘電率調節部5として形成したスルーホールは、図2に示す実施の形態においては非対称とされているが、誘電率調節部5を、中心対称に配置しても同様の効果を得ることができる。入力信号としては、入力電圧V=200mV、立上がり時間T=50psの信号を用いた。図6に示されているように、本発明のスルーホール構造2により構成された高周波コネクタにおける反射は、約12mVのディップを形成している。さらに、ディップが形成された後には、反射により生じる電圧変動における振幅が低減されているのが示されている。
【0023】
比較のため、図7に示した構成として、誘電率調整用のスルーホールを形成せずに、高周波用コネクタを構成し、同一の入力信号に対する過渡的特性について検討を加えた。図7においては、縦軸が電圧(mV:1Div=10mV)であり、横軸が時間(1Div=50ps)である。図7に示されたスルーホール構造には、誘電率調節部5が全く形成されていない。図8に、図7に示したスルーホール構造を用いた場合について得られた入力信号に対する過渡的反射特性を示す。
【0024】
図8に示されるように、図7の構成として形成された誘電率調節部5を用いないスルーホール構造を用いた高周波用コネクタでは、入力信号に対して約20mVのディップが形成されているのが示されている。また、ディップが形成された後の電圧の振幅も図6に示した本発明の実施の形態のスルーホール構造を用いた高周波用コネクタに比して大きいことがわかる。したがって、本発明のスルーホール構造および該スルーホール構造を用いたプリント基板は、インピーダンス整合を可能とし、この結果反射を低減させ、さらには反射後の電圧変動を低減させることが可能となる。
【0025】
これまで本発明を図面に示した実施の形態に基づいて説明してきたが、本発明は、図面に示した実施の形態に限定されるものではなく、誘電率調節部の形状、配置、数、およびビルドアッププリント配線板、銅張りプリント配線板といった、プリント基板の種類・材料などについては、これまで知られたいかなる構成であっても、本発明の効果が得られる限り本発明が適用できる。
【図面の簡単な説明】
【図1】本発明のスルーホール構造を示した図。
【図2】本発明のスルーホール構造の別の実施例を示した図。
【図3】本発明のスルーホール構造が形成された部分におけるプリント基板の断面図。
【図4】インピーダンスおよびキャパシタンスの相対スルーホール径に対する変化をシミュレーションした図。
【図5】図4のシミュレーションに使用したスルーホール構成を示した図。
【図6】本発明のプリント配線板に形成された高周波用コネクタの反射過渡特性を示した図。
【図7】誘電率調節部を設けずにスルーホールにより形成した高周波用コネクタ部の上面図。
【図8】図7に示した高周波用コネクタの反過渡射特性を示した図。
【符号の説明】
1…プリント基板
2…スルーホール構造
3…信号用スルーホール
4…電力用スルーホール
5…誘電率調節部
6…誘電体層
7…電力用配線
8…信号配線

Claims (8)

  1. プリント基板にコネクタを接続するためのスルーホール構造であって、
    誘電体基板と、
    前記誘電体基板に形成され、信号を供給するための導通処理された信号用スルーホールと、
    前記誘電体基板に形成されると共に前記信号用スルーホールの周囲に配置され、かつ電力を供給するための導電処理された電力用スルーホールと、
    前記信号用スルーホールと前記電力用スルーホールの間に形成された誘電率調節部と、を含むスルーホール構造。
  2. 前記誘電率調節部は、導通処理のなされていないスルーホールから構成される、請求項1に記載のスルーホール構造。
  3. 前記誘電率調節部は、前記信号用スルーホールと前記電力用スルーホールの間において中心対称または非対称に配置される、請求項1または2に記載のスルーホール構造。
  4. 前記コネクタは、高周波用コネクタである請求項1〜のいずれか1項に記載のスルーホール構造。
  5. 誘電体基板が積層されて形成されるプリント基板であって、前記誘電体基板に形成され、信号を供給するための導通処理された信号用スルーホールと、前記誘電体基板に形成されると共に前記信号用スルーホールの周囲に配置され、かつ電力を供給するための導電処理された電力用スルーホールと、前記信号用スルーホールと前記電力用スルーホールとの間に形成された誘電率調節部とを含む、コネクタを接続するためのスルーホール構造を有する、プリント基板。
  6. 前記誘電率調節部は、導通処理のなされていないスルーホールから構成される、請求項5に記載のプリント基板。
  7. 前記誘電率調節部は、前記信号用スルーホールと前記電力用スルーホールとの間において中心対称または非対称に配置される、請求項5または6に記載のプリント基板。
  8. 前記コネクタは、高周波用コネクタである、請求項5〜7のいずれか1項に記載のプリント基板。
JP2000271251A 2000-09-07 2000-09-07 スルーホール構造および該スルーホール構造を含むプリント基板 Expired - Fee Related JP3546823B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000271251A JP3546823B2 (ja) 2000-09-07 2000-09-07 スルーホール構造および該スルーホール構造を含むプリント基板
US09/921,245 US6486414B2 (en) 2000-09-07 2001-08-01 Through-hole structure and printed circuit board including the through-hole structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271251A JP3546823B2 (ja) 2000-09-07 2000-09-07 スルーホール構造および該スルーホール構造を含むプリント基板

Publications (2)

Publication Number Publication Date
JP2002094205A JP2002094205A (ja) 2002-03-29
JP3546823B2 true JP3546823B2 (ja) 2004-07-28

Family

ID=18757565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271251A Expired - Fee Related JP3546823B2 (ja) 2000-09-07 2000-09-07 スルーホール構造および該スルーホール構造を含むプリント基板

Country Status (2)

Country Link
US (1) US6486414B2 (ja)
JP (1) JP3546823B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3820955B2 (ja) * 2001-10-12 2006-09-13 日本電気株式会社 ビルドアップ基板とその製造方法
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
US6988898B2 (en) * 2002-02-12 2006-01-24 Mitsubishi Denki Kabushiki Kaisha Signal repeating device
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
US7435912B1 (en) * 2002-05-14 2008-10-14 Teradata Us, Inc. Tailoring via impedance on a circuit board
US6801880B2 (en) * 2002-07-02 2004-10-05 Dell Products L.P. System and method for minimizing a loading effect of a via by tuning a cutout ratio
US6710266B2 (en) * 2002-07-26 2004-03-23 Intel Corporation Add-in card edge-finger design/stackup to optimize connector performance
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
JP4652230B2 (ja) * 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
KR100631922B1 (ko) * 2004-02-23 2006-10-04 삼성전자주식회사 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법
US7388158B2 (en) * 2004-09-17 2008-06-17 Terdyne, Inc. Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器
WO2008015989A1 (fr) * 2006-08-02 2008-02-07 Nec Corporation Carte de câblage imprimé
JP5130197B2 (ja) * 2008-12-24 2013-01-30 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
US9084353B2 (en) 2010-06-29 2015-07-14 Fci Structured circuit board and method
JP2012129350A (ja) * 2010-12-15 2012-07-05 Hitachi Ltd 多層プリント基板
TWI459520B (zh) * 2011-01-31 2014-11-01 Xintec Inc 轉接板及其形成方法
US9560741B2 (en) 2013-10-10 2017-01-31 Curtiss-Wright Controls, Inc. Circuit board via configurations for high frequency signaling
US9860975B2 (en) * 2014-01-30 2018-01-02 Hewlett Packard Enterprise Development Lp Thermal relief pad
CN204244570U (zh) * 2014-11-26 2015-04-01 深圳市一博科技有限公司 一种减小过孔串扰的pcb板结构
JP2016213089A (ja) * 2015-05-11 2016-12-15 株式会社オートネットワーク技術研究所 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線
CN205336651U (zh) * 2016-01-21 2016-06-22 京东方科技集团股份有限公司 一种印刷电路板及具有该印刷电路板的电子设备
US10276282B2 (en) * 2017-07-28 2019-04-30 Raytheon Company Coaxial transmission line structure
CN109890130A (zh) * 2019-03-29 2019-06-14 苏州浪潮智能科技有限公司 一种印刷电路板
CN112118674B (zh) * 2019-06-21 2023-01-10 泰科电子(上海)有限公司 电路板和连接器
CN110536548A (zh) * 2019-09-20 2019-12-03 苏州浪潮智能科技有限公司 一种印刷电路板及电子产品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE243021C (ja) * 1910-03-09
US5036301A (en) * 1989-03-30 1991-07-30 Sony Corporation Filter apparatus
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
JPH05206601A (ja) * 1992-01-28 1993-08-13 Fujitsu Isotec Ltd プリント基板及びそのアース方法
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
JP3355353B2 (ja) * 1993-08-20 2002-12-09 ケル株式会社 電気コネクタ
JP2803574B2 (ja) * 1994-08-30 1998-09-24 日本電気株式会社 コネクタのプレスイン端子及びその製造方法
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
US6259039B1 (en) * 1998-12-29 2001-07-10 Intel Corporation Surface mount connector with pins in vias
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法

Also Published As

Publication number Publication date
JP2002094205A (ja) 2002-03-29
US20020027020A1 (en) 2002-03-07
US6486414B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
JP3546823B2 (ja) スルーホール構造および該スルーホール構造を含むプリント基板
JP3206561B2 (ja) 多層配線基板
US9265149B2 (en) Printed wiring board and method for manufacturing the same
US7732913B2 (en) Semiconductor package substrate
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
US20060158280A1 (en) High frequency and wide band impedance matching via
JP2004327690A (ja) プリント配線基板
US6495772B2 (en) High performance dense wire for printed circuit board
WO2006089701A1 (en) Air void via tuning
JP2007116179A (ja) 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法
WO2001001453A2 (en) Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards
KR20040000454A (ko) 전송선로형 컴포넌트
US9814131B2 (en) Interconnection substrate
TWI706696B (zh) 具有與電磁吸收材料耦合之短柱的印刷電路板
JP2007158675A (ja) 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ
WO2009144829A1 (en) Multilayer substrate
JP2000216510A (ja) プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
US7046100B2 (en) Direct current cut structure
JPH11150371A (ja) 多層回路基板
US11343905B2 (en) Asymmetric differential via stubs for skew compensation
US20080053689A1 (en) Substrate for high-speed circuit
JP2009088063A (ja) 半導体装置およびその設計方法
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
US6903431B2 (en) Substrate method and apparatus
JP5286694B2 (ja) 電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees