JP2012129350A

JP2012129350A - 多層プリント基板

Info

Publication number: JP2012129350A
Application number: JP2010279172A
Authority: JP
Inventors: Tetsuya Tanaka; 哲也田中; Takashi Funada; 孝船田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-12-15
Filing date: 2010-12-15
Publication date: 2012-07-05

Abstract

【課題】多層基板において信号ビアのインピーダンスを改善する。
【解決手段】導体を除去した非グランド部３１を有するグランド層と信号層と絶縁層によって構成される多層基板において、非グランド部３１と、信号層と絶縁層の非グランド部に対応する位置に信号ビア２１と信号ビア２２と空洞４１〜空洞４４を設ける。空洞の形状と位置および個数により信号ビアのインピーダンスを調整することにより、信号ビアのインピーダンスの低下を抑えるプリント基板を提供することができた。
【選択図】図７

Description

本発明は、多層プリント基板に係り、特に信号伝送路におけるインピーダンスを調整することができる多層プリント基板に関する。

近年、デバイスは、高速化、高機能化、高集積化している。この結果、デバイスを実装するプリント基板は、電源、グランド、データ信号、制御信号の入出力ピンを多数有している。また、様々な機能を有した複数のデバイスを一枚の回路基板に実装するために、プリント基板は、高密度実装化が行なわれている。そのため、プリント基板は、各デバイスの入出力ピンを接続するために、複数層を使って信号線の引出をする。信号線の特性インピーダンスを安定させるために、プリント基板は、信号層の隣接層にグランド層が設けられる。この結果、プリント基板は、信号層、グランド層といった導体層が多く設けられる。そのため、異なる層間の信号線を接続する信号ビアは、１層または複数層の導体層を跨ぐ。

この導体層の跨ぎにより、信号ビアと導体層との結合による容量成分が増加する。容量成分は、インピーダンスを減少するように作用するため、信号ビアのインピーダンスが低下する。すなわち、プリント基板の多層化に伴い、インピーダンス調整が困難になっている。また、信号ビアのインピーダンス低下は、高周波信号の減衰などの伝送効率の悪化を招く虞がある。

本技術分野の背景技術として、特許文献１がある。特許文献１の多層基板は、複数の導体層が絶縁層を介してそれぞれ積層され、最上段導体層から最下段導体層までを貫通した導体で形成された信号ビアを複数備えている。また、信号ビアは、最上段導体層から最下段導体層までの任意の複数段に導体接続されている。更に、信号ビアのそれぞれの軸心から所要半径（配置半径）の線上に、１または複数のグランドビアが点在する。特許文献１では、複数の信号ビアと複数の導体層との導電接続段数（引出線数）に応じて、１または複数のグランドビアの配置半径と信号ビアの外径および信号ビアの導電端子部の大きさを変えることで、導体層が設けられることにより生ずる寄生容量を打ち消す。この結果、高周波信号の減衰などの伝送効率への悪影響をなくす。

特開２００７−０７３７７２号公報

特許文献１に記載された方法は、信号ビアの外径と導電端子部の大きさおよびグランドビアの配置によって、信号ビアとグランド層との電気的結合による容量成分を制御する。

インピーダンスの誘導成分は、インピーダンスを増す方向に作用する。したがって、信号ビアのインピーダンスの容量成分より誘導成分が大きくなるようなグランド層の層数であれば、容量成分で誘導成分を相殺するようにしてインピーダンス整合を取れるように調整することができ、高周波信号の減衰などの伝送効率への悪影響をなくすことができる。

しかし、信号ビアとグランド層の容量結合によって、誘導成分を容量成分が上回るようなグランド層がある多層基板では、配置されたグランドビアのために、更に容量成分を増すことになり、信号ビアのインピーダンスが低下する。

すなわち、特許文献１の技術では、容量成分を増やすことでインピーダンスの調整をすることはできても、減らす方向で調整することができない。そのため、インピーダンスを調整することができず、高周波信号伝搬経路にインピーダンス不整合を生じ、反射損失が増加することにより伝搬特性が悪くなる。また、グランドビアの配置が信号線の引出線数に応じて制限されるため、ビアや配線領域が制限されるようなＬＳＩや多ピンコネクタの直下では、グランドビアを必要な位置に配置できない。

図１ないし図６を参照して、従来の多層プリント基板を説明する。ここで、図１は、多層プリント基板の平面図である。図２および図３は、多層プリント基板の断面図である。図４は、反射損失の周波数特性を説明する図である。図５は、ＴＤＲ特性を説明する図である。図６は、グランド層のクリアランス部分の電界分布である。

１Ｇｂ／ｓを超えるような高速信号では平衡伝送が行なわれる。この差動信号ビアに従来技術を適用したプリント基板について、図１を参照して説明する。

図１において、多層プリント基板は、最上段（第１層）と最下段（第１３層）の導体層に信号層が配置され、最上段と最下段の間に１１層のグランド層が配置されている。この多層プリント基板は、信号ビア２１、信号ビア２２より任意距離にグランドビア１１とグランドビア１２が配置されている。最上段の導体層の信号線１と信号線２とから、最下段の導体層の信号線３と信号線４とに、信号ビア２１と信号ビア２２とを介して信号を伝搬している。信号線１と信号線２とは、差動信号である逆相の信号を伝搬している。

破線で示す矩形のクリアランス３１は、中間層であるグランド層において、グランド層と、信号ビア２１および信号ビア２２とのショートを防止するために設けた非グランド部分である。

図２と図３は、図１のＡ−ＡおよびＢ−Ｂ断面である。なお、本明細書において、断面図は、断面のみを図示する。図２および図３において、最上段導体層にある信号線１と最下段導体層にある信号線３との間には、グランド層５１〜グランド層６１が配置されている。グランド層５１〜グランド層６１は、グランドビア１１とグランドビア１２とに繋がっている。グランド層５１〜グランド層６１には、信号ビアとの絶縁のためにクリアランス３１が設けられている。また、信号線は、５０Ωの特性インピーダンスで配線されている。

図４を参照して、電磁界解析を使って、解析対象の電気的特性を示すＳパラメーターを求め、差動モードの反射損失を算出し、その絶対値の周波数特性を説明する。図４において、縦軸は反射損失[ｄＢ]、横軸は周波数[ＧＨｚ]である。図１の多層プリント基板の反射損失の周波数特性は、６ＧＨｚで−１８ｄＢである。

図５を参照して、差動モードの反射係数から数値解析によって求めたＴＤＲ（Time Domain Reflectometry）波形を説明する。図５において、縦軸はインピーダンス、横軸は時間である。ＴＤＲ波形の横軸は、距離と見なすこともでき、０.０３ｎｓ付近のピークは、最上層のクリアランス３１部分に対応する。また、０.１１ｎｓ付近のピークは最下層のクリアランス３１部分に対応する。さらに、０.０６ｎｓ付近のボトムは、ビアの底に対応する。

図５において、層数が１３層の多層プリント基板では、信号ビアとグランド層との結合による容量成分により、信号ビアのインピーダンスが線路の特性インピーダンス５０Ωに対して４３Ω（ａｔ０.０６ｎｓ）に下がっている。このため、最上段の信号線と最下段の信号線においてインピーダンス不整合が生じ、反射損失が大きくなっている。この結果、伝送効率が低下する。

本発明の目的は、多層プリント基板において、構造物を配置する領域を新たに必要とすることなく、信号ビアのインピーダンスの低下を抑えて伝送効率を改善する多層プリント基板を提供することにある。

本発明は、導体を除去した非グランド部を有するグランド層と、信号層と絶縁層によって構成される多層プリント基板において、非グランド部と、信号層と絶縁層の非グランド部に対応する位置に信号ビアと空洞を設ける。

上述した課題は、第１の信号層と、第２の信号層と、第１の信号層と第２の信号層とを接続する信号ビアと、第１の信号層と第２の信号層とに挟まれ、信号ビア周辺に第１または第２の信号層との絶縁を確保するクリアランスを有するグランド層と、からなる多層プリント基板において、クリアランスに、信号ビアとグランド層のグランドパターンと間の電気的結合容量を小さくする空洞部を有する多層プリント基板により、達成できる。

本発明に依れば、信号ビア周辺の誘電率を等価的に低減することができる。

従来技術のプリント配線基板の平面図である。図１のＡ−Ａ断面図である。図１のＢ−Ｂ断面図である。反射損失の周波数特性である。ＴＤＲ波形である。グランド層のクリアランス部での電界分布である。信号ビアとグランドビア間に円筒形空洞を設けた多層プリント基板の平面図である。図５のＣ−Ｃ断面図である。図５のＤ−Ｄ断面図である。反射損失の周波数特性である。ＴＤＲ波形である。実施例１の信号ビア間に円筒形空洞を２本多層プリント基板の平面図である。図１２のＥ−Ｅ断面図である。反射損失の周波数特性である。ＴＤＲ波形である。さらに信号ビア間に円筒形空洞を２本追加した多層プリント基板の平面図である。反射損失の周波数特性である。ＴＤＲ波形である。信号ビア間に１つの円筒形空洞を設けた多層プリント基板の平面図である。信号ビア間に２つの円筒形空洞を設けた多層プリント基板の平面図である。信号ビア間に１つの矩形空洞を設けた多層プリント基板の平面図である。信号ビア間と信号ビアとグランドビア間とに矩形空洞を設けた多層プリント基板の平面図である。

以下、本発明の実施の形態について、実施例を用い図面を参照しながら詳細に説明する。なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。

まず、図６を参照して、電磁界解析により求めたクリアランス部の電界分布を説明する。図６において、クリアランス部の電界分布について、電界強度が相対的に強い部分を斜線部７１〜７８で表している。クリアランス３１の斜線部７１〜７８以外の白抜きの部分は、電界強度が弱いだけであって、電界は分布している。

図６において、電界分布は、信号ビア２１と信号２２間の電界分布７５〜電界分布７８より、信号ビア２１からグランドビア１１間の電界分布７１と７２、信号ビア２２からグランドビア１２間の電界分布７３と電界分布７４の方が広がっている。

電界分布は、信号ビア２１と信号ビア２２の中点を原点とするｘ軸について対称だがｙ軸に対して非対称である。また、信号ビア２１または信号ビア２２を原点とするｘ軸およびｙ軸について、非対称である。これらは、信号線１および信号線２が紙面左から信号ビア２１または信号ビア２２に延びていること、信号線１および信号線２の極性が異なることに起因している。

図７ないし図１１を参照して、実施例１を説明する。実施例１は、電界が広く分布している７１〜７４の電界分布を弱めることで、信号ビアのインピーダンスの容量成分を低減する。

図７において、多層プリント基板１００Ａは、図６の電界分布７１〜電界分布７４に、円筒形空洞４１〜円筒形空洞４４の配置したプリント基板である。図７は、従来技術による図１の配置に円筒形空洞を４つ追加した多層プリント基板１００Ａである。図８と図９は、それぞれ図７の多層プリント基板１００ＡのＣ−Ｃ断面図とＤ−Ｄ断面図である。

図７において、多層プリント基板１００Ａは、円筒形空洞４１〜円筒形空洞４４を、信号線１〜信号線４および信号ビア２１と信号ビア２２、グランドビア１１とグランドビア１２、グランド層５１〜グランド層６１に接触しない位置に配置している。また、円筒形空洞４１〜円筒形空洞４４は、最上段導電層の信号線１と信号線２の下面から最下段導電層の信号線３と信号線４の上面までを円筒形に貫通させている。

図７の配置で電磁界解析技術を使って、解析対象の電気的特性を示すＳパラメーターを求め、差動モードの反射係数を算出し、その絶対値の周波数特性を反射損失として示したのが図１０である。図１０と図４の対比により、実施例１を適用することにより、反射損失が６ＧＨｚで−１８ｄＢから−２３ｄＢに低減されている。

差動モードの反射係数から数値解析によって求めたＴＤＲ波形を図１１に示す。図１１と図５の対比により、実施例１を適用することにより、インピーダンスが４３Ωから４５Ωに改善している。

反射損失とインピーダンスの改善理由を簡単に説明する。従来技術において、クリアランス３１にはガラスエポキシが存在した。一方、実施例１では円筒形空洞により、空気層となる。ガラスエポキシの比誘電率εｒは４、空気の比誘電率εｒは１である。平行平板形コンデンサの容量Ｃは、平行平板の面積をＳ、距離をｄ、真空の誘電率をε０とすれば、
Ｃ＝ε０・εｒ・Ｓ／ｄ
で与えられる。したがって、ガラスエポキシを比誘電率εｒの小さい空気に置き換えれば容量成分が小さくなって、特性改善につながった。

実施例１によれば、反射損失とインピーダンスが改善されるので、高周波信号の減衰などの伝送効率への影響を従来技術より改善することができた。

図１２ないし図１５を参照して、実施例２を説明する。実施例２では、電界が広く分布している電界分布７１〜電界分布７６を弱めることで、信号ビアのインピーダンスの容量成分を低減する。

図１２において、電界分布７１〜電界分布７６に、円筒形空洞４１〜円筒形空洞４６の配置を配置する。図１２の多層プリント基板１００Ｂは、実施例１の多層プリント基板１００Ａに円筒形空洞を２つ追加した構造である。図１３は、図１２のＥ−Ｅ断面図である。

図１２の円筒形空洞４１〜円筒形空洞４６は、信号線１〜信号線４および信号ビア２１と信号ビア２２、グランドビア１１とグランドビア１２、グランド層５１〜グランド層６１に接触しない位置に配置している。また、円筒形空洞４１〜円筒形空洞４６は、最上段導電層の信号線１と信号線２の下面から最下段導電層の信号線３と信号線４の上面までを円筒形に貫通させている。

図１２および図１３の配置で電磁界解析を使って、解析対象の電気的特性を示すＳパラメーターを求め、差動モードの反射係数を算出し、その絶対値の周波数特性を反射損失として示したのが図１４である。図１４と図４の比較により、実施例２を適用することにより、反射損失が６ＧＨｚで従来の−１８ｄＢから−２８ｄＢに低減されている。

差動モードの反射係数から数値解析によって求めたＴＤＲ波形を図１５に示す。図１５と図５の比較により、実施例２を適用することにより、インピーダンスが従来の４３Ωから４６Ωに改善している。

実施例２によれば、反射損失とインピーダンスが改善されるので、高周波信号の減衰などの伝送効率への影響を実施例１よりさらに改善することができた。

図１６ないし図１８を参照して、実施例３を説明する。実施例３では、電界が広く分布している電界分布７１〜電界分布７８を弱めることで、信号ビアのインピーダンスの容量成分を低減する。

図１６において、多層プリント基板１００Ｃは、電界分布７１〜電界分布７８に、円筒形空洞４１〜４８を配置する。実施例３の多層プリント基板１００Ｃは、実施例２の多層プリント基板１００Ｂに円筒形空洞を２つ追加した構造である。

図１６の円筒形空洞４１〜円筒形空洞４８は、信号線１〜信号線４および信号ビア２１と信号ビア２２、グランドビア１１とグランドビア１２、グランド層５１〜グランド層６１に接触しない位置に配置している。また、円筒形空洞４１〜円筒形空洞４８は、最上段導電層の信号線１と信号線２の下面から最下段導電層の信号線３と信号線４の上面までを円筒形に貫通させている。

図１４の配置で電磁界解析を使って、解析対象の電気的特性を示すＳパラメーターを求め、差動モードの反射係数を算出し、その絶対値の周波数特性を反射損失として示したのが図１７である。図１７と図４の比較により、実施例３を適用することにより、反射損失が６ＧＨｚで−１８ｄＢから−４１ｄＢに低減されている。

差動モードの反射係数から数値解析によって求めたＴＤＲ波形を図１８に示す。図１８と図５の比較により、実施例３を適用することにより、インピーダンスが４３Ωから４８Ωに改善している。

反射損失とインピーダンスが改善されるので、高周波信号の減衰などの伝送効率への影響を実施例２より、さらに改善することができる。
実施例１ないし実施例３より、空洞の開け方によって、インピーダンスを可変にでき、インピーダンスを調整することができることがわかる。

その他の実施例として、信号ビア間の電気的結合を緩和するために、信号ビア２１と信号ビア２２間に円筒形空洞８１を１つ設けたのが図１９の多層プリント基板１００Ｄである。
更に、信号ビア２１ー２２間の電気的結合を緩和するために、信号ビア間に円筒形空洞８２、円筒形空洞８３を設けたのが図２０の多層プリント基板１００Ｅである。

図１９の多層プリント基板１００Ｄと図２０の多層プリント基板１００Ｅに微調整として矩形空洞８４を設けたのが、図２１の多層プリント基板１００Ｆである。
図２１の多層プリント基板１００Ｆに信号ビア２１、信号ビア２２とグランドビア１１、グランドビア１２間に矩形空洞８５、矩形空洞８６を設けたのが図２２の多層プリント基板１００Ｇである。

空洞として円筒形と矩形を挙げたが、空洞の形状は円筒形や矩形に限定するものではなく、任意の形状をとって良い。また、空洞は、多層基板を貫通させるだけでなく、任意の長さにして良い。
更に、従来技術との比較として、グランドビアが配置された実施例を説明したが、上述したいずれの実施例においても、グランドビアの配置を必要とするものではない。
実施例において、差動信号ビアを挙げたが、平衡伝送に限定するものではなく、不平衡伝送の信号ビアに適用しても良い。

上述した実施例のいずれかに依れば、信号ビア近傍に空洞を設け、空洞の形状と位置および個数によって、信号ビア周辺の誘電率を等価的に低減することができた。誘電率を低減することで、信号ビアとグランド層間の電気的結合容量を小さくすることにより、信号ビアのインピーダンスの低下を防ぐことができた。

空洞は、非グランド部であればどこでも良く、信号ビアとグランド層との絶縁のために設けられたクリアランス部に空洞を設けることで、信号ビア周辺の誘電率を下げることができた。この結果、信号ビアのインピーダンスの低下を防ぐことができた。

１…信号線、２…信号線、３…信号線、４…信号線、１１…グランドビア、１２…グランドビア、２１…信号ビア、２２…信号ビア、３１…クリアランス、４１〜４８…円筒形空洞，８１〜８３…円筒形空洞、５１〜６１…グランド層、７１〜７８…電界分布、８４〜８６…矩形空洞、１００…多層プリント基板。

Claims

第１の信号層と、第２の信号層と、前記第１の信号層と前記第２の信号層とを接続する信号ビアと、前記第１の信号層と前記第２の信号層とに挟まれ、前記信号ビア周辺に前記第１または第２の信号層との絶縁を確保するクリアランスを有するグランド層と、からなる多層プリント基板において、
前記クリアランスに、前記信号ビアと前記グランド層のグランドパターンと間の電気的結合容量を小さくする空洞部を有することを特徴とする多層プリント基板。
請求項１に記載の多層プリント基板であって、
前記空洞部は、前記第１の信号層から前記第２の信号層まで、貫通して形成されていることを特徴とする多層プリント基板。
請求項１に記載の多層プリント基板であって、
前記グランド層は、第１のグランド層と第２のグランド層とからなり、
前記第１のグランド層の第１のグランドパターンと前記第２のグランド層の第２のグランドパターンとを接続するグランドビアをさらに有することを特徴とする多層プリント基板。