JP2002094205A - スルーホール構造および該スルーホール構造を含むプリント基板 - Google Patents
スルーホール構造および該スルーホール構造を含むプリント基板Info
- Publication number
- JP2002094205A JP2002094205A JP2000271251A JP2000271251A JP2002094205A JP 2002094205 A JP2002094205 A JP 2002094205A JP 2000271251 A JP2000271251 A JP 2000271251A JP 2000271251 A JP2000271251 A JP 2000271251A JP 2002094205 A JP2002094205 A JP 2002094205A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- signal
- power
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 プリント基板に対して高周波用コネクターを
接続するためのスルーホール構造および該スルーホール
構造を含むプリント基板を提供する。 【解決手段】 プリント基板１にコネクタを接続するた
めのスルーホール構造２は、信号を供給するための導通
処理された信号用スルーホール３と、電力を供給するた
めの導電処理された電力用スルーホール４と、信号用ス
ルーホール３と電力用スルーホール４の間に形成された
誘電率調節部５と、を含む。本発明はまた、上述のスル
ーホール構造２が形成されたプリント基板１を提供す
る。
接続するためのスルーホール構造および該スルーホール
構造を含むプリント基板を提供する。 【解決手段】 プリント基板１にコネクタを接続するた
めのスルーホール構造２は、信号を供給するための導通
処理された信号用スルーホール３と、電力を供給するた
めの導電処理された電力用スルーホール４と、信号用ス
ルーホール３と電力用スルーホール４の間に形成された
誘電率調節部５と、を含む。本発明はまた、上述のスル
ーホール構造２が形成されたプリント基板１を提供す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板に関
し、より詳細には、プリント基板に対して高周波用コネ
クタを接続するためのスルーホール構造および該スルー
ホール構造を含むプリント基板に関する。
し、より詳細には、プリント基板に対して高周波用コネ
クタを接続するためのスルーホール構造および該スルー
ホール構造を含むプリント基板に関する。
【０００２】
【従来の技術】プリント基板には、外部装置からの信号
入力、電力供給といった種々の目的のため、プリント基
板にコネクタを直接接続して用いる場合がある。このよ
うな場合、外部装置から入力される信号が高周波数にな
るほど、インピーダンスの不整合の問題が生じる。この
ようなインピーダンスの不整合は、信号の伝搬性を低下
させたり、信号の伝搬をある場合には不可能とさせてし
まうため、プリント基板と特に高周波用コネクタとの接
続部におけるインピーダンス不整合をできるだけ生じさ
せないようにする必要がある。
入力、電力供給といった種々の目的のため、プリント基
板にコネクタを直接接続して用いる場合がある。このよ
うな場合、外部装置から入力される信号が高周波数にな
るほど、インピーダンスの不整合の問題が生じる。この
ようなインピーダンスの不整合は、信号の伝搬性を低下
させたり、信号の伝搬をある場合には不可能とさせてし
まうため、プリント基板と特に高周波用コネクタとの接
続部におけるインピーダンス不整合をできるだけ生じさ
せないようにする必要がある。
【０００３】このようなインピーダンスの整合は、従来
では、信号用スルーホールの周囲に信号用スルーホール
と平行に延びるスルーホール導体を設けることなどによ
り行われてきている。しかしながらこのような方法で
は、信号経路付近にスルーホール導体を配置するため
に、スルーホール導体の間の距離が小さくなり、この結
果信号経路の静電容量が増加してしまうという問題も生
じる。このような信号経路の静電容量の増加は、特に動
作周波数を高めより後続の動作を可能とするべく、高周
波用コネクタをプリント基板に接続して信号供給を行う
場合には、浮遊容量の増加にも直結するため、充分な対
応策とはいえない。
では、信号用スルーホールの周囲に信号用スルーホール
と平行に延びるスルーホール導体を設けることなどによ
り行われてきている。しかしながらこのような方法で
は、信号経路付近にスルーホール導体を配置するため
に、スルーホール導体の間の距離が小さくなり、この結
果信号経路の静電容量が増加してしまうという問題も生
じる。このような信号経路の静電容量の増加は、特に動
作周波数を高めより後続の動作を可能とするべく、高周
波用コネクタをプリント基板に接続して信号供給を行う
場合には、浮遊容量の増加にも直結するため、充分な対
応策とはいえない。
【０００４】また、近年プリント基板に対する高密度実
装の要求がますます高まって来ており、このため、高周
波信号が伝搬するスルーホール付近に電力供給ラインが
設けられる場合も多い。このような場合であっても容
易、かつ効果的に高周波用コネクタの接続部におけるイ
ンピーダンスを調節できるスルーホール構造およびプリ
ント基板が必要とされている。
装の要求がますます高まって来ており、このため、高周
波信号が伝搬するスルーホール付近に電力供給ラインが
設けられる場合も多い。このような場合であっても容
易、かつ効果的に高周波用コネクタの接続部におけるイ
ンピーダンスを調節できるスルーホール構造およびプリ
ント基板が必要とされている。
【０００５】
【発明が解決しようとする課題】本発明は、上記課題に
鑑みてなされたものであり、本発明は、信号経路の静電
容量の増加による浮遊容量の増加といった弊害を生じさ
せず、かつ高周波信号が伝搬される高周波用コネクタの
接続部におけるインピーダンスを容易、かつ効果的に調
節することができるスルーホール構造およびプリント基
板を提供することを目的とする。
鑑みてなされたものであり、本発明は、信号経路の静電
容量の増加による浮遊容量の増加といった弊害を生じさ
せず、かつ高周波信号が伝搬される高周波用コネクタの
接続部におけるインピーダンスを容易、かつ効果的に調
節することができるスルーホール構造およびプリント基
板を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の上記目的は、本
発明のスルーホール構造およびプリント配線板を提供す
ることにより達成される。
発明のスルーホール構造およびプリント配線板を提供す
ることにより達成される。
【０００７】すなわち、本発明によれば、プリント基板
にコネクタを接続するためのスルーホール構造であっ
て、誘電体基板と、前記誘電体基板に形成され、信号を
供給するための導通処理された信号用スルーホールと、
前記誘電体基板に形成され、電力を供給するための導電
処理された電力用スルーホールと、前記信号用スルーホ
ールと前記電力用スルーホールの間に形成された誘電率
調節部と、を含むスルーホール構造が提供される。ま
た、前記誘電率調節部は、導通処理のなされていないス
ルーホールから構成することができる。前記電力用スル
ーホールは、前記信号用スルーホールの周囲に配置する
ことができる。前記誘電率調節部は、前記信号用スルー
ホールと前記電力用スルーホールの間において中心対称
または非対称に配置することができる。前記コネクタ
は、高周波用コネクタとすることができる。
にコネクタを接続するためのスルーホール構造であっ
て、誘電体基板と、前記誘電体基板に形成され、信号を
供給するための導通処理された信号用スルーホールと、
前記誘電体基板に形成され、電力を供給するための導電
処理された電力用スルーホールと、前記信号用スルーホ
ールと前記電力用スルーホールの間に形成された誘電率
調節部と、を含むスルーホール構造が提供される。ま
た、前記誘電率調節部は、導通処理のなされていないス
ルーホールから構成することができる。前記電力用スル
ーホールは、前記信号用スルーホールの周囲に配置する
ことができる。前記誘電率調節部は、前記信号用スルー
ホールと前記電力用スルーホールの間において中心対称
または非対称に配置することができる。前記コネクタ
は、高周波用コネクタとすることができる。
【０００８】また、本発明によれば、誘電体基板が積層
されて形成されるプリント基板であって、前記誘電体基
板に形成され、信号を供給するための導通処理された信
号用スルーホールと、前記誘電体基板に形成され、電力
を供給するための導電処理された電力用スルーホール
と、前記信号用スルーホールと前記電力用スルーホール
との間に形成された誘電率調節部とを含む、コネクタを
接続するためのスルーホール構造を有するプリント基板
が提供される。前記誘電率調節部は、導通処理のなされ
ていないスルーホールから構成することができる。前記
電力用スルーホールは、前記信号用スルーホールの周囲
に配置することができる。前記誘電率調節部は、前記信
号用スルーホールと前記電力用スルーホールとの間にお
いて中心対称または非対称に配置することができる。前
記コネクタは、高周波用コネクタとすることができる。
されて形成されるプリント基板であって、前記誘電体基
板に形成され、信号を供給するための導通処理された信
号用スルーホールと、前記誘電体基板に形成され、電力
を供給するための導電処理された電力用スルーホール
と、前記信号用スルーホールと前記電力用スルーホール
との間に形成された誘電率調節部とを含む、コネクタを
接続するためのスルーホール構造を有するプリント基板
が提供される。前記誘電率調節部は、導通処理のなされ
ていないスルーホールから構成することができる。前記
電力用スルーホールは、前記信号用スルーホールの周囲
に配置することができる。前記誘電率調節部は、前記信
号用スルーホールと前記電力用スルーホールとの間にお
いて中心対称または非対称に配置することができる。前
記コネクタは、高周波用コネクタとすることができる。
【０００９】
【発明の実施の形態】以下、本発明を図面に示した実施
の形態をもって説明するが、本発明は下記実施の形態に
限定されるものではない。
の形態をもって説明するが、本発明は下記実施の形態に
限定されるものではない。
【００１０】図１は、本発明によりプリント基板１に形
成されたスルーホール構造２を示した上面図である。本
発明のスルーホール構造２は、中心部に信号が伝搬され
る信号用の導通処理された信号用スルーホール３と、そ
の周囲を取囲むようにして形成された導通処理された電
力用スルーホール４と、信号用スルーホール３と、電力
用スルーホール４との間に形成された複数の誘電率調節
部５とから構成されている。信号用スルーホール３およ
び電力用スルーホール４の導通処理は、ともにスルーホ
ールの内面をメッキ処理することによりメッキスルーホ
ールとすることにより行われている。
成されたスルーホール構造２を示した上面図である。本
発明のスルーホール構造２は、中心部に信号が伝搬され
る信号用の導通処理された信号用スルーホール３と、そ
の周囲を取囲むようにして形成された導通処理された電
力用スルーホール４と、信号用スルーホール３と、電力
用スルーホール４との間に形成された複数の誘電率調節
部５とから構成されている。信号用スルーホール３およ
び電力用スルーホール４の導通処理は、ともにスルーホ
ールの内面をメッキ処理することによりメッキスルーホ
ールとすることにより行われている。
【００１１】図１に示すように、本発明のスルーホール
構造は、信号用スルーホール３と、この信号用スルーホ
ール３を取囲むように形成された電力用スルーホール４
の間のプリント基板領域に、誘電率調節部５が複数形成
されていて、本発明のスルーホール構造２により構成さ
れる高周波用コネクタのインピーダンス特性を調節して
いる。本発明においては高周波とは、例えば、０．８Ｇ
Ｈｚ〜３０ＧＨｚ程度の周波数をいい、このような高周
波数用コネクタとしては例えば、具体的にはＳＭＡコネ
クタを挙げることができる。
構造は、信号用スルーホール３と、この信号用スルーホ
ール３を取囲むように形成された電力用スルーホール４
の間のプリント基板領域に、誘電率調節部５が複数形成
されていて、本発明のスルーホール構造２により構成さ
れる高周波用コネクタのインピーダンス特性を調節して
いる。本発明においては高周波とは、例えば、０．８Ｇ
Ｈｚ〜３０ＧＨｚ程度の周波数をいい、このような高周
波数用コネクタとしては例えば、具体的にはＳＭＡコネ
クタを挙げることができる。
【００１２】本発明において使用される誘電率調節部５
は、種々の方法により構成することができる。例えば、
図１に示した実施の形態においては、誘電率調節部５
は、内部にメッキを施さないスルーホールにより構成さ
れている。このように構成された誘電率調節部５は、内
部に空気（比誘電率＝１）が充填され、通常エポキシ樹
脂といった誘電体で形成されるプリント基板の平均的な
比誘電率、約４よりも信号用スルーホール３と、電力用
スルーホール４の間の平均比誘電率を低下させている。
は、種々の方法により構成することができる。例えば、
図１に示した実施の形態においては、誘電率調節部５
は、内部にメッキを施さないスルーホールにより構成さ
れている。このように構成された誘電率調節部５は、内
部に空気（比誘電率＝１）が充填され、通常エポキシ樹
脂といった誘電体で形成されるプリント基板の平均的な
比誘電率、約４よりも信号用スルーホール３と、電力用
スルーホール４の間の平均比誘電率を低下させている。
【００１３】一般に、インピーダンスまたはキャパシタ
ンスは、誘電率調節部５としてスルーホールを用いる場
合には、スルーホールの径、数、スルーホール内に充填
されている誘電体の誘電率、およびスルーホール形成位
置により変化する。スルーホール径を大きくすればイン
ピーダンスを大きくすることができる。スルーホールの
数を多くすれば、同様にインピーダンスを大きくするこ
とができる。また、スルーホール内に充填する誘電体の
誘電率についていえば、誘電率が小さいほどインピーダ
ンスは高く、誘電率が大きいほど、インピーダンスは低
くなる。さらにスルーホール位置についていえば、信号
用スルーホール３と電力供給用するホールの中心を結ぶ
直線上に誘電率調節部５としてのスルーホールを設ける
ことがインピーダンスを大きく調整することができる。
また、誘電率調節部５として用いられるスルーホール
は、高周波数の信号の伝搬には均一な電磁界の形成が必
要とされるため、誘電率調節部５は、信号用スルーホー
ル３を中心として中心対称に配置することが望ましい。
ンスは、誘電率調節部５としてスルーホールを用いる場
合には、スルーホールの径、数、スルーホール内に充填
されている誘電体の誘電率、およびスルーホール形成位
置により変化する。スルーホール径を大きくすればイン
ピーダンスを大きくすることができる。スルーホールの
数を多くすれば、同様にインピーダンスを大きくするこ
とができる。また、スルーホール内に充填する誘電体の
誘電率についていえば、誘電率が小さいほどインピーダ
ンスは高く、誘電率が大きいほど、インピーダンスは低
くなる。さらにスルーホール位置についていえば、信号
用スルーホール３と電力供給用するホールの中心を結ぶ
直線上に誘電率調節部５としてのスルーホールを設ける
ことがインピーダンスを大きく調整することができる。
また、誘電率調節部５として用いられるスルーホール
は、高周波数の信号の伝搬には均一な電磁界の形成が必
要とされるため、誘電率調節部５は、信号用スルーホー
ル３を中心として中心対称に配置することが望ましい。
【００１４】また、本発明の誘電率調節部５は、誘電率
調整のために形成したスルーホール５の内部に例えば、
チタン酸バリウム、ＰＺＴ、ポリフッ化ビニリデン（Ｐ
ＶＤＦ）といった無機または有機の強誘電体を充填する
ことができる。この場合には、本発明により、周囲のエ
ポキシ樹脂の比誘電率よりも、スルーホール構造２の領
域における平均比誘電率を増加させることにより、イン
ピーダンス整合を行うことも可能である。
調整のために形成したスルーホール５の内部に例えば、
チタン酸バリウム、ＰＺＴ、ポリフッ化ビニリデン（Ｐ
ＶＤＦ）といった無機または有機の強誘電体を充填する
ことができる。この場合には、本発明により、周囲のエ
ポキシ樹脂の比誘電率よりも、スルーホール構造２の領
域における平均比誘電率を増加させることにより、イン
ピーダンス整合を行うことも可能である。
【００１５】図２には、本発明のスルーホール構造２の
別の実施の形態を示した図である。図２に示したスルー
ホール構造２の別の実施の形態では、上述した誘電率調
節部５が、信号用スルーホール３と、電力用スルーホー
ル４との間に中心対称ではなく、非対称に配置されてい
るのが示されている。本発明においては、上述した誘電
率調節部５は、スルーホール構造２の領域においてイン
ピーダンスの不整合を、特に高周波数において低下させ
ることができる限り、いかなる数および配置としても形
成することができる。
別の実施の形態を示した図である。図２に示したスルー
ホール構造２の別の実施の形態では、上述した誘電率調
節部５が、信号用スルーホール３と、電力用スルーホー
ル４との間に中心対称ではなく、非対称に配置されてい
るのが示されている。本発明においては、上述した誘電
率調節部５は、スルーホール構造２の領域においてイン
ピーダンスの不整合を、特に高周波数において低下させ
ることができる限り、いかなる数および配置としても形
成することができる。
【００１６】上述した誘電率調節部５をスルーホールで
形成する場合には、スルーホールの径を、約３００μｍ
とすることができる。このスルーホールの径についても
本発明においては適宜用いることができる。また、誘電
率調節部５は、スルーホールの径、配置、誘電率調節部
５の内部の誘電体の比誘電率、プリント基板１の構造・
材質にも依存するが、高周波用コネクタとして本発明の
スルーホール構造２を提供する場合には、インピーダン
スが３５Ω〜７０Ωの範囲となるように適宜設定するこ
とができる。
形成する場合には、スルーホールの径を、約３００μｍ
とすることができる。このスルーホールの径についても
本発明においては適宜用いることができる。また、誘電
率調節部５は、スルーホールの径、配置、誘電率調節部
５の内部の誘電体の比誘電率、プリント基板１の構造・
材質にも依存するが、高周波用コネクタとして本発明の
スルーホール構造２を提供する場合には、インピーダン
スが３５Ω〜７０Ωの範囲となるように適宜設定するこ
とができる。
【００１７】図３は、本発明のスルーホール構造２が形
成された領域において、図１の矢線Ａ−Ａに沿って断面
とした本発明のプリント基板１の断面を示した図であ
る。本発明のスルーホール構造２は、エポキシ樹脂とい
った誘電体層６で形成された基板が積層されて、多層の
構成として形成されている。この誘電体層６の内部に
は、電力を供給するための電力用配線７および電気信号
を伝搬させるための信号配線８などが形成されている。
本発明のスルーホール構造２は、プリント基板１を通し
て上下に延ばされているのが示されている。
成された領域において、図１の矢線Ａ−Ａに沿って断面
とした本発明のプリント基板１の断面を示した図であ
る。本発明のスルーホール構造２は、エポキシ樹脂とい
った誘電体層６で形成された基板が積層されて、多層の
構成として形成されている。この誘電体層６の内部に
は、電力を供給するための電力用配線７および電気信号
を伝搬させるための信号配線８などが形成されている。
本発明のスルーホール構造２は、プリント基板１を通し
て上下に延ばされているのが示されている。
【００１８】図３に示されたスルーホール構造２は、電
力用スルーホール４が、メッキスルーホールで形成され
ており、誘電率調節部５が、メッキされていないスルー
ホールで形成され、内部に空気が充填されている。さら
にスルーホール構造２の中心部には、高周波信号が伝搬
される信号用スルーホール３が形成されているのが示さ
れている。図３においては、信号用スルーホール３と、
電力用スルーホール４と、誘電率調節部５とが中心対称
に配置されているのが示されているが、上述したように
本発明においては、インピーダンス不整合を低減させる
ことができる限り、いかなる配置とすることもできる。
力用スルーホール４が、メッキスルーホールで形成され
ており、誘電率調節部５が、メッキされていないスルー
ホールで形成され、内部に空気が充填されている。さら
にスルーホール構造２の中心部には、高周波信号が伝搬
される信号用スルーホール３が形成されているのが示さ
れている。図３においては、信号用スルーホール３と、
電力用スルーホール４と、誘電率調節部５とが中心対称
に配置されているのが示されているが、上述したように
本発明においては、インピーダンス不整合を低減させる
ことができる限り、いかなる配置とすることもできる。
【００１９】図４は、本発明のスルーホール構造のイン
ピーダンス調整の大きさをシミュレーションした図であ
る。図４は、誘電率調節部５としてスルーホールを用
い、所定の径の誘電率調節用のスルーホールに対して、
誘電率調節用のスルーホール径を変化させた場合の相対
スルーホール径を横軸としている。また、図４では、縦
軸には誘電率調節用のスルーホールを形成しない従来の
スルーホール構成のインピーダンスおよびキャパシタン
スを１００％としたときの本発明のスルーホール構成に
より得られるインピーダンスおよびキャパシタンスの変
化とされている。
ピーダンス調整の大きさをシミュレーションした図であ
る。図４は、誘電率調節部５としてスルーホールを用
い、所定の径の誘電率調節用のスルーホールに対して、
誘電率調節用のスルーホール径を変化させた場合の相対
スルーホール径を横軸としている。また、図４では、縦
軸には誘電率調節用のスルーホールを形成しない従来の
スルーホール構成のインピーダンスおよびキャパシタン
スを１００％としたときの本発明のスルーホール構成に
より得られるインピーダンスおよびキャパシタンスの変
化とされている。
【００２０】なお、シミュレーションは、誘電率調節用
のスルーホールを２つ配置したスルーホール構成および
誘電率調整用のスルーホールを４つ配置したスルーホー
ル構成の２種のスルーホール構成について行い、誘電率
調節用のスルーホール内には、空気を充満させたものと
して行った。図５には、シミュレーションに用いたスル
ーホール構成を、図５に示す。図５（ａ）が、２スルー
ホールを誘電率調節部５として配置した本発明のスルー
ホール構成であり、図５（ｂ）が、４スルーホールを誘
電率調節部５として配置した本発明のスルーホール構成
を示した図である。
のスルーホールを２つ配置したスルーホール構成および
誘電率調整用のスルーホールを４つ配置したスルーホー
ル構成の２種のスルーホール構成について行い、誘電率
調節用のスルーホール内には、空気を充満させたものと
して行った。図５には、シミュレーションに用いたスル
ーホール構成を、図５に示す。図５（ａ）が、２スルー
ホールを誘電率調節部５として配置した本発明のスルー
ホール構成であり、図５（ｂ）が、４スルーホールを誘
電率調節部５として配置した本発明のスルーホール構成
を示した図である。
【００２１】図４に示されるように、相対スルーホール
径を変化させることにより、インピーダンスおよびキャ
パシタンスを連続的に調節できることがわかる。したが
って、本発明によれば、インピーダンスまたはキャパシ
タンスの調節を、従来にまして容易かつ高精度に行うこ
とができることがわかる。
径を変化させることにより、インピーダンスおよびキャ
パシタンスを連続的に調節できることがわかる。したが
って、本発明によれば、インピーダンスまたはキャパシ
タンスの調節を、従来にまして容易かつ高精度に行うこ
とができることがわかる。
【００２２】図６は、図２に示した本発明のスルーホー
ル構造２を形成したプリント基板１へと高周波信号を入
力した際に生じる、反射の過渡的特性を示した図であ
る。図６においては、縦軸が電圧（ｍＶ：１Ｄｉｖ＝２
０ｍＶ）であり、横軸が時間（１Ｄｉｖ＝５０ｐｓ）で
ある。誘電率調節部５として形成したスルーホールは、
図２に示す実施の形態においては非対称とされている
が、誘電率調節部５を、中心対称に配置しても同様の効
果を得ることができる。入力信号としては、入力電圧Ｖ
ｉ＝２００ｍＶ、立上がり時間Ｔｒ＝５０ｐｓの信号を
用いた。図６に示されているように、本発明のスルーホ
ール構造２により構成された高周波コネクタにおける反
射は、約１２ｍＶのディップを形成している。さらに、
ディップが形成された後には、反射により生じる電圧変
動における振幅が低減されているのが示されている。
ル構造２を形成したプリント基板１へと高周波信号を入
力した際に生じる、反射の過渡的特性を示した図であ
る。図６においては、縦軸が電圧（ｍＶ：１Ｄｉｖ＝２
０ｍＶ）であり、横軸が時間（１Ｄｉｖ＝５０ｐｓ）で
ある。誘電率調節部５として形成したスルーホールは、
図２に示す実施の形態においては非対称とされている
が、誘電率調節部５を、中心対称に配置しても同様の効
果を得ることができる。入力信号としては、入力電圧Ｖ
ｉ＝２００ｍＶ、立上がり時間Ｔｒ＝５０ｐｓの信号を
用いた。図６に示されているように、本発明のスルーホ
ール構造２により構成された高周波コネクタにおける反
射は、約１２ｍＶのディップを形成している。さらに、
ディップが形成された後には、反射により生じる電圧変
動における振幅が低減されているのが示されている。
【００２３】比較のため、図７に示した構成として、誘
電率調整用のスルーホールを形成せずに、高周波用コネ
クタを構成し、同一の入力信号に対する過渡的特性につ
いて検討を加えた。図７においては、縦軸が電圧（ｍ
Ｖ：１Ｄｉｖ＝１０ｍＶ）であり、横軸が時間（１Ｄｉ
ｖ＝５０ｐｓ）である。図７に示されたスルーホール構
造には、誘電率調節部５が全く形成されていない。図８
に、図７に示したスルーホール構造を用いた場合につい
て得られた入力信号に対する過渡的反射特性を示す。
電率調整用のスルーホールを形成せずに、高周波用コネ
クタを構成し、同一の入力信号に対する過渡的特性につ
いて検討を加えた。図７においては、縦軸が電圧（ｍ
Ｖ：１Ｄｉｖ＝１０ｍＶ）であり、横軸が時間（１Ｄｉ
ｖ＝５０ｐｓ）である。図７に示されたスルーホール構
造には、誘電率調節部５が全く形成されていない。図８
に、図７に示したスルーホール構造を用いた場合につい
て得られた入力信号に対する過渡的反射特性を示す。
【００２４】図８に示されるように、図７の構成として
形成された誘電率調節部５を用いないスルーホール構造
を用いた高周波用コネクタでは、入力信号に対して約２
０ｍＶのディップが形成されているのが示されている。
また、ディップが形成された後の電圧の振幅も図６に示
した本発明の実施の形態のスルーホール構造を用いた高
周波用コネクタに比して大きいことがわかる。したがっ
て、本発明のスルーホール構造および該スルーホール構
造を用いたプリント基板は、インピーダンス整合を可能
とし、この結果反射を低減させ、さらには反射後の電圧
変動を低減させることが可能となる。
形成された誘電率調節部５を用いないスルーホール構造
を用いた高周波用コネクタでは、入力信号に対して約２
０ｍＶのディップが形成されているのが示されている。
また、ディップが形成された後の電圧の振幅も図６に示
した本発明の実施の形態のスルーホール構造を用いた高
周波用コネクタに比して大きいことがわかる。したがっ
て、本発明のスルーホール構造および該スルーホール構
造を用いたプリント基板は、インピーダンス整合を可能
とし、この結果反射を低減させ、さらには反射後の電圧
変動を低減させることが可能となる。
【００２５】これまで本発明を図面に示した実施の形態
に基づいて説明してきたが、本発明は、図面に示した実
施の形態に限定されるものではなく、誘電率調節部の形
状、配置、数、およびビルドアッププリント配線板、銅
張りプリント配線板といった、プリント基板の種類・材
料などについては、これまで知られたいかなる構成であ
っても、本発明の効果が得られる限り本発明が適用でき
る。
に基づいて説明してきたが、本発明は、図面に示した実
施の形態に限定されるものではなく、誘電率調節部の形
状、配置、数、およびビルドアッププリント配線板、銅
張りプリント配線板といった、プリント基板の種類・材
料などについては、これまで知られたいかなる構成であ
っても、本発明の効果が得られる限り本発明が適用でき
る。
【図１】本発明のスルーホール構造を示した図。
【図２】本発明のスルーホール構造の別の実施例を示し
た図。
た図。
【図３】本発明のスルーホール構造が形成された部分に
おけるプリント基板の断面図。
おけるプリント基板の断面図。
【図４】インピーダンスおよびキャパシタンスの相対ス
ルーホール径に対する変化をシミュレーションした図。
ルーホール径に対する変化をシミュレーションした図。
【図５】図４のシミュレーションに使用したスルーホー
ル構成を示した図。
ル構成を示した図。
【図６】本発明のプリント配線板に形成された高周波用
コネクタの反射過渡特性を示した図。
コネクタの反射過渡特性を示した図。
【図７】誘電率調節部を設けずにスルーホールにより形
成した高周波用コネクタ部の上面図。
成した高周波用コネクタ部の上面図。
【図８】図７に示した高周波用コネクタの反過渡射特性
を示した図。
を示した図。
１…プリント基板 ２…スルーホール構造 ３…信号用スルーホール ４…電力用スルーホール ５…誘電率調節部 ６…誘電体層 ７…電力用配線 ８…信号配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 馨 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 森 裕幸 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 (72)発明者 山中 公博 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5E317 AA24 AA28 BB01 BB11 CC53 CD32 CD34 GG11 5E338 AA02 AA03 AA15 BB02 BB04 BB13 BB16 BB23 BB25 BB75 CC01 CC04 CC06 CD11 EE11
Claims (10)
- 【請求項１】 プリント基板にコネクタを接続するため
のスルーホール構造であって、 誘電体基板と、 前記誘電体基板に形成され、信号を供給するための導通
処理された信号用スルーホールと、 前記誘電体基板に形成され、電力を供給するための導電
処理された電力用スルーホールと、 前記信号用スルーホールと前記電力用スルーホールの間
に形成された誘電率調節部と、を含むスルーホール構
造。 - 【請求項２】 前記誘電率調節部は、導通処理のなされ
ていないスルーホールから構成される、請求項１に記載
のスルーホール構造。 - 【請求項３】 前記電力用スルーホールは、前記信号用
スルーホールの周囲に配置されている、請求項１または
２に記載のスルーホール構造。 - 【請求項４】 前記誘電率調節部は、前記信号用スルー
ホールと前記電力用スルーホールの間において中心対称
または非対称に配置される、請求項１〜３のいずれか１
項に記載のスルーホール構造。 - 【請求項５】 前記コネクタは、高周波用コネクタであ
る請求項１〜４のいずれか１項に記載のスルーホール構
造。 - 【請求項６】 誘電体基板が積層されて形成されるプリ
ント基板であって、前記誘電体基板に形成され、信号を
供給するための導通処理された信号用スルーホールと、
前記誘電体基板に形成され、電力を供給するための導電
処理された電力用スルーホールと、前記信号用スルーホ
ールと前記電力用スルーホールとの間に形成された誘電
率調節部とを含む、コネクタを接続するためのスルーホ
ール構造を有する、プリント基板。 - 【請求項７】 前記誘電率調節部は、導通処理のなされ
ていないスルーホールから構成される、請求項６に記載
のプリント基板。 - 【請求項８】 前記電力用スルーホールは、前記信号用
スルーホールの周囲に配置されている、請求項６または
７に記載のプリント基板。 - 【請求項９】 前記誘電率調節部は、前記信号用スルー
ホールと前記電力用スルーホールとの間において中心対
称または非対称に配置される、請求項６〜８のいずれか
１項に記載のプリント基板。 - 【請求項１０】 前記コネクタは、高周波用コネクタで
ある、請求項６〜９のいずれか１項に記載のプリント基
板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271251A JP3546823B2 (ja) | 2000-09-07 | 2000-09-07 | スルーホール構造および該スルーホール構造を含むプリント基板 |
| US09/921,245 US6486414B2 (en) | 2000-09-07 | 2001-08-01 | Through-hole structure and printed circuit board including the through-hole structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271251A JP3546823B2 (ja) | 2000-09-07 | 2000-09-07 | スルーホール構造および該スルーホール構造を含むプリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094205A true JP2002094205A (ja) | 2002-03-29 |
| JP3546823B2 JP3546823B2 (ja) | 2004-07-28 |
Family
ID=18757565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271251A Expired - Fee Related JP3546823B2 (ja) | 2000-09-07 | 2000-09-07 | スルーホール構造および該スルーホール構造を含むプリント基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6486414B2 (ja) |
| JP (1) | JP3546823B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
| JP2012129350A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Ltd | 多層プリント基板 |
| JP2012160734A (ja) * | 2011-01-31 | 2012-08-23 | Xitec Inc | インターポーザ及びその形成方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3820955B2 (ja) * | 2001-10-12 | 2006-09-13 | 日本電気株式会社 | ビルドアップ基板とその製造方法 |
| JP2003133814A (ja) * | 2001-10-24 | 2003-05-09 | Kyocera Corp | 高周波用配線基板 |
| US6988898B2 (en) * | 2002-02-12 | 2006-01-24 | Mitsubishi Denki Kabushiki Kaisha | Signal repeating device |
| US20030188889A1 (en) * | 2002-04-09 | 2003-10-09 | Ppc Electronic Ag | Printed circuit board and method for producing it |
| US7435912B1 (en) * | 2002-05-14 | 2008-10-14 | Teradata Us, Inc. | Tailoring via impedance on a circuit board |
| US6801880B2 (en) * | 2002-07-02 | 2004-10-05 | Dell Products L.P. | System and method for minimizing a loading effect of a via by tuning a cutout ratio |
| US6710266B2 (en) * | 2002-07-26 | 2004-03-23 | Intel Corporation | Add-in card edge-finger design/stackup to optimize connector performance |
| TW579665B (en) * | 2003-04-23 | 2004-03-11 | Via Tech Inc | Vertical routing structure |
| JP4652230B2 (ja) * | 2003-06-02 | 2011-03-16 | 日本電気株式会社 | プリント回路基板用コンパクトビア伝送路およびその設計方法 |
| KR100651414B1 (ko) * | 2004-02-13 | 2006-11-29 | 삼성전기주식회사 | 동축 비아홀을 구비한 인쇄회로기판 |
| KR100631922B1 (ko) * | 2004-02-23 | 2006-10-04 | 삼성전자주식회사 | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 |
| US20060185890A1 (en) * | 2005-02-22 | 2006-08-24 | Litton Uk Limited | Air void via tuning |
| JP2007059803A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Xerox Co Ltd | プリント基板、電子基板及び電子機器 |
| WO2008015989A1 (fr) * | 2006-08-02 | 2008-02-07 | Nec Corporation | Carte de câblage imprimé |
| JP5130197B2 (ja) * | 2008-12-24 | 2013-01-30 | 新光電気工業株式会社 | 半導体装置、インターポーザ、及びそれらの製造方法、並びに半導体パッケージ |
| JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
| CN101945537A (zh) * | 2009-07-10 | 2011-01-12 | 英华达(上海)电子有限公司 | 一种具有过孔结构的印刷电路板及其制造方法 |
| WO2012000974A1 (en) | 2010-06-29 | 2012-01-05 | Fci | Structured circuit board and method |
| US9560741B2 (en) | 2013-10-10 | 2017-01-31 | Curtiss-Wright Controls, Inc. | Circuit board via configurations for high frequency signaling |
| WO2015116090A1 (en) * | 2014-01-30 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Thermal relief pad |
| CN204244570U (zh) * | 2014-11-26 | 2015-04-01 | 深圳市一博科技有限公司 | 一种减小过孔串扰的pcb板结构 |
| JP2016213089A (ja) * | 2015-05-11 | 2016-12-15 | 株式会社オートネットワーク技術研究所 | 熱収縮チューブ取付治具、熱収縮チューブ付電線の製造方法及び熱収縮チューブ付電線 |
| CN205336651U (zh) * | 2016-01-21 | 2016-06-22 | 京东方科技集团股份有限公司 | 一种印刷电路板及具有该印刷电路板的电子设备 |
| US10276282B2 (en) * | 2017-07-28 | 2019-04-30 | Raytheon Company | Coaxial transmission line structure |
| CN109890130A (zh) * | 2019-03-29 | 2019-06-14 | 苏州浪潮智能科技有限公司 | 一种印刷电路板 |
| CN112118674B (zh) * | 2019-06-21 | 2023-01-10 | 泰科电子(上海)有限公司 | 电路板和连接器 |
| CN110536548A (zh) * | 2019-09-20 | 2019-12-03 | 苏州浪潮智能科技有限公司 | 一种印刷电路板及电子产品 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE243021C (ja) * | 1910-03-09 | |||
| US5036301A (en) * | 1989-03-30 | 1991-07-30 | Sony Corporation | Filter apparatus |
| US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
| JP3167141B2 (ja) * | 1991-04-16 | 2001-05-21 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
| JP3014503B2 (ja) * | 1991-08-05 | 2000-02-28 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
| JPH05206601A (ja) * | 1992-01-28 | 1993-08-13 | Fujitsu Isotec Ltd | プリント基板及びそのアース方法 |
| US5319159A (en) * | 1992-12-15 | 1994-06-07 | Sony Corporation | Double-sided printed wiring board and method of manufacture thereof |
| US5363280A (en) * | 1993-04-22 | 1994-11-08 | International Business Machines Corporation | Printed circuit board or card thermal mass design |
| JP3355353B2 (ja) * | 1993-08-20 | 2002-12-09 | ケル株式会社 | 電気コネクタ |
| JP2803574B2 (ja) * | 1994-08-30 | 1998-09-24 | 日本電気株式会社 | コネクタのプレスイン端子及びその製造方法 |
| US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
| US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
| US6259039B1 (en) * | 1998-12-29 | 2001-07-10 | Intel Corporation | Surface mount connector with pins in vias |
| JP2000216510A (ja) * | 1999-01-25 | 2000-08-04 | Nec Corp | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 |
-
2000
- 2000-09-07 JP JP2000271251A patent/JP3546823B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-01 US US09/921,245 patent/US6486414B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008513998A (ja) * | 2004-09-17 | 2008-05-01 | テラダイン・インコーポレーテッド | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー |
| JP2012129350A (ja) * | 2010-12-15 | 2012-07-05 | Hitachi Ltd | 多層プリント基板 |
| JP2012160734A (ja) * | 2011-01-31 | 2012-08-23 | Xitec Inc | インターポーザ及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020027020A1 (en) | 2002-03-07 |
| US6486414B2 (en) | 2002-11-26 |
| JP3546823B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002094205A (ja) | スルーホール構造および該スルーホール構造を含むプリント基板 | |
| US9986634B2 (en) | Circuit board via configurations for high frequency signaling | |
| US20050201065A1 (en) | Preferential ground and via exit structures for printed circuit boards | |
| JP3206561B2 (ja) | 多層配線基板 | |
| US7435912B1 (en) | Tailoring via impedance on a circuit board | |
| US6972380B2 (en) | Printed wiring board having impedance-matched differential pair signal traces | |
| US20040115968A1 (en) | Connector and printed circuit board for reducing cross-talk | |
| US20060158280A1 (en) | High frequency and wide band impedance matching via | |
| KR100666224B1 (ko) | 개구를 가지는 리지드 플렉시블 인쇄회로기판 | |
| WO2006089701A1 (en) | Air void via tuning | |
| WO2014115578A1 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
| US8201133B2 (en) | Printed circuit board with reduced signal distortion | |
| US6441318B1 (en) | Compensation adjustable printed circuit board | |
| US20080245555A1 (en) | Circuit substrate with plated through hole structure and method | |
| US20080084679A1 (en) | Printed Circuit Boards for Countering Signal Distortion | |
| JPH05275139A (ja) | コネクタ | |
| JP2000216510A (ja) | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 | |
| US11343905B2 (en) | Asymmetric differential via stubs for skew compensation | |
| JP2018160492A (ja) | 多層配線基板及び差動伝送モジュール | |
| US20230369257A1 (en) | Semiconductor device | |
| EP1841298A2 (en) | Plated vias exit structure for printed circuit board | |
| JP2018207019A (ja) | プリント回路基板ユニット、プリント回路基板の接続方法 | |
| US6861921B1 (en) | Removing ground plane resonance | |
| JP2003283072A (ja) | プリント配線板ユニット | |
| JP2006080162A (ja) | プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |