JP2003133814A - 高周波用配線基板 - Google Patents

高周波用配線基板

Info

Publication number
JP2003133814A
JP2003133814A JP2001325874A JP2001325874A JP2003133814A JP 2003133814 A JP2003133814 A JP 2003133814A JP 2001325874 A JP2001325874 A JP 2001325874A JP 2001325874 A JP2001325874 A JP 2001325874A JP 2003133814 A JP2003133814 A JP 2003133814A
Authority
JP
Japan
Prior art keywords
conductor
line
line conductor
wiring board
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001325874A
Other languages
English (en)
Inventor
Takayuki Shirasaki
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001325874A priority Critical patent/JP2003133814A/ja
Priority to US10/278,579 priority patent/US6726488B2/en
Publication of JP2003133814A publication Critical patent/JP2003133814A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 線路導体と周囲の同一面接地導体との間隔を
線路導体の一端間を接続する貫通導体との接続部近傍に
おいて広くしたことにより、電磁波の不要輻射が生じ、
伝送特性が劣化するという問題点があった。 【解決手段】 線路導体３の所定の特性インピーダンス
を有する線路導体の部分である線路幅をＷ１、線路導体
３の一端の貫通導体５との接続部近傍の線路導体の導体
幅をＷ２、線路導体３の線路幅がＷ１の部分と同一面接
地導体６との間隔をＳ１、線路導体３の一端の貫通導体
５との接続部近傍における同一面接地導体６との間隔を
Ｓ２としたとき、Ｗ１＞Ｗ２およびＳ１≧Ｓ２とした高
周波用配線基板１である。線路導体３と貫通導体５との
接続部での特性インピーダンスの整合を図るとともに、
線路導体３と同一面接地導体６との間からの電磁波の不
要輻射を抑制することができる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、マイクロ波，ミリ
波帯等の高周波帯域で使用されるＩＣ，ＬＳＩ等の高周
波集積回路または高周波回路装置を接続し搭載するため
の高周波用配線基板に関し、特に高周波信号の伝送特性
を改善した信号伝送用の貫通導体を有する高周波用配線
基板に関するものである。
【０００２】
【従来の技術】従来、マイクロ波，ミリ波帯の高周波信
号を伝送する高周波用配線基板には、例えば図８に断面
図で、また図９に平面図で示すようなものがあった。
【０００３】図８および図９において、11は高周波用配
線基板、12は誘電体層であり、誘電体層12の上下面に第
１の線路導体13および第２の線路導体14を有し、第１お
よび第２の線路導体13・14の一端間を貫通導体15で電気
的に接続される。また、誘電体層12の上下面に同一面接
地導体16を有し、同一面接地導体16間を複数の接地用貫
通導体17で電気的に接続される。
【０００４】このような高周波用配線基板11において
は、第１および第２の線路導体13・14と貫通導体15との
接続部における浮遊容量により、特性インピーダンスの
不整合が生じてしまい、その結果、高周波信号の反射損
失が増大して伝送特性が劣化するという欠点があった。
【０００５】そこで、線路導体と貫通導体との接続部の
特性インピーダンスを整合する技術として、例えば、線
路導体とその周囲の同一面接地導体との間隔を貫通導体
との接続部近傍において広くすることにより、浮遊容量
を低減し、線路導体と貫通導体との接続部の特性インピ
ーダンスの整合をとることができて高周波信号の伝送特
性を改善できるというものが提案されている（特開2000
−100993号公報参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来の高周波用配線基板においては、線路導体と周囲の
同一面接地導体との間隔を貫通導体との接続部近傍にお
いて広くした場合には、マイクロ波，ミリ波帯等の周波
数帯域においてはその高周波信号の波長が短く、かつ線
路導体と貫通導体との接続部が電磁界モードの変換部で
あることから、線路導体と同一面接地導体との間から電
磁波の不要輻射が生じ、その結果、周波数が高くなるに
従って伝送特性が大きく劣化するという問題があった。
【０００７】本発明は上記問題点に鑑みてなされたもの
であり、その目的は、線路導体と貫通導体との接続部で
の特性インピーダンスの整合を図るとともに、線路導体
と同一面接地導体との間からの電磁波の不要輻射を抑制
することができ、マイクロ波，ミリ波帯等の高周波帯域
であっても高周波信号の良好な伝送特性が得られる高周
波用配線基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明の高周波用配線基
板は、複数の誘電体層を積層して成る誘電体基板の一つ
の誘電体層の主面に一端が前記一つの誘電体層の主面内
に存在するように形成された第１の線路導体と、他の誘
電体層の主面に一端が前記第１の線路導体の一端と上下
方向で重なるように前記第１の線路導体と略平行に一直
線上に形成された第２の線路導体と、前記誘電体層を貫
通して形成された、前記第１の線路導体の一端および前
記第２の線路導体の一端を電気的に接続する貫通導体
と、前記第１および／または第２の線路導体の周囲に所
定の間隔をもって形成された同一面接地導体とを具備し
た高周波用配線基板において、前記同一面接地導体が周
囲に形成された前記第１および／または第２の線路導体
の線路幅をＷ１、前記第１および／または第２の線路導
体の一端の前記貫通導体との接続部近傍の導体幅をＷ
２、前記第１および／または第２の線路導体の前記線路
幅がＷ１の部分と前記同一面接地導体との間隔をＳ１、
前記第１および／または第２の線路導体の一端の前記貫
通導体との接続部近傍における前記同一面接地導体との
間隔をＳ２としたとき、Ｗ１＞Ｗ２およびＳ１≧Ｓ２で
あることを特徴とするものである。
【０００９】本発明の高周波用配線基板によれば、上記
の構成により、線路導体と貫通導体との接続部近傍の線
路導体においては、線路導体の一端の導体幅すなわち線
路の幅Ｗ２が所定の特性インピーダンスを有する線路部
分の線路幅Ｗ１より狭いことにより、線路導体の一端と
貫通導体との接続部における浮遊容量を低減させること
ができ、線路導体と貫通導体との接続部の特性インピー
ダンスを整合することができる。また、線路導体の一端
と貫通導体との接続部近傍における線路導体の一端と同
一面接地導体との間隔Ｓ２が線路導体が所定の特性イン
ピーダンスを有する線路幅がＷ１の部分との間隔Ｓ１以
下と狭いことにより、電磁界モードの変換部である接続
部での電磁界を閉じ込めることができるため、線路導体
の一端と貫通導体との接続部近傍における線路導体と同
一面接地導体との間からの電磁波の不要輻射を抑制する
ことができる。その結果、マイクロ波，ミリ波帯等の高
周波帯域において高周波信号の良好な伝送特性が実現で
きる。
【００１０】また、本発明の高周波用配線基板は、上記
構成において、前記第１および／または第２の線路導体
の一端と前記貫通導体との接続部近傍の導体幅がＷ２で
ある部分の導体長さＬが前記第１および第２の線路導体
により伝送される高周波信号の波長の４分の１以下であ
り、かつＷ１≦２×Ｗ２であることを特徴とするもので
ある。
【００１１】このような構成により、線路導体と貫通導
体との接続部での特性インピーダンス整合部の長さを高
周波信号の波長に対して十分に短くし、かつ線路導体の
線路の幅のＷ１からＷ２への変化を所定の範囲内に抑え
ることによって、高周波信号の反射等による伝送特性の
劣化を抑制することができる。その結果、マイクロ波，
ミリ波帯等の高周波帯域であっても高周波信号の良好な
伝送特性が実現できる。
【００１２】
【発明の実施の形態】以下、本発明の高周波用配線基板
を図面に基づいて説明する。
【００１３】図１および図２は、本発明の高周波用配線
基板の実施の形態の一例を示す断面図および平面図であ
る。これらの図において、１は高周波用配線基板、２は
誘電体基板を構成する誘電体層であり、この例では、１
層の誘電体層２から成る誘電体基板の上下面に第１の線
路導体３および第２の線路導体４を有し、これら第１の
線路導体３および第２の線路導体４はその一端同士が上
下方向で重なるように略平行に一直線上に形成されてお
り、第１の線路導体３の一端および第２の線路導体４の
一端間が貫通導体５で電気的に接続されている。また、
誘電体層２の上下面には第１および第２の線路導体３・
４の周囲に所定の間隔をもって形成された同一面接地導
体６を有しており、上下面の同一面接地導体６間は複数
の接地用貫通導体７で電気的に接続されている。なお、
ここでは図２は第１の線路導体３側を示す平面図であ
る。
【００１４】そして、本発明の高周波用配線基板１にお
いては、図２に示すように、第１の線路導体３の所定の
特性インピーダンスを有する線路導体の部分の線路幅を
Ｗ１、第２の線路導体３の一端の貫通導体５との接続部
近傍の部分の線路導体の導体幅をＷ２、第１の線路導体
３の所定の特性インピーダンスを有する線路幅がＷ１の
線路導体の部分と同一面接地導体６との間隔をＳ１、第
１の線路導体３の一端の貫通導体５との接続部近傍にお
ける導体幅がＷ２の部分と同一面接地導体６との間隔を
Ｓ２としたとき、Ｗ１＞Ｗ２およびＳ１≧Ｓ２であるこ
とを特徴としている。
【００１５】なお、この例では、誘電体層２の他方の主
面に形成された第２の線路導体４および貫通導体５とそ
の周囲の同一面接地導体６とについても同様の構成とさ
れている。
【００１６】そして、このような構成により、マイクロ
波，ミリ波帯等の高周波帯域において問題になる第１の
線路導体３および第２の線路導体４とそれらの一端間を
接続する貫通導体５との接続部における浮遊容量につい
ては、第１および第２の線路導体３・４の一端の貫通導
体５との接続部近傍の導体幅すなわち線路導体の線路の
幅Ｗ２が所定の特性インピーダンスを有する線路導体の
部分の線路幅Ｗ１よりも狭いことにより、接続部におけ
る浮遊容量を低減することができる。また、第１および
第２の線路導体３・４と同一面接地導体６との間からの
電磁波の不要輻射については、第１および第２の線路導
体３・４の一端の貫通導体５との接続部近傍における同
一面接地導体６との間隔Ｓ２が、線路幅がＷ１の部分の
同一面接地導体６との間隔Ｓ１以下と狭いことにより、
電磁界モードの変換部である接続部での電磁界を閉じ込
めることができるため、第１および第２の線路導体３・
４の一端と貫通導体５との接続部近傍における第１およ
び第２の線路導体３・４と同一面接地導体６との間から
の電磁波の不要輻射を抑制することができる。その結
果、マイクロ波，ミリ波帯等の高周波帯域であっても高
周波信号の良好な伝送特性が実現できる。
【００１７】さらに、第１および第２の線路導体３・４
の一端の貫通導体５との接続部近傍の導体幅がＷ２であ
る部分の導体長さＬが、第１および第２の線路導体３・
４により伝送される高周波信号の波長の４分の１以下で
あり、かつＷ１≦２×Ｗ２であることが好ましい。この
ような構成により、第１および第２の線路導体３・４の
一端と貫通導体５との接続部での特性インピーダンス整
合部の長さを高周波信号の波長に対して十分に短くし、
かつ第１および第２の線路導体３・４の線路の幅のＷ１
からＷ２への変化を所定の範囲内に抑えることによっ
て、高周波信号の反射等による伝送特性の劣化を抑制す
ることができる。
【００１８】次に、図３から図５に、本発明の高周波用
配線基板の実施の形態の他の例を断面図または平面図で
示す。
【００１９】図３から図５において、図１および図２と
同様の箇所には同じ符号を付してある。これらの図にお
いて、１は高周波用配線基板、２は誘電体層、３および
４は第１および第２の線路導体、５は第１の線路導体３
の一端と第２の線路導体４の一端とを電気的に接続する
貫通導体、６は第１および／または第２の線路導体３，
４と同一面に形成される同一面接地導体である。また、
８は接地導体、７は同一面接地導体６間および／または
同一面接地導体６と接地導体８とを電気的に接続する接
地用貫通導体である。
【００２０】図３は本発明の高周波用配線基板の実施の
形態の他の例を示す断面図である。１は高周波用配線基
板、２は誘電体基板を構成する複数の誘電体層であり、
この例では、２層の誘電体層２から成る誘電体基板の上
下面に第１の線路導体３および第２の線路導体４を有
し、これら第１の線路導体３および第２の線路導体４は
その一端同士が上下方向で重なるように略平行に一直線
上に形成されており、第１の線路導体３の一端および第
２の線路導体４の一端間が貫通導体５で電気的に接続さ
れる。また、誘電体基板の上下面には第１および第２の
線路導体３・４の周囲に所定の間隔をもって形成された
同一面接地導体６を、２層の誘電体層２の層間に接地導
体８を有しており、上下面の同一面接地導体６および内
層の接地導体８は複数の接地用貫通導体７で電気的に接
続されている。
【００２１】そして、このような構成により、マイクロ
波，ミリ波帯等の高周波帯域において問題になる第１お
よび第２の線路導体３・４とそれらの一端間を接続する
貫通導体５との接続部における浮遊容量については、第
１および第２の線路導体３・４の一端の貫通導体５との
接続部近傍の導体幅すなわち線路導体の線路の幅Ｗ２が
所定の特性インピーダンスを有する線路導体の部分の線
路幅Ｗ１よりも狭いことにより、接続部における浮遊容
量を低減することができる。また、第１および第２の線
路導体３・４と同一面接地導体６との間からの電磁波の
不要輻射については、第１および第２の線路導体３・４
の一端の貫通導体５との接続部近傍における同一面接地
導体６との間隔Ｓ２が、線路幅がＷ１の部分の同一面接
地導体６との間隔Ｓ１以下と狭いことにより、電磁界モ
ードの変換部である接続部での電磁界を閉じ込めること
ができるため、第１および第２の線路導体３・４の一端
と貫通導体５との接続部近傍における第１および第２の
線路導体３・４と同一面接地導体６との間からの電磁波
の不要輻射を抑制することができる。その結果、マイク
ロ波，ミリ波帯等の高周波帯域であっても高周波信号の
良好な伝送特性が実現できる。
【００２２】次に、図４および図５は、本発明の高周波
用配線基板の実施の形態の他の例を示す断面図および平
面図である。これらの図１において、１は高周波用配線
基板、２は誘電体基板を構成する複数の誘電体層であ
り、この例では、２層の誘電体層２から成る誘電体基板
の上面に第１の線路導体３を、２層の誘電体層２の層間
に第２の線路導体４を有し、これら第１の線路導体３お
よび第２の線路導体４はその一端同士が上下方向で重な
るように略平行に一直線上に形成されており、第１の線
路導体３の一端および第２の線路導体４の一端間が貫通
導体５で電気的に接続されている。また、誘電体基板の
上面には第１の線路導体３の周囲に所定の間隔をもって
形成された同一面接地導体６を、誘電体基板の下面に接
地導体８を有しており、同一面接地導体６と接地導体８
との間は複数の接地用貫通導体７で電気的に接続されて
いる。なお、ここでは図５は第２の線路導体４が形成さ
れた誘電体層２の上面を示す平面図であり、第１の線路
導体３およびその周囲の同一面接地導体６については、
図２に示した例と同様の構成である。
【００２３】そして、このような構成により、マイクロ
波，ミリ波帯等の高周波帯域において問題になる第１の
線路導体３とその一端に接続された、第２の線路導体４
の一端との間を接続する貫通導体５との接続部における
浮遊容量については、第１の線路導体３の一端の貫通導
体５との接続部近傍の導体幅すなわち線路導体の線路の
幅Ｗ２が所定の特性インピーダンスを有する線路導体の
部分の線路幅Ｗ１よりも狭いことにより、接続部におけ
る浮遊容量を低減することができる。また、第１の線路
導体３と同一面接地導体６との間からの電磁波の不要輻
射については、第１の線路導体３の一端の貫通導体５と
の接続部近傍における同一面接地導体６との間隔Ｓ２
が、線路幅がＷ１の部分の同一面接地導体６との間隔Ｓ
１以下と狭いことにより、電磁界モードの変換部である
接続部での電磁界を閉じ込めることができるため、第１
の線路導体３と同一面接地導体６との間からの電磁波の
不要輻射を抑制することができる。その結果、マイクロ
波，ミリ波帯等の高周波帯域であっても高周波信号の良
好な伝送特性が実現できる。
【００２４】このように、本発明の高周波用配線基板１
においては、第１の線路導体３，第２の線路導体４，貫
通導体５，誘電体層２，同一面接地導体層６，接地用貫
通導体７および接地導体８の配置や形状は、様々な形態
に形成することができる。
【００２５】本発明の高周波用配線基板１における誘電
体基板を構成する誘電体層２の材料としては、アルミナ
（Ａｌ2Ｏ3）セラミックス，ムライト（３Ａｌ2Ｏ3・２
ＳｉＯ2）セラミックス等のセラミックス材料やガラス
セラミックス等の無機系材料、四ふっ化エチレン樹脂
（ポリテトラフルオロエチレン；ＰＴＦＥ），四ふっ化
エチレン−エチレン共重合樹脂（テトラフルオロエチレ
ン−エチレン共重合樹脂；ＥＴＦＥ），四ふっ化エチレ
ン−パーフルオロアルコキシエチレン共重合樹脂（テト
ラフルオロエチレン−パーフルオロアルキルビニルエー
テル共重合樹脂；ＰＦＡ）等のフッ素樹脂，ガラスエポ
キシ樹脂，ポリフェニレンエーテル樹脂，液晶ポリエス
テル，ポリイミド等の樹脂系材料等が用いられる。ま
た、高周波用配線基板１の形状・寸法（厚み・幅・長
さ）は、使用される高周波信号の周波数や特性インピー
ダンス等に応じて設定される。
【００２６】本発明の高周波用配線基板１における第１
の線路導体３および第２の線路導体４は、高周波信号伝
送用として適した金属材料の導体層から成り、例えばＣ
ｕ層，Ｍｏ−Ｍｎ層，Ｗ層，Ｍｏ−Ｍｎメタライズ層上
にＮｉメッキ層およびＡｕメッキ層を被着させたもの，
Ｗメタライズ層上にＮｉメッキ層およびＡｕメッキ層を
被着させたもの，Ｃｒ−Ｃｕ合金層，Ｃｒ−Ｃｕ合金層
上にＮｉメッキ層およびＡｕメッキ層を被着させたも
の，Ｔａ2Ｎ層上にＮｉ−Ｃｒ合金層およびＡｕメッキ
層を被着させたもの，Ｔｉ層上にＰｔ層およびＡｕメッ
キ層を被着させたもの，またはＮｉ−Ｃｒ合金層上にＰ
ｔ層およびＡｕメッキ層を被着させたものから成り、厚
膜印刷法あるいは各種の薄膜形成法やメッキ処理法等に
より形成される。その厚みや幅も伝送される高周波信号
の周波数や特性インピーダンス等に応じて設定される。
【００２７】また、同一面接地導体６および接地導体８
は、第１の線路導体３および第２の線路導体４と同様の
材料で同様の方法により形成すればよく、第１の線路導
体３および第２の線路導体４と同一面接地導体６との間
隔は、伝送される高周波信号の周波数や特性インピーダ
ンス等に応じて設定される。また、貫通導体５は、第１
の線路導体３と第２の線路導体４とを電気的に接続する
ように形成され、例えばスルーホール導体やビアホール
導体を形成することにより、あるいは金属板，金属棒ま
たは金属パイプ等を埋設することにより設けることがで
きる。また、接地用貫通導体７は、同一面接地導体６同
士および接地導体８とを接続するように形成され、例え
ばスルーホール導体やビアホール導体を形成することに
より、あるいは金属板，金属棒または金属パイプ等を埋
設することにより設けることができる。
【００２８】高周波用配線基板１の作製にあたっては、
例えば誘電体層２がガラスセラミックスから成る場合で
あれば、まず誘電体層２となるガラスセラミックスのグ
リーンシートを準備し、これに所定の打ち抜き加工を施
し、スクリーン印刷法等によりＣｕやＡｇ等の導体ペー
ストを第１および第２の線路導体３・４，貫通導体５，
同一面接地導体６，接地用貫通導体７，接地導体８の各
導体パターンに応じてそれぞれ塗布する。次に約1000℃
で焼成を行ない、最後に各導体層上にＮｉメッキおよび
Ａｕメッキを施す。
【００２９】
【実施例】次に、本発明の高周波用配線基板の実施例を
以下に説明する。
【００３０】高周波用配線基板１には、比誘電率が6の
ガラスセラミックスから成る厚みが0.2ｍｍの誘電体層
２の上下面に、第１の線路導体３および第２の線路導体
４として、線路幅Ｗ１が0.28ｍｍ、導体幅Ｗ２が0.12ｍ
ｍのＣｕメタライズ層上にＮｉメッキ層およびＡｕメッ
キ層を被着させて成る線路導体をそれぞれ形成した。ま
た、誘電体層２の上下面に同一面接地導体６としてほぼ
全面にＣｕメタライズ層からなる導体を形成した。な
お、第１の線路導体３および第２の線路導体４と同一面
接地導体６との間隔Ｓ１は0.11ｍｍとし、Ｓ２は0.1ｍ
ｍとした。第１の線路導体３の一端と第２の線路導体４
の一端とを接続する貫通導体５は、Ｃｕメタライズから
成る、横断面形状が直径0.075ｍｍの略円形のものとし
た。これにより、本発明の高周波用配線基板１の試料Ａ
を得た。
【００３１】一方、比較例として、図８および図９に示
す構成のものについて、試料Ａと同様にして誘電体層1
2，第１の線路導体13，第２の線路導体14，貫通導体1
5，同一面接地導体16，接地用貫通導体17を形成した。
ただし、第１の線路導体13および第２の線路導体14の線
路幅Ｗ１’および導体幅Ｗ２’はともに0.28ｍｍ、第１
の線路導体13および第２の線路導体14と同一面接地導体
16との間隔Ｓ１’は0.11ｍｍ、Ｓ２’は0.2ｍｍとし
た。これにより、比較例の高周波用配線基板11の試料Ｂ
を得た。
【００３２】これら本発明の実施例および比較例の高周
波用配線基板の試料ＡおよびＢについて、ウェハープロ
ーブを用いてネットワークアナライザに接続し、高周波
信号に対する反射損失および伝送損失の測定を行なっ
た。反射特性の結果を図６に示し、伝送特性の結果を図
７に示す。
【００３３】図６は、試料Ａおよび試料Ｂにおける高周
波信号の反射損失の周波数特性を示すグラフであり、横
軸は周波数（単位：ＧＨｚ）を、縦軸は反射損失（単
位：ｄＢ）を表している。また、特性曲線のうち実線は
試料Ａの、破線は試料Ｂの反射損失の周波数特性をそれ
ぞれ示している。
【００３４】図６に示す結果より、本発明の実施例であ
る試料Ａにおいては、周波数110ＧＨｚ迄、反射損失が
−13ｄＢ以下の良好な周波数特性を実現していることが
分かる。これに対し、比較例の試料Ｂにおいては40ＧＨ
ｚ付近および100ＧＨｚ付近の周波数で反射損失が増大
しており、その値は−10ｄＢを超えている。本発明の実
施例である試料Ａにおいては、図示した周波数範囲にお
いてそのような特性劣化は見られず、良好な特性が得ら
れた。
【００３５】一方、図７は試料Ａおよび試料Ｂにおける
高周波信号の伝送損失の周波数特性を示すグラフであ
り、横軸は周波数（単位：ＧＨｚ）を、縦軸は伝送損失
（単位：ｄＢ）を表している。また、特性曲線のうち実
線は試料Ａの、破線は試料Ｂの伝送損失の周波数特性を
それぞれ示している。
【００３６】図７の結果より、比較例である試料Ｂにお
いては40ＧＨｚ付近および80ＧＨｚ付近以上において伝
送損失が急激に増加するが、本発明の実施例である試料
Ａにおいては、広帯域にわたって良好かつ平坦な特性が
得られていることが分かる。
【００３７】従って、本発明の高周波用配線基板によれ
ば、線路導体の所定の特性インピーダンスを有する線路
導体の部分の線路幅をＷ１、線路導体の一端の貫通導体
との接続部近傍の線路導体の導体幅をＷ２、線路導体の
所定の特性インピーダンスを有する線路導体の部分と同
一面接地導体との間隔をＳ１、線路導体の一端の貫通導
体との接続部近傍における同一面接地導体との間隔をＳ
２としたとき、Ｗ１＞Ｗ２およびＳ１≧Ｓ２としたこと
により、マイクロ波，ミリ波帯の高周波信号においても
特性インピーダンスの変化や不要輻射が少なく、広帯域
にわたって良好な伝送特性が実現できることを確認でき
た。
【００３８】さらに、試料Ａについて、線路導体の一端
の貫通導体との接続部近傍の導体幅がＷ２である部分の
導体長さＬを、線路導体を伝送する高周波信号の波長の
４分の１以下であり、かつＷ１≦２×Ｗ２としたとこ
ろ、反射損失が−15ｄＢ以下の良好な周波数特性であっ
た。
【００３９】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上記の実施
例では、第１の線路導体３はいずれも誘電体層２の上面
に形成したが、この第１の線路導体３を複数の誘電体層
２の内層に形成しても構わない。
【００４０】
【発明の効果】本発明の高周波用配線基板によれば、複
数の誘電体層を積層して成る誘電体基板の一つの誘電体
層の主面に一端が前記一つの誘電体層の主面内に存在す
るように形成された第１の線路導体と、他の誘電体層の
主面に一端が前記第１の線路導体の一端と上下方向で重
なるように前記第１の線路導体と略平行に一直線上に形
成された第２の線路導体と、前記誘電体層を貫通して形
成された、前記第１の線路導体の一端および前記第２の
線路導体の一端を電気的に接続する貫通導体と、前記第
１および／または第２の線路導体の周囲に所定の間隔を
もって形成された同一面接地導体とを具備した高周波用
配線基板において、前記同一面接地導体が周囲に形成さ
れた前記第１および／または第２の線路導体の線路幅を
Ｗ１、前記第１および／または第２の線路導体の一端の
前記貫通導体との接続部近傍の導体幅をＷ２、前記第１
および／または第２の線路導体の前記線路幅がＷ１の部
分と前記同一面接地導体との間隔をＳ１、前記第１およ
び／または第２の線路導体の一端の前記貫通導体との接
続部近傍における前記同一面接地導体との間隔をＳ２と
したとき、Ｗ１＞Ｗ２およびＳ１≧Ｓ２であることか
ら、線路導体と貫通導体との接続部近傍の線路導体にお
いては、線路導体の一端の導体幅すなわち線路の幅Ｗ２
が所定の特性インピーダンスを有する線路部分の線路幅
Ｗ１より狭いことにより、線路導体の一端と貫通導体と
の接続部における浮遊容量を低減させることができ、線
路導体と貫通導体との接続部の特性インピーダンスを整
合することができる。また、線路導体の一端と貫通導体
との接続部近傍における線路導体の一端と同一面接地導
体との間隔がＳ２が線路導体が所定の特性インピーダン
スを有する線路幅がＷ１の部分との間隔Ｓ１以下と狭い
ことにより、電磁界モードの変換部である接続部での電
磁界を閉じ込めることができるため、線路導体の一端と
貫通導体との接続部近傍における線路導体と同一面接地
導体との間からの電磁波の不要輻射を抑制することがで
きる。その結果、マイクロ波，ミリ波帯等の高周波帯域
において良好な高周波信号の伝送特性が実現できる。
【００４１】また、本発明の高周波用配線基板によれ
ば、上記構成において、前記第１および／または第２の
線路導体の一端と前記貫通導体との接続部近傍の導体幅
がＷ２である部分の導体長さＬが前記第１および第２の
線路導体により伝送される高周波信号の波長の４分の１
以下であり、かつＷ１≦２×Ｗ２としたときには、線路
導体と貫通導体との接続部での特性インピーダンス整合
部の長さを高周波信号の波長に対して十分に短くし、か
つ線路導体の線路の幅のＷ１からＷ２への変化を所定の
範囲内に抑えることによって、高周波信号の反射等によ
る伝送特性の劣化を抑制することができる。その結果、
マイクロ波，ミリ波帯等の高周波帯域であってもより良
好な高周波信号の伝送特性が実現できる。
【００４２】以上により、本発明によれば、信号伝送用
の貫通導体を有する高周波用配線基板において、線路導
体と貫通導体との接続部での特性インピーダンスの整合
を図るとともに、線路導体と同一面接地導体との間から
の電磁波の不要輻射を抑制することができ、マイクロ
波，ミリ波帯等の高周波帯域であっても良好な伝送特性
で高周波信号を伝送できる高周波用配線基板を提供する
ことができた。
【図面の簡単な説明】
【図１】本発明の高周波用配線基板の実施の形態の一例
を示す断面図である。
【図２】本発明の高周波用配線基板の実施の形態の一例
を示す平面図である。
【図３】本発明の高周波用配線基板の実施の形態の他の
例を示す断面図である。
【図４】本発明の高周波用配線基板の実施の形態の他の
例を示す断面図である。
【図５】本発明の高周波用配線基板の実施の形態の他の
例を示す平面図である。
【図６】本発明の実施例および比較例の高周波用配線基
板について高周波信号の反射損失の周波数特性を示すグ
ラフである。
【図７】本発明の実施例および比較例の高周波用配線基
板について高周波信号の伝送損失の周波数特性を示すグ
ラフである。
【図８】従来の高周波用配線基板の例を示す断面図であ
る。
【図９】従来の高周波用配線基板の例を示す平面図であ
る。
【符号の説明】
１・・・高周波用配線基板 ２・・・誘電体層 ３・・・第１の線路導体 ４・・・第２の線路導体 ５・・・貫通導体 ６・・・同一面接地導体 ７・・・接地用貫通導体 ８・・・接地導体
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA02 AA03 AA16 AA18 CC02 CC06 CD01 CD12 CD14 CD23 EE13 5E346 AA13 AA15 AA42 BB02 BB04 BB06 BB11 BB15 CC09 CC10 CC12 CC14 CC18 CC32 CC35 CC36 FF07 FF13 FF18 HH03 HH04 5J014 CA01 CA41 CA56 CA57

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 複数の誘電体層を積層して成る誘電体基
    板の一つの誘電体層の主面に一端が前記一つの誘電体層
    の主面内に存在するように形成された第１の線路導体
    と、他の誘電体層の主面に一端が前記第１の線路導体の
    一端と上下方向で重なるように前記第１の線路導体と略
    平行に一直線上に形成された第２の線路導体と、前記誘
    電体層を貫通して形成された、前記第１の線路導体の一
    端および前記第２の線路導体の一端を電気的に接続する
    貫通導体と、前記第１および／または第２の線路導体の
    周囲に所定の間隔をもって形成された同一面接地導体と
    を具備した高周波用配線基板において、前記同一面接地
    導体が周囲に形成された前記第１および／または第２の
    線路導体の線路幅をＷ１、前記第１および／または第２
    の線路導体の一端の前記貫通導体との接続部近傍の導体
    幅をＷ２、前記第１および／または第２の線路導体の前
    記線路幅がＷ１の部分と前記同一面接地導体との間隔を
    Ｓ１、前記第１および／または第２の線路導体の一端の
    前記貫通導体との接続部近傍における前記同一面接地導
    体との間隔をＳ２としたとき、Ｗ１＞Ｗ２およびＳ１≧
    Ｓ２であることを特徴とする高周波用配線基板。
  2. 【請求項２】 前記第１および／または第２の線路導体
    の一端の前記貫通導体との接続部近傍の前記導体幅がＷ
    ２である部分の導体長さＬが前記第１および第２の線路
    導体により伝送される高周波信号の波長の４分の１以下
    であり、かつＷ１≦２×Ｗ２であることを特徴とする請
    求項１記載の高周波用配線基板。
JP2001325874A 2001-10-24 2001-10-24 高周波用配線基板 Pending JP2003133814A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001325874A JP2003133814A (ja) 2001-10-24 2001-10-24 高周波用配線基板
US10/278,579 US6726488B2 (en) 2001-10-24 2002-10-22 High-frequency wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001325874A JP2003133814A (ja) 2001-10-24 2001-10-24 高周波用配線基板

Publications (1)

Publication Number Publication Date
JP2003133814A true JP2003133814A (ja) 2003-05-09

Family

ID=19142351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001325874A Pending JP2003133814A (ja) 2001-10-24 2001-10-24 高周波用配線基板

Country Status (2)

Country Link
US (1) US6726488B2 (ja)
JP (1) JP2003133814A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004051746A1 (ja) * 2002-12-05 2006-04-06 松下電器産業株式会社 高周波回路および高周波パッケージ
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
JP2010212617A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Ind Ltd フレキシブル配線基板
JP2011141208A (ja) * 2010-01-07 2011-07-21 Panasonic Electric Works Co Ltd プリント基板及び電流センサ
JP2013149791A (ja) * 2012-01-19 2013-08-01 Mitsubishi Electric Corp プリント基板およびプリント基板装置
JP5844972B2 (ja) * 2008-05-16 2016-01-20 日本特殊陶業株式会社 セラミック基板、プローブカード及びセラミック基板の製造方法
JP2017191969A (ja) * 2016-04-11 2017-10-19 Ｒｉｔａエレクトロニクス株式会社 多層プリント配線板
WO2018190121A1 (ja) * 2017-04-11 2018-10-18 株式会社デンソー 層間伝送線路
JPWO2018155418A1 (ja) * 2017-02-22 2019-12-12 ナミックス株式会社 多層配線基板および半導体装置
WO2022219709A1 (ja) * 2021-04-13 2022-10-20 日本電信電話株式会社 配線基板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177227C (zh) * 2000-06-28 2004-11-24 日本发条株式会社 导电性接触件
JP2004064174A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 高周波用配線基板
JP4004048B2 (ja) * 2003-04-11 2007-11-07 Ｔｄｋ株式会社 高周波伝送線路
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
JP6218481B2 (ja) * 2012-09-27 2017-10-25 三菱電機株式会社 フレキシブル基板、基板接続構造及び光モジュール
WO2017006552A1 (ja) * 2015-07-08 2017-01-12 日本電気株式会社 プリント基板
WO2018009269A1 (en) 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
US11297713B2 (en) 2020-01-23 2022-04-05 Super Micro Computer, Inc. Reference metal layer for setting the impedance of metal contacts of a connector
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
US6388202B1 (en) * 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
JP3008939B1 (ja) 1998-09-24 2000-02-14 住友金属工業株式会社 高周波回路基板
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004051746A1 (ja) * 2002-12-05 2006-04-06 松下電器産業株式会社 高周波回路および高周波パッケージ
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
JP5844972B2 (ja) * 2008-05-16 2016-01-20 日本特殊陶業株式会社 セラミック基板、プローブカード及びセラミック基板の製造方法
JP2010212617A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Ind Ltd フレキシブル配線基板
JP2011141208A (ja) * 2010-01-07 2011-07-21 Panasonic Electric Works Co Ltd プリント基板及び電流センサ
JP2013149791A (ja) * 2012-01-19 2013-08-01 Mitsubishi Electric Corp プリント基板およびプリント基板装置
JP2017191969A (ja) * 2016-04-11 2017-10-19 Ｒｉｔａエレクトロニクス株式会社 多層プリント配線板
JPWO2018155418A1 (ja) * 2017-02-22 2019-12-12 ナミックス株式会社 多層配線基板および半導体装置
JP7148146B2 (ja) 2017-02-22 2022-10-05 ナミックス株式会社 多層配線基板および半導体装置
WO2018190121A1 (ja) * 2017-04-11 2018-10-18 株式会社デンソー 層間伝送線路
JP2018182500A (ja) * 2017-04-11 2018-11-15 株式会社Ｓｏｋｅｎ 層間伝送線路
WO2022219709A1 (ja) * 2021-04-13 2022-10-20 日本電信電話株式会社 配線基板

Also Published As

Publication number Publication date
US6726488B2 (en) 2004-04-27
US20030077924A1 (en) 2003-04-24

Similar Documents

Publication Publication Date Title
JP2003204209A (ja) 高周波用配線基板
JP2003133814A (ja) 高周波用配線基板
JP2003224408A (ja) 高周波用配線基板
JP2004153415A (ja) 高周波線路−導波管変換器
US6873230B2 (en) High-frequency wiring board
JP2002252505A (ja) 高周波用配線基板
JP4462782B2 (ja) 高周波用配線基板
JP2006279199A (ja) 高周波線路−導波管変換器
JP2004120291A (ja) バラントランス
JP2003008312A (ja) バラントランス
JP4749234B2 (ja) 開口面アンテナ
JP2004259959A (ja) 配線基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JP4377725B2 (ja) 高周波用配線基板
JP2004259960A (ja) 配線基板
JPH0697708A (ja) マイクロ波伝送線路
JP2000106478A (ja) 配線基板
JP2001358246A (ja) 高周波用配線基板
JP4247999B2 (ja) 高周波線路−導波管変換器
JP2002198708A (ja) 高周波用配線基板
JP2008244877A (ja) 高周波線路−導波管変換器および電子装置
JP4663351B2 (ja) 電子装置
JP2001053506A (ja) 高周波用配線基板および接続構造
JP2000077808A (ja) 配線基板
JP2006238055A (ja) 高周波線路−導波管変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060331

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060428