JP4036872B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4036872B2
JP4036872B2 JP2005145243A JP2005145243A JP4036872B2 JP 4036872 B2 JP4036872 B2 JP 4036872B2 JP 2005145243 A JP2005145243 A JP 2005145243A JP 2005145243 A JP2005145243 A JP 2005145243A JP 4036872 B2 JP4036872 B2 JP 4036872B2
Authority
JP
Japan
Prior art keywords
electronic functional
electrode
semiconductor device
base substrate
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005145243A
Other languages
English (en)
Other versions
JP2006324393A (ja
Inventor
薫 添田
大輔 高井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005145243A priority Critical patent/JP4036872B2/ja
Priority to US11/436,178 priority patent/US20060261491A1/en
Priority to CN200610084761A priority patent/CN100588038C/zh
Publication of JP2006324393A publication Critical patent/JP2006324393A/ja
Application granted granted Critical
Publication of JP4036872B2 publication Critical patent/JP4036872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置の製造方法に係わり、特に熱膨張係数の違いによる歪みやクラックの問題を解消し、電子機能部品間又は電子機能部品とベース基板との間における電気的な接続を確実に行えるようにした半導体装置の製造方法に関する。
近年の半導体装置の分野では、１つのパッケージの中に複数のベアチップ（電子機能部品）を積層して高密度化する技術が盛んである。このような複数のベアチップの電極と前記ベアチップが搭載されるベース基板の電極との間を接続して実装する方法としては、従来より金線を用いて接続するワイヤーボンド実装方式、ベアチップを下向きにひっくり返し（フリップし）、その機能面に設けられたバンプを用いて接続するフリップチップ実装方式、あるいは多層構造のベアチップ（スタックド）のバンプを介して接続するスタックド実装方式などが存在する。このような実装方式は、例えば以下の特許文献１に記載されている。
また特許文献１には、ダイボンド材やアンダーフィル材等を用いてチップを形成するとともに、基板、ダイボンド材およびアンダーフィル材、さらには封止樹脂材などの各熱膨張係数及びガラス転移温度が所定の関係を有するように設定することにより、熱ストレスにより発生する応力を低減し、半田等を用いた接続部分に剥離やクラックなどによる導通不良の問題を解消することができる旨が記載されている。
特開平１１−２７４３７５号公報
上記従来の実装方式を用いて半導体装置を製造する場合には、以下に示すような問題がある。
上記のような半導体装置のマッチング検査は、電極間のラインインピーダンスの影響を受け易いため、完成品の状態、すなわち全てのベアチップが所定の位置に設置され、且つ電気的に接続された状態で行うことが必要である。したがって、たとえ一部のベアチップ間だけにマッチング不良が生じた場合であっても、すべてのベアチップ、すなわち完成品である半導体装置が使用不能と認定されるため、半導体装置の全体を廃棄しなければならなかった。したがって、歩留まりが低く、製造コストが高騰しやすいという問題があった。
この点、仮に前記マッチング不良が生じる一部のベアチップだけを交換することができれば、他のベアチップ等を破棄しなくて済むため、無駄を防止できる点で製造コストを下げることが可能となる。
しかし、ワイヤーボンドや導電性接着剤などを用いて物理的に接続された状態にあるベアチップの一部のみを他のベアチップから分離させる作業は非常に煩雑であるとともに、却って製造コストの高騰を招くという問題がある。
また上記特許文献１には、前記熱膨張係数及びガラス転移温度に関する条件を満たすような材料、すなわち基板、ダイボンド材およびアンダーフィル材、封止樹脂材、導電性接着剤等に関する具体例が全く記載されていない。このため、特許文献１に記載の発明は、理論的には正しくても、そのような半導体装置は現実的なものとはいえず、実際に製造することが難しい。
本発明は上記従来の課題を解決するためのものであり、製造工程中に現実の製品に近い状態でマッチング検査を行えるようにした半導体装置の製造方法を提供することを目的としている。
また製造工程中の検査でマッチング不良と判明したときには、他の新たなベアチップ（電子機能部品）に容易に交換できるようにした半導体装置の製造方法を提供することを目的としている。
本発明は、パターン電極を備えたベース基板と電極を備えた２ヶ以上の電子機能部品とを積み重ねた各部材間に、両面に複数の弾性接点を備えたインターポーザと熱硬化性又は熱可塑性の接着部材を介在させて仮止めし、前記弾性接点を介して上下に位置する前記パターン電極と前記電極との間および前記電極どうしの間を仮接続する第１の工程と、
外部から電気信号を入力し、前記電子機能部品間のマッチング検査を行う第２の工程と、
前記第２の工程における前記マッチング検査に合格した場合には、加熱工程に移行し、前記接着部材によって、前記電子機能部品間および前記電子機能部品と前記ベース基板との間を接着固定する第３の工程と、を有することを特徴とするものである。
上記において、前記第２の工程における前記マッチング検査が不合格であった場合には、前記いずれかの電子機能部品を他の新たな電子機能部品に交換した後に、前記第１の工程が行われることが好ましい。
本発明では、熱膨張係数の違いにより、弾性接点と電極間の相対位置関係に多少の位置ずれが生じた場合であっても、前記弾性接点が電極の表面を弾圧しながら摺動することができるため、電極の接続部分に剥離やクラック等の問題が生じることがなく、常に両者の間の導通状態を維持することができる。
また製造過程中にマッチング検査を取り入れたことにより、電子機能部品を固定する前に予め相性の合わない電子機能部品どうしが組み合わされるのを避けることができる。このため、完成品としての半導体装置の歩留まりを高めることができる。
図１は本発明における半導体装置の実施の形態を示す断面図、図２は図１の一部を拡大して示す断面図、図３は本発明の第１の実施の形態としてスパイラル接触子を用いた場合を示す図２の部分断面図、図４は熱膨張が生じた状態を示す図３同様の部分拡大図である。
図１に示す半導体装置１０は１つのパッケージを示しており、図示Ｚ２方向の最下部にベース基板１１が設けられている。前記半導体装置１０は、前記ベース基板１１の上に、半導体ベアチップ（以下「ベアチップ」という）などの電子機能部品１２，１３，１４，１５を高さ（Ｚ）方向に複数積み重ねることにより形成された積層型の半導体装置である。
図２に示すように、前記電子機能部品１２，１３，１４，１５の上下両面のうち、少なくとも一方の面には電力供給用および信号入出力用の複数の電極１６が形成されている。前記電極１６が形成されている面が電子機能部品の機能面である。
なお、前記電子機能部品１２，１３，１４，１５としては、その他例えば前記ベアチップと同程度の大きさで形成されるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）などであってもよい。そして、電子機能部品１２，１３，１４，１５の周囲は樹脂製の封止部材（モールド樹脂）１８で封止されている。
前記ベース基板１１は、例えばガラスエポキシやポリイミドなどの絶縁層と導体層とを交互に積み重ねることにより形成された多層基板である。前記ベース基板１１の上面（表面）には複数のパターン電極１１ａが露出形成され、下面（裏面）には例えばＢＧＡなどからなる外部接続電極１７が略マトリックス状に配設されている。個々のパターン電極１１ａと個々の外部接続電極１７とは前記多層基板内に設けられた導体層を介して電気的に導通接続されている。そして、前記ベース基板１１では、下面側で隣り合う前記外部接続電極１７間のピッチ寸法が上面側で隣り合う前記パターン電極１１ａ間のピッチ寸法よりも広く形成される再配線化が行われている。
図１に示すように、上層側に位置する電子機能部品とその下層側に位置する電子機能部品又はベース基板１１との間にはインターポーザ２０（個別に、符号２０Ａ，２０Ｂ，２０Ｃおよび２０Ｄを付して示す）がそれぞれ設けられている。すなわち、最下層に位置する前記ベース基板１１とその上層に位置する電子機能部品１２との間にはインターポーザ２０Ａが設けられ、前記電子機能部品１２とその上層に位置する電子機能部品１３との間にはインターポーザ２０Ｂが設けられ、以下同様に前記電子機能部品１３とその上層に位置する電子機能部品１４との間にはインターポーザ２０Ｃが設けられ、前記電子機能部品１４とその上層に位置する電子機能部品１５との間にはインターポーザ２０Ｄが設けられている。
図３に示すように、この実施の形態に示すインターポーザ２０は、各電子機能部品やベース基板１１と同一の熱膨張係数、または近似する熱膨張係数を有する材料を用いて形成されたシート状の基材２１を有しており、その上下両面には複数の弾性接点３０，３０が設けられている。なお、前記基材２１としては、例えばシリコンやポリイミドなどが好ましい。
図３に示す第１の実施の形態は、前記弾性接点３０がスパイラル接触子の場合を示している。この第１の実施の形態に示すインターポーザ２０は、前記基材２１に前記パターン電極１１ａや電極１６に対応する位置に形成された複数の貫通孔２１ａを有しており、この貫通孔２１ａ内には例えば銅などからなる導電体２２が埋設されている。この実施の形態における前記導電体２２は略円柱形状をしており、このような導電体２２の両端面（上下両面）には前記スパイラル接触子３１が設けられている。
図３に示すようにスパイラル接触子３１は、外周側の位置に所定の膜厚で平面的な形状からなるマウント部３２と、このマウント部３２から一体的に延び出る弾性腕３３を有している。弾性腕３３は、前記マウント部３２との境界部が基端３４であり、先端３５は螺旋パターンのほぼ中心点に位置している。前記スパイラル接触子３１の弾性腕３３は、先端３５がマウント部３２から離れる方向に突出した状態で立体成形されている。このため、スパイラル接触子３１に図示Ｚ方向の外力を与えると、前記弾性腕３３が図示Ｚ１およびＺ２方向に弾性変形することが可能とされている。このようなスパイラル接触子３１は、前記マウント部３２の下面が前記導電体２２の端面に対し、導電性接着剤などを介して固定されている。
なお、前記スパイラル接触子３１は、例えばエッチング法またはメッキ法により形成することが可能である。エッチング法では、薄い板状の銅膜をエッチングすることにより図３に示す形状が形成され、さらにその表面に、ニッケルやニッケル−リンなどの補強メッキが施される。または、銅とニッケルとの積層体や、銅とニッケル−リンとの積層体で形成することもできる。この構造では、主にニッケルまたはニッケル−リンが弾性機能を発揮し、銅が比抵抗を低下させるように機能する。
またはスパイラル接触子３１を、銅層をメッキすることで形成でき、あるいは銅とニッケルとを連続メッキで積層して成膜し、または銅とニッケル−リンを連続メッキで積層して成膜することで形成することができる。
図２および図３に示すように、ベース基板１１とインターポーザ２０Ａとの間、およびインターポーザ２０Ａと電子機能部品１２との間のように各インターポーザ２０と各電子機能部品との間は接着部材２５で固定されている。
この接着部材２５は、例えば非導電性フィルム（ＮＣＦ）または非導電性ペースト（ＮＣＰ）など熱硬化性又は熱可塑性の接着フィルムまたは接着ペーストなどが用いられている。なお、前記接着部材２５がシート状の接着フィルムの場合には、前記フィルムの表面に複数の貫通孔が、前記弾性接点３０を構成する複数のスパイラル接触子３１に対応して形成されている。
このため、前記スパイラル接触子３１は収縮させられた状態にあり、常に前記先端３５が接点として前記電極１６を弾圧している。すなわち、前記インターポーザ２０を介して対向する下層側の電子機能部品１２の個々の電極１６と上層側の電子機能部品１３の個々の電極１６とが、前記インターポーザ２０の上面側に設けられたスパイラル接触子３１と、下面側に設けられたスパイラル接触子３１と、これらの間に設けられた導電体２２とによってそれぞれ導通接続されている。
上述したように前記基材２１、各電子機能部品およびベース基板１１は同一又は近似する熱膨張係数からなる材料で形成されている。このため、例えば図４に示すように、半導体装置１０を取り巻く環境温度が変化し、各電子機能部品、インターポーザ２０およびベース基板１１などに変形が生じ、前記スパイラル接触子３１に対する前記パターン電極１１ａの位置関係、および前記スパイラル接触子３１に対する電極１６の位置関係に相対的な位置ずれが生じても、前記スパイラル接触子３１の先端３５が前記位置ずれ後の前記パターン電極１１ａや電極１６の表面を摺動することができるとともに摺動後も弾圧し続けることが可能である。このため、常に下層側の電子機能部品１２の電極１６と上層側の電子機能部品１３の電極１６との間の導通接続を維持することが可能である。すなわち、前記スパイラル接触子３１が、熱膨張係数の違いによる位置ずれを吸収し、電極接続部分に生じやすい剥がれやクラックなどに起因する導通不良の問題を避けることができる。
なお、上記の関係は、ベース基板１１、インターポーザ２０Ａ、電子機能部品１２との間でも同様である。
次に本発明の第２の実施の形態について図５を参照しながら説明する。
図５は本発明の第２の実施の形態としてストレスドメタルを用いた場合を示す図３同様の部分断面図である。
図５に示す第２の実施の形態は、前記弾性接点３０としていわゆるストレスドメタル４０を用いた場合を示しており、その他の構成は上記第１の実施の形態と同様である。
前記ストレスドメタル４０は、撓み変形させられた導電性の接点部材４１で構成されている。前記接点部材４１は固定部４１ａと弾性変形部４１ｂとを有して構成される。前記固定部４１ａの一方の面には犠牲層４２が形成されている。前記犠牲層４２は導電性であっても絶縁性であっても良い。例えば前記犠牲層４２はＴｉや導電フィラーが混合された樹脂層等で形成することができる。
前記接点部材４１の表面は、例えばＡｕ等からなる導電性の金属被膜（図示せず）で覆われている。前記金属被膜は例えばメッキ形成されたものであり、前記固定部４１ａ上に形成された金属被膜は前記導電体２２の端面との接合層として機能し、例えば超音波溶接等によって前記接点部材４１の固定部４１ａの上面（接合面）が前記導電体２２の端面に前記金属被膜を介して強固に接合されている。
図５に示すように、前記弾性変形部４１ｂは、前記固定部４１ａの高さ方向へ向けて湾曲状に撓み変形させられている。すなわち前記弾性変形部４１ｂは前記導電体２２の端面から離れる方向へ向けて撓んでいる。このため、前記ストレスドメタル４０は、前記固定部４１ａ側を支点として自由端側の弾性変形部４１ｂが図示Ｚ方向に弾性変形可能な状態にある。
前記弾性変形部４１ｂの撓みは、所定の製造過程において内部の各箇所に異なる内部応力を付与させることによって実現されている。すなわち、前記インターポーザ２０の上部側に設けられたストレスドメタル４０Ａでは、前記弾性変形部４１ｂの一方の面（上面）側に圧縮応力が付与されるようにし、他方の面（下面）側に引張り応力が付与されるようにしている。また前記インターポーザ２０の下部側に設けられたストレスドメタル４０Ｂでは、前記弾性変形部４１ｂの一方の面（下面）側に圧縮応力が付与されるようにし、他方の面（上面）側に引張り応力が付与されるようにしている。
この結果、上部側のストレスドメタル４０Ａでは前記弾性変形部４１ｂが図示上方向へ向けて撓み変形させられており、下部側のストレスドメタル４０Ｂでは前記弾性変形部４１ｂが図示下方向へ向けて撓み変形させられている。
図５に示すように、ベース基板１１とインターポーザ２０Ａとの間、およびインターポーザ２０Ａと電子機能部品１２との間は、例えばＮＣＦやＮＣＰなど熱硬化性又は熱可塑性の接着フィルムまたは接着ペーストなどからなる接着部材２５で固定されている。
前記接着部材２５が硬化すると、前記ベース基板１１とインターポーザ２０Ａとの間の対向距離、およびインターポーザ２０Ａと電子機能部品１２との間の対向距離が硬化前の状態に比較して縮められる。このため、前記上層側の電子機能部品１３の電極１６はストレスドメタル４０Ａの先端を図示Ｚ２方向に加圧するため、前記ストレスドメタル４０Ａが下方に弾性変形させられる。同様に前記下層側の電子機能部品１２の電極１６がストレスドメタル４０Ｂの先端を図示Ｚ１方向に加圧するため、前記ストレスドメタル４０Ｂが上方に弾性変形させられる。
このため、前記上層側に設けられた電子機能部品１３の電極１６と下層側に設けられた電子機能部品１２の電極１６との間を、前記ストレスドメタル４０Ａ、導電体２２およびストレスドメタル４０Ｂを介して導通接続させることができる。
この実施の形態においても、常にストレスドメタル４０Ａ、ストレスドメタル４０Ｂの先端が前記電極１６，１６を弾圧している。このため、上記同様に環境温度の変化などにより、各電子機能部品、インターポーザ２０、あるいはベース基板１１に変形が生じ、前記ストレスドメタル４０Ａと前記電極１６との間の相対位置関係に位置ずれが生じた場合であっても、前記ストレスドメタル４０の先端が前記電極１６の表面を摺動することができるとともに位置ずれ後の前記電極１６を弾圧し続けることが可能である。このため、常に下層側の電子機能部品１２の電極１６と上層側の電子機能部品１３の電極１６との間の導通状態を維持することができる。よって、上記同様に前記ストレスドメタル４０が、熱膨張係数の違いによる位置ずれを吸収し、電極接続部分に生じやすい剥がれやクラックなどに起因する導通不良の問題を避けることができる。上記の関係は、ベース基板１１、インターポーザ２０Ａ、電子機能部品１２との間でも同様である。
次に、図６および図７を参照しつつ上記のような弾性接点を用いて行う半導体装置の製造方法および検査方法について説明する。
図６はベース基板上に各電子機能部品とインターポーザとを交互に積み重ねた状態を示す断面図、図７は本発明の製造方法として電子モジュールの製造工程を示すフローチャート図である。
まず、第１の工程では、検査対象となる半導体装置を構成する一組の電子機能部品１２，１３，１４，１５とインターポーザ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄがそれぞれの順番で交互に組み合わされて前記ベース基板１１に装着される。このとき、各インターポーザ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと電子機能部品１２，１３，１４，１５との間、および各インターポーザ２０Ａとベース基板１１との間には硬化前の接着部材２５が設けられる。
図６では、前記の電子機能部品１２，１３，１４，１５、インターポーザ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび接着部材２５が所定の順番で交互に積み重ねられている。最上部に設けられた電子機能部品１５には、図示Ｚ２方向の荷重が加えられており、半導体装置１０を構成する各部材が仮止めされた状態にある。このため、前記各インターポーザ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄに設けられた弾性接点３０が、前記ベース基板１１に設けられたパターン電極１１ａおよび各電子機能部品の電極１６を弾圧しており、上層側の電子機能部品の電極１６と下層側の電子機能部品の電極１６又はベース基板１１のパターン電極１１ａとの間が導通接続された状態にある。
なお、上記のように各部材を仮止めするには、例えばソケットなど専用の保持部材を用いることにより容易に行うことが可能である。
第２の工程では、外部から前記ベース基板１１の下面に設けられた複数の外部接続電極１７に電力および各種の電気信号をそれぞれ与えることにより、半導体装置１０を構成する一組の電子機能部品１２，１３，１４および１５間のマッチング検査などが行われる。なお、マッチング検査には、例えば導通チェック検査、インピーダンス・マッチング検査、端子間のオン抵抗測定検査、あるいは漏れ電流検査などの各種の検査が含まれる。
第３の工程では、検査に合格した半導体装置１０は加熱工程に回され、所定の温度で所定の時間だけ加熱される。このとき、各接着部材２５の熱硬化により、前記ベース基板１１とインターポーザ２０Ａとの間、および各電子機能部品１２，１３，１４，１５と各インターポーザ２０Ｂ，２０Ｃ，２０Ｄの間がそれぞれ固定される。このとき接着部材２５が熱収縮して前記弾性接点３０が収縮させられるため、前記電極１６およびパターン電極１１ａと前記弾性接点３０の先端との間の導通状態が維持されている。
なお、前記接着部材２５が熱可塑性樹脂材料からなる接着剤の場合には、加熱後に常温状態に至るまでの間に前記接着部材２５が熱収縮させられる。このため、前記ベース基板１１とインターポーザ２０Ａとの間、および各インターポーザと各電子機能部品との間の対向距離が縮まり、上記同様に電子機能部品の個々の電極１６と前記弾性接点３０とが常に接触し合う良好な接続状態に設定することが可能である。
さらに、半導体装置１０は、第４の製造工程においてその全体が封止部材１８で樹脂モールドされることにより個々の製品が完成する。そして、このような製造工程によって製造された半導体装置１０は、上記のようにマッチング検査に合格しているため、良品チップ（ＮＧＤ；Ｋｎｏｗｎ Ｇｏｏｄ Ｄｉｅ）として出荷されることになる。
他方、前記第２の工程において、不合格であった場合には、前記第１の工程に戻り、前記一組の電子機能部品（半導体装置１０）から例えば電子機能部品１５をとり外して新たな他の電子機能部品１５に交換した後に、前記第１の工程を経て第２の工程において再びマッチング検査が行われる。
そして、新たな一組の電子機能部品からなる半導体装置１０がこの再検査に合格した場合には、上記第３の工程において各電子機能部品１２，１３，１４，１５が、前記接着部材２５を介してインターポーザ２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよびベース基板１１とともに固定され、さらに樹脂モールド化される。またこのとき交換された電子機能部品１５は不良品である確立が高いため破棄される。あるいはより詳細な検査工程に回すようにしてもよい。
なお、前記再検査によっても不合格な場合には、他の電子機能部品１２，１３または１４のいずれかが不良品である確率が高いため、例えば電子機能部品１４が外されるとともに、その代わりに新しい他の電子機能部品１４が装着され、上記同様の検査が行われる。そして、新たな半導体装置１０が再検査に合格した場合には上記同様に第３の工程で加熱で固定され、さらに第４の工程において樹脂モールド化される。
このように、本願発明では半導体装置の製造過程において電子機能部品を組み合わせた状態におけるマッチング検査を行うことができる。その結果、予め相性が合わない電子機能部品どうしの組み合わせを避けることが可能となるため、半導体装置１０の歩留まり（製造ラインで生産される製品から不良製品を引いたものの割合）を高めることができる。
また、ある電子機能部品と組み合わせたときに不良と判断された場合であっても、他の電子機能部品と組み合わせたときに良品となる可能性を検査することが可能となる。このため、最終的に不良品と判断された電子機能部品だけを破棄することで、破棄に回される電子機能部品の数を減らすことが可能となるため、電子機能部品としての歩留まりをも高めることができる。
なお、上記実施の形態では、弾性接点３０としてスパイラル接触子３１とストレスドメタル４０を例示して説明したが、本発明はこれに限られるものではない。例えば、表面を覆う金属膜の裏面にゴムやエラストマーなどからなる弾性体を張り付けたメンブレン型の弾性コンタクト、接点となる先端部が略Ｕ字形状に湾曲形成されるとともに全体が弾性的に変形することが可能なスプリングピン（コンタクトピン）、コンタクトプローブ（特開２００２−３５７６２２参照）、あるいは竹の子バネなどであってもよい。
本発明における半導体装置の実施の形態を示す断面図、 図１の一部を拡大して示す断面図、 図２を部分的に拡大して示すとともに本発明の第１の実施の形態を示す断面図、 熱膨張が生じた状態を示す図３同様の部分拡大図、 本発明の第２の実施の形態としてストレスドメタルを用いた場合を示す図３同様の部分断面図、 ベース基板上に各電子機能部品とインターポーザとを交互に積み重ねた状態を示す断面図、 本発明の製造方法として電子モジュールの製造工程を示すフローチャート図、
符号の説明
１０ 半導体装置
１１ ベース基板
１１ａ パターン電極
１２，１３，１４，１５ 電子機能部品
１６ 電極
１７ 外部接続電極
１８ 封止部材（モールド樹脂）
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ インターポーザ
２１ 基材
２１ａ 貫通孔
２２ 導電体
２５ 接着部材
３０ 弾性接点
３１ スパイラル接触子（弾性接点）
３２ マウント部
３３ 弾性腕
３４ 基端
３５ 先端
４０，４０Ａ，４０Ｂ ストレスドメタル（弾性接点）
４１ 接点部材
４１ａ 固定部
４１ｂ 弾性変形部
４２ 犠牲層

Claims (2)

  1. パターン電極を備えたベース基板と電極を備えた２ヶ以上の電子機能部品とを積み重ねた各部材間に、両面に複数の弾性接点を備えたインターポーザと熱硬化性又は熱可塑性の接着部材を介在させて仮止めし、前記弾性接点を介して上下に位置する前記パターン電極と前記電極との間および前記電極どうしの間を仮接続する第１の工程と、
    外部から電気信号を入力し、前記電子機能部品間のマッチング検査を行う第２の工程と、
    前記第２の工程における前記マッチング検査に合格した場合には、加熱工程に移行し、前記接着部材によって、前記電子機能部品間および前記電子機能部品と前記ベース基板との間を接着固定する第３の工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第２の工程における前記マッチング検査が不合格であった場合には、前記いずれかの電子機能部品を他の新たな電子機能部品に交換した後に、前記第１の工程が行われる請求項１記載の半導体装置の製造方法。
JP2005145243A 2005-05-18 2005-05-18 半導体装置の製造方法 Expired - Fee Related JP4036872B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005145243A JP4036872B2 (ja) 2005-05-18 2005-05-18 半導体装置の製造方法
US11/436,178 US20060261491A1 (en) 2005-05-18 2006-05-17 Semiconductor device and method for manufacturing the same
CN200610084761A CN100588038C (zh) 2005-05-18 2006-05-18 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005145243A JP4036872B2 (ja) 2005-05-18 2005-05-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006324393A JP2006324393A (ja) 2006-11-30
JP4036872B2 true JP4036872B2 (ja) 2008-01-23

Family

ID=37425558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145243A Expired - Fee Related JP4036872B2 (ja) 2005-05-18 2005-05-18 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20060261491A1 (ja)
JP (1) JP4036872B2 (ja)
CN (1) CN100588038C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008041484A1 (ja) * 2006-09-26 2010-02-04 アルプス電気株式会社 弾性接触子を用いた金属端子間の接合方法
JP5032456B2 (ja) 2008-08-12 2012-09-26 新光電気工業株式会社 半導体装置、インターポーザ、及びそれらの製造方法
TWI387090B (zh) * 2009-06-05 2013-02-21 Walton Advanced Eng Inc Reverse staggered stack structure of integrated circuit module
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
JP2011258835A (ja) * 2010-06-10 2011-12-22 Fujitsu Ltd 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
US9418876B2 (en) 2011-09-02 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of three dimensional integrated circuit assembly
US9245773B2 (en) 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
KR101890711B1 (ko) * 2012-05-03 2018-08-22 에스케이하이닉스 주식회사 범프 버퍼 스프링패드부를 포함하는 전자 소자의 패키지 및 제조 방법
JP6161918B2 (ja) * 2013-02-25 2017-07-12 新光電気工業株式会社 半導体装置
JP6164092B2 (ja) * 2014-01-10 2017-07-19 富士通株式会社 半導体装置
US9576928B2 (en) 2015-02-27 2017-02-21 Kulicke And Soffa Industries, Inc. Bond head assemblies, thermocompression bonding systems and methods of assembling and operating the same
US10312613B2 (en) * 2017-04-18 2019-06-04 Amphenol InterCon Systems, Inc. Interposer assembly and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6705876B2 (en) * 1998-07-13 2004-03-16 Formfactor, Inc. Electrical interconnect assemblies and methods
JP2001093938A (ja) * 1999-09-20 2001-04-06 Nec Kansai Ltd 半導体装置及びその製造方法
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
JP3440243B2 (ja) * 2000-09-26 2003-08-25 株式会社アドバンストシステムズジャパン スパイラルコンタクタ
JP2002151550A (ja) * 2000-11-15 2002-05-24 Nec Corp 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具
JP2003133518A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体モジュール
US6551112B1 (en) * 2002-03-18 2003-04-22 High Connection Density, Inc. Test and burn-in connector
JP4085788B2 (ja) * 2002-08-30 2008-05-14 日本電気株式会社 半導体装置及びその製造方法、回路基板、電子機器
JP2006261565A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子機能部品実装体及びその製造方法
JP2006261566A (ja) * 2005-03-18 2006-09-28 Alps Electric Co Ltd 電子部品用ホルダ及び電子部品用保持シート、これらを用いた電子モジュール、電子モジュールの積層体、電子モジュールの製造方法並びに検査方法

Also Published As

Publication number Publication date
JP2006324393A (ja) 2006-11-30
CN1866629A (zh) 2006-11-22
US20060261491A1 (en) 2006-11-23
CN100588038C (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4036872B2 (ja) 半導体装置の製造方法
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
US7875499B2 (en) Method of manufacturing a stacked semiconductor apparatus
US6762488B2 (en) Light thin stacked package semiconductor device and process for fabrication thereof
JP5713598B2 (ja) ソケット及びその製造方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP5663379B2 (ja) 接続端子構造及びソケット並びに電子部品パッケージ
US7723835B2 (en) Semiconductor device package structure
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US20120133056A1 (en) Semiconductor device, electronic apparatus and semiconductor device fabricating method
US20080251944A1 (en) Semiconductor device
US6791169B2 (en) Compliant semiconductor package with anisotropic conductive material interconnects and methods therefor
EP0921401B1 (en) Probe and method for inspection of electronic circuit board
KR100441382B1 (ko) 반도체장치 및 그 제조방법
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
JP5794833B2 (ja) 接続端子及びその製造方法、並びにソケット
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
KR101928191B1 (ko) 러버소켓 및 그 제조방법
JPH07231020A (ja) エリアパッド付き半導体チップの製造方法
KR100493223B1 (ko) 전자회로기판의검사프로브및검사방법
JP2004117131A (ja) 電子デバイス検査用コンタクトシートとその製造方法
JPH10116930A (ja) 半導体装置及びその製造方法
JPH1064954A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees