JP4360240B2 - 半導体装置と半導体装置用多層基板 - Google Patents

半導体装置と半導体装置用多層基板 Download PDF

Info

Publication number
JP4360240B2
JP4360240B2 JP2004082704A JP2004082704A JP4360240B2 JP 4360240 B2 JP4360240 B2 JP 4360240B2 JP 2004082704 A JP2004082704 A JP 2004082704A JP 2004082704 A JP2004082704 A JP 2004082704A JP 4360240 B2 JP4360240 B2 JP 4360240B2
Authority
JP
Japan
Prior art keywords
insulating material
semiconductor element
semiconductor device
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004082704A
Other languages
English (en)
Other versions
JP2005268706A (ja
Inventor
直敬 田中
賢哉 河野
朗 永井
耕司 田崎
雅昭 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004082704A priority Critical patent/JP4360240B2/ja
Priority to TW094103406A priority patent/TWI255488B/zh
Priority to CNB2005100563661A priority patent/CN100358103C/zh
Priority to KR1020050022473A priority patent/KR100642356B1/ko
Priority to US11/085,520 priority patent/US7692296B2/en
Publication of JP2005268706A publication Critical patent/JP2005268706A/ja
Application granted granted Critical
Publication of JP4360240B2 publication Critical patent/JP4360240B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置に係わり、特に、半導体素子上の微細電極と基板との接続を確保するための技術に関する。
半導体の実装分野では、半導体素子と基板との接続に関する、デバイスの多ピン化や高密度化に対応した接続形態として、従来のワイヤボンディングによるループ接続ではなく、半導体チップ上の電極部に形成されたバンプ電極を介して、直接、配線基板上の電極に接続するフリップチップ実装技術が注目されている。
ワイヤボンディングでは接続用の電極パッドエリアを、半導体装置に搭載した半導体チップ周囲に確保する必要があり、多ピンになる程そのエリアが大きくなってしまう。
一方、フリップチップ実装技術によれは、搭載チップエリア内で接続を完了できるので、実装面積の小型化を可能にするだけでなく、接続配線長も短くできる。
さらに、回路面が搭載基板側となるため、その上段に同等サイズまたはそれ以上の別の半導体チップを積層することも可能となり、昨今注目されている三次元実装構造への適用に際しても有利である。
フリップチップ実装方式としては、チップ電極部に、はんだバンプを設け、はんだ接続により電気的導通を達成する方式が主流であるが、昨今の狭ピッチ化に対応する方式として、チップ電極部に金バンプを設け、金バンプ接続により電気的導通を達成する方式が増えてきている。
上述した金バンプによる接続方法には、金／金の金属接合や、金バンプ／基板電極間にはんだペーストを塗布して、金／はんだ接続を達成する、いわゆるメタラジカルな接合に対して、金バンプと基板電極間の接触によって電気的導通を達成する非メタラジカルな接合方式がある。
メタラジカルな接合方式は、接合部の信頼性の点で一般に優れているが、はんだ接続工程があるため、高温プロセスになってしまうというデメリットがある。
一方、非メタラジカルな接合方式は、低温プロセスで接続が可能であるのに加え、簡便な低コストプロセスが実現できるため、将来的な狭ピッチ接続を実現する上で有効な方式と考えられる。
しかし、非メタラジカルな接合方式は、上記利点が存在する反面、接触導通であるために設計や材料選定が適正でないと接続信頼性が安定しないというデメリットを内在し、汎用的に製品適用されていないのが実状である。
非メタラジカルな接合方式における接続信頼性の向上に関して、例えば、特許文献１及び特許文献２に開示された発明がある。これら特許文献１及び２には、半導体チップ上に設けられたバンプ電極と搭載基板上に形成された電極との接触状態を均一に達成するため、基板表層絶縁層の弾性係数を適正化した接続構造が開示されている。
特開平９−１９９４６８号公報 特開平１０−２４５６１５号公報
ところで、半導体装置にあっては、現在以上の多機能化、小型化等の要請から、電極間の更なる狭ピッチ化が望まれている。
ここで、非メタラジカルな接合方式において、上記狭ピッチ化を達成するためには、バンプ電極と基板電極との接触状態を如何に安定化させるかという問題がある。
将来的な狭ピッチ化に伴なうバンプ電極の微細化により、例えば熱圧着時にバンプ周囲を封止する接着材（非導電あるいは異方性導電樹脂）の線膨張係数が大きい場合、接着材の熱収縮によってバンプ電極の塑性変形が加速され、再加熱された際に接触面が分離・断線しやすいという不具合が生じる。
それとは逆に、接着材の線膨張係数が小さい場合でも、搭載基板表層の剛性（弾性係数）が低いと、所定の接触圧が安定して得られず、接触面が分離・断線しやすいという不具合を生じる。
したがって、上記特許文献１及び２に記載されている技術のように、単に搭載基板表層の絶縁材料の剛性（弾性係数）を適正化するだけでは、狭ピッチ接続に対応した非メタラジカルなフリップチップ接続の高信頼性を確保することは困難である。
さらに、従来技術においては、あまり問題とされなかったが、将来的な狭ピッチ化に対しては、バンプ電極と基板電極との搭載時の位置ずれが問題となる。つまり、狭ピッチ化が採用された場合、例えば、バンプ搭載位置が基板電極に対して１０〜１５μｍずれるだけで、接触導通領域が半分程度に減少することになる。この傾向は、狭ピッチ化が進むにつれ、より顕著になる。
したがって、半導体装置の実際の量産プロセスを考慮すると、上述した程度のバンプ電極位置ずれを許容しても、接続歩留り（組立て歩留り）に影響を与えないことが必須である。
さらに、狭ピッチ電極間接続の実現には、必然的に基板電極周りの配線パターンも微細化することが必要であり、熱応力等の発生に対して基板配線強度の低下が著しくなる。
したがって、半導体装置における実装構造全体の信頼性を考慮した場合、バンプ電極接触導通部の接続信頼性だけでなく、基板上の微細配線の接続信頼性ともに確保可能な基板構成を実現することが必須である。
本発明の目的は、バンプ電極と基板電極との接続信頼性が向上された半導体装置及び半導体装置用多層基板を実現することである。
上記目的を達成するために、本発明は次のように構成される。
（１）本発明の半導体装置は、金属性のバンプ電極が形成された半導体素子と、この半導体素子のバンプ電極配置位置に対応して配置される配線層及び複数の絶縁材料層を有する多層基板と、この多層基板の配線層と金属バンプとが接触した状態で、上記多層基板と上記半導体素子とを接続するために、上記半導体素子と多層基板との間に位置される熱硬化性の接着材とを備える。
本発明の半導体装置において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記熱硬化性接着材の熱硬化後の弾性係数をＥａ、上記多層基板の半導体素子側絶縁材料層の熱硬化後の弾性係数をＥｂとすると、常温環境、または金属バンプと配線層との熱圧着温度で、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａの関係が成り立つ。
（２）好ましくは、上記（１）において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の弾性係数をＥｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、３Ｅａ＜Ｅｃの関係が成り立つ。
（３）また、好ましくは、上記（１）において、上記熱硬化性接着材の熱硬化後の線膨張係数をαａ、上記多層基板の半導体素子側絶縁材料層の熱硬化後の線膨張係数をαｂとすると、常温環境、または金属バンプと配線層との熱圧着温度で、１／３αａ＜αｂ＜αａ＜３αｂの関係が成り立つ。
（４）また、好ましくは、上記（３）において、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の線膨張係数をαｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、αｃ＜１/３αａの関係が成り立つ。
（５）また、好ましくは、上記（３）において、上記線膨張係数αａ、αｂは、熱膨張測定法により測定された線膨張係数を基準にする。
（６）また、好ましくは、上記（４）において、上記線膨張係数αａ、αｂ、αｃは、熱膨張測定法により測定された線膨張係数を基準にする。
（７）また、好ましくは、上記（１）から（６）において、半導体素子の熱圧着温度が１６０℃〜２００℃の範囲である。
（８）また、好ましくは、上記（１）から（６）において、上記接着材及び絶縁材料層は、フィラーを含有する。
（９）また、好ましくは、上記（１）から（６）において、上記接着材は導電性粒子を含有する。
（１０）本発明の半導体装置は、半導体素子のバンプ電極配置位置に対応して配置される配線層と、複数の絶縁材料層と、上記配線層と半導体素子の金属バンプとが接触した状態で、半導体素子に接続するために、上記半導体素子側に配置される絶縁材層上に位置される熱硬化性の接着材とを備える。
上記半導体装置用多層基板において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記熱硬化性接着材の熱硬化後の弾性係数をＥａ、半導体素子側絶縁材料層の熱硬化後の弾性係数をＥｂとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａの関係が成り立つ。
（１１）好ましくは、上記（１０）において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の弾性係数をＥｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、３Ｅａ＜Ｅｃの関係が成り立つ。
本発明によれば、バンプ電極と基板電極との接続信頼性が向上された半導体装置及び半導体装置用多層基板を実現することができる。
したがって、半導体装置製造組立て時の高歩留り化を実現可能にするとともに、温度サイクル試験等の加速試験においても従来技術に比較して高信頼化を達成できる。
さらに、将来的な電極間の狭ピッチ化に対して発生が予想されるバンプ／パッド間の位置づれに対しても安定的な接続状態を維持することが可能となる。
これにより、狭ピッチ化に伴なう基板配線のファイン化に対しても、配線への負荷が大幅に減少することで基板を含めたモジュール構造全体の高信頼化を図ることが可能になる。
以下、本発明の実施形態について添付図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態である半導体装置の概略断面図である。
図１において、ＬＳＩチップ１には、このＬＳＩチップ１の電極パッド上に金属バンプ２が形成されている。金属バンプ２は、その材質の種類を制限するものではないが、基本的には金合金から成り、ワイヤボンディングプロセスによるスタッドバンプとして形成されるか、メッキプロセスによるメッキバンプとして形成される。
ＬＳＩチップ１を搭載する搭載基板８上には、ＬＳＩチップ１上に形成された金属バンプ２に対応する位置に配置される配線パターン（表面金めっき）４が形成されている。ＬＳＩチップ１は、金属バンプ２と配線パターン４との間の位置合わせを実施した上で、搭載基板８上に接着材３を介して高温で圧接接続され、相互の電気的な接続（基本的には金属バンプ２と配線パターン４との間の接触圧による接触導通）と、ＬＳＩ回路面の封止とが一括で実施される。
接着材３には、一般に熱硬化性のエポキシ樹脂をベースとした非導電性の接着シート（ＮＣＦ：Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）または液状ペースト（ＮＣＰ：Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ）、あるいは導電性粒子が混在した異方性導電シート（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）等が用いられる。
搭載基板８は、コア材料６と、一般にビルドアップ層と呼ばれる絶縁材料層５とを備え、各層間はＣｕ配線及びＣｕビアを介して電気的に接続されている。配線形成を狭ピッチで実現する方法としては、セミアディティブ工法による配線形成プロセスが一般的であるが、絶縁材料の剛性が高いと表面粗化が不十分でＣｕメッキの密着性が低下する場合がある。この場合は、Ｃｕ箔側を機械的に表面粗化して絶縁材料に貼り付ける工法が提案されており、この工法によれば絶縁材料の剛性が高くてもＣｕメッキの密着性に問題は生じない。
搭載基板８の裏面側（図１の下方側）には、はんだボール搭載用のランド配線が形成されており、はんだバンプ７の搭載ピッチに対して適正サイズのはんだボールがフラックスを介して各ランド面に転写され、はんだリフロー工程を得てはんだバンプ７が形成される。ただし、必ずしも、はんだバンプ７を形成する必要はなく、はんだバンプ７なしの状態の半導体装置とすることも可能である。
ここで、金属バンプ２と配線パターン４との電気的接続と、ＬＳＩチップ１のＬＳＩ回路面の封止とのために用いた接着材３の熱硬化後の弾性係数をＥａ、搭載基板８表層の絶縁材料５の熱硬化後の弾性係数をＥｂ、及びコア層を有する多層基板の場合にそのコア材料６の弾性係数をＥｃとすると、本発明の第１の実施形態においては、常温及び接着材３の熱圧着温度で、次の関係式（１）に示す関係が成り立つ材料システムで構成されている。
少なくとも、Ｅａ＜Ｅｂ＜Ｅｃ、望ましくは１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａ（＜Ｅｃ） −−−（１）
あるいは、本発明の第１の実施形態において、接着剤３の熱硬化後の線膨張係数をαａ、絶縁材料５の線膨張係数をαｂ、及びコア層を有する多層基板の場合にそのコア材料６の線膨張係数をαｃとすると、常温及び接着材３の熱圧着温度で、次の関係式（２）に示す関係が成り立つ材料システムで構成されている。
少なくとも、αａ＞αｂ＞αｃ、望ましくは（αｃ＜）１／３αａ＜αｂ＜αａ＜３αｂ −−−（２）
ただし、上記関係式（１）、（２）における弾性係数は、対象材料のＤＭＡ法（粘弾性測定法）による貯蔵弾性率測定、あるいはナノインデンターによる押し込み試験から得られた弾性係数をベースとし、線膨張係数については、対象材料のＴＭＡ法（熱膨張測定法）による測定結果から得られた線膨張係数をベースとする。
具体的には、半導体チップ１の熱圧着温度が２００℃の場合、例えばコア材６の弾性係数が１５ＧＰａ、線膨張係数が１０ｐｐｍ（面方向（ＸＹ方向））程度、表層絶縁材５の弾性係数が１ＧＰａ、線膨張係数が５０ｐｐｍ（ＸＹ方向）程度、接着材３の弾性係数が０．５ＧＰａ（表層絶縁材料５の１／３以上）、線膨張係数が１００ｐｐｍ（表層絶縁材料５の３倍以下）程度である。
常温環境においては、例えば、コア材６の弾性係数が２０ＧＰａ、線膨張係数が１２ｐｐｍ（ＸＹ方向）程度、表層絶縁材５の弾性係数が１０ＧＰａ、線膨張係数が２０ｐｐｍ（ＸＹ方向）程度、接着材３の弾性係数が５ＧＰａ（表層絶縁材料５の１／３以上）、線膨張係数が４０ｐｐｍ（表層絶縁材料の３倍以下）程度である。
なお、関係式（１）において、３Ｅａ（＜Ｅｃ）としたのは、コア材料６の弾性係数Ｅｃが、３Ｅａより大でなければ、コア材料６が変形し易くなり、熱圧着時に絶縁材料層５（ビルトアップ層）も変形し易くなるためである。
搭載基板８のコア材料６の両面に形成される絶縁材料層は、図１中に示すように、必ずしも一層構成でなく、製品形態によっては二層〜四層の絶縁材料層が形成されるが、ここで対象としている絶縁材料の弾性係数及び線膨張係数は、金属バンプ２が接続される配線パターン４の直下の絶縁材料層特性で規定される。
上述したように構成された本発明の第１の実施形態の原理について説明する。
図５は、接着材３（ここではＮＣＦ：Ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍを想定）の弾性係数Ｅａを、常温で５〜６ＧＰａ、接着材３の熱圧着温度で０．５〜０．６Ｇｐａ程度（現在一般に広く使われている材料ベース）にあるとした場合、基板表層の絶縁材料５の弾性係数との関係で、バンプ接続状態への影響メカニズムを示した図である。そして、図５の（Ａ）は低荷重の場合、図５の（Ｂ）は高荷重の場合を示している。
また、基板表層絶縁材料５の弾性係数をＥｂとすると、Ｅａ＞Ｅｂの場合、すなわち、接着材３の弾性係数の方が絶縁材料５の弾性係数より大きい場合について示したのが一番左側の図である。一般に広く用いられているセミアディティブ工法による絶縁材料を用いたビルドアップ基板との組合せがこの一番左側に示したケースに該当する（本発明とは異なる）。
セミアディティブ工法では、絶縁材料５を基板８のコア材料６に積層した後、その表層に無電解メッキのＣｕの配線層４を形成する。絶縁材料５とＣｕメッキ４との密着性を確保するために、一般に表面粗化という化学処理が実施される。
したがって、絶縁材料５の弾性係数が大きい（硬度が高い）と、表面粗化処理が困難になるため、セミアディティブ工法で一般に広く使われている絶縁材料５の弾性係数は、常温で２〜３ＧＰａ程度と低弾性であり、接着材３の常温での弾性係数（５〜６ＧＰａ）に比べて小さいという関係になる（接着材３の熱圧着温度でも同様）。
図５の（Ａ）に示すように、この接着材３と基板絶縁材料５との材料システムでは、圧着荷重が低いと、十分なバンプ／パッド間の接触圧が得られず、接続状態が安定しない。逆に、図５の（Ｂ）に示すように、圧着荷重を大きくしてしまうと、基板側Ｃｕパッド部４の変形が過大になって図示のような配線ダメージを発生する可能性が高くなる。
したがって、本材料システムの関係で安定した接続状態を実現するには、圧接荷重を適正範囲にチューニングする等のプロセス管理が必須であり、量産時の製造コストや歩留りに大きく影響してしまう。
一方、図５の一番右側の図は、本発明とは異なり、一般に広く使われているガラスクロスシートが含有されたプレプリグシートで製造された高剛性基板（狭ピッチ対応のビルドアップ基板としては一般的でない）との組合せを想定したケースである。
この一般のプリプレグの場合、常温での弾性係数が１５〜２０ＧＰａ程度となり、接着材３の弾性係数に比べて３倍以上大きい場合のケースである（Ｅｂ＞３Ｅａ）。このケースでは、圧着荷重の大小によらず、バンプ／パッド間の接触圧を安定的に保つことは容易になる。しかしながら、基板表層の剛性がバンプ２周囲の接着材に比べて十分高いために、圧接プロセス時や組立て後の温度サイクル試験等においてバンプ２の塑性変形が過大となる。特に、昇温時にバンプ／パッド間の剥離が発生し、断線する可能性が高くなる。
さらに、一般のプリプレグの場合、基板パッド表面の変形量が小さいため、特に、圧接荷重が小さいと、パッド間の初期的な高さばらつきや、バンプ２の初期的な高さばらつきを吸収しにくく、接続状態が全体としては安定しないことになる。
図５の中央に示したのが本発明による材料システムを用いた場合のバンプ接続状態である。本発明の場合は、弾性係数の一般的な関係であるＥａ＞Ｅｂとは反対で、Ｅａ＜Ｅｂ＜３Ｅａの関係を満たす材料システムで接合されている状態を示している。
本発明の場合、基板表層５の剛性がバンプ２周囲の接着材３に比べて大きいために、圧接荷重が小さくてもバンプ／パッド間の接触圧を安定的に保つことが可能である。
逆に、圧接荷重が高い場合でも、適正レベルで基板パッド表面が変形してバンプ２の過大な塑性変形を抑制するだけでなく、配線ダメージを起こさない範囲で適度な弾性反力を維持し、安定的な接合状態を維持することが可能となる。
したがって、本発明の場合は、圧接荷重の大小やその量産時のばらつきによらず安定的な接続状態を達成できるので、低コストで、高い歩留りを確保することができる。
図６は、圧接時にバンプ／パッド間に、位置ずれが生じた場合を想定して、バンプ／パッド間の接触圧状態を有限要素法による構造解析により算出した結果である。
図６の（Ａ）は、先に規定した接着材３の弾性係数（Ｅａ＝０．５〜０．６ＧＰａ／２００℃）に対して、基板表層の絶縁材料５の弾性係数が小さい場合（Ｅｂ＝０．１ＧＰａ／２００℃）の解析結果を示す。また、図６の（Ｂ）は、本発明の材料システムに該当する大きい場合（Ｅｂ＝１ＧＰａ／２００℃）の解析結果を示す。
また、図６の（Ｃ）は、位置ずれと接触圧との関係を、絶縁材料５の弾性係数が、Ｅｂ＝０．１ＧＰａ／２００℃の場合と、Ｅｂ＝１ＧＰａ／２００℃の場合とを比較して示すグラフである。
ところで、今後、フリップチップ接続技術は、５０mｍ以下という非常な狭ピッチな接続に対応していくことが求められており、半導体装置量産時のアライメントのばらつきを考慮すると、ある程度までのバンプ／パッド間の位置づれを許容できる接続構造を実現することが必須である。
しかしながら、現在一般的に用いられているビルドアップ基板との組合せ（Ｅａ＞Ｅｂ）では、基板表層５が低剛性なために、バンプ２の位置づれに対して基板側パッド面が傾くことによりバンプ／パッド相互が重なっているエリアにおいてもほとんど接触圧が得られていない（バンプエッジ部分だけ）ことがわかる。
一方、本発明のＥａ＜Ｅｂ（かつ＜３Ｅａ）の関係を満たす材料システム（Ｅｂ＝１ＧＰａ／２００℃）においては、バンプの位置づれに対してもバンプ／パッド相互が重なっているエリアについては十分な接触圧が安定的に得られていることがわかる。
以上のように、本発明による材料システムによれば、狭ピッチ接続において発生が予測される大きなバンプ２の位置づれ（バンプ直径の半分程度）に対しても安定的な接続状態を実現することができる。
図７は、実際に試作したＴＥＧサンプルを用いて、初期の（接触）接続抵抗をバンプエリア（１〜２１ｃｈ）毎に計測した結果を示すグラフである。なお、ＴＥＧサンプルは、チップ／基板間がバンプ接続部を介してデイジーパターンで構成されている。この試作サンプルにおいては、バンプ位置づれの影響を確認するため、バンプ位置によりばらつきはあるが、装置設定としてバンプ直径の半分程度の位置づれを故意に導入して試作したものである。
図７において、現在一般的に用いられているビルドアップ基板との組合せ（Ｅａ＞Ｅｂ＝０．１ＧＰａ／２００℃）では、初期の接続抵抗が高くなっているが、各測定エリアの配線長は等価であるため、これは接触導通部の接触抵抗の差に起因していると考えられる。
したがって、図７に示すグラフは、図６に示したバンプ位置づれ時の影響メカニズムを実際に検証した測定結果であると言える。
一方、図７において、本発明による材料システム関係を満足する材料構成（接着材３と基板絶縁材５との組合せ）で試作した２種類のＴＥＧサンプルの場合（Ｅａ＜Ｅｂ＝１ＧＰａ／２００℃、１．３ＧＰａ／２００℃＜３Ｅａ）には、いずれもバンプ２の位置づれが導入されているにも関わらず、同等レベルの接続抵抗値が得られており、安定レベルに達していることが確認できる。
なお、図７において、測定エリア毎の接続抵抗値が異なっているのは、バンプ接続部の接触抵抗の変動ではなく、各測定エリアの配線長が異なっているためである。
図８は、上記ＴＥＧサンプルを温度サイクル試験に投入した際の、バンプ接続部全体の接続抵抗変化をモニターした結果を示す図であり、図８の（Ａ）は、従来の材料システムの場合であり、図８の（Ｂ）は、本発明の材料システムの場合である。
図８で示すように、本発明による材料システム関係を満たすＴＥＧサンプルの場合には、従来の材料システムに比較して、初期の接続抵抗が低くなっているだけでなく、温度サイクル試験時の接続抵抗変動も小さく、広い温度範囲に渡って安定的な接続を実現できている。
また、本発明の材料システムにおいては、電気的な温度サイクル寿命も−５５／１２５℃の条件で、１０００サイクルをクリアしているものである。
図９は、基板８側の接続パッド用ランド配線が周辺方向にそのまま引き出された基板構成において、バンプ２が形成された半導体チップ１をフリップチップ接続した際に、引出し配線部に生じる相当塑性歪（金属疲労破壊の評価指標）を有限要素法による構造解析により算出した結果を示すグラフである。
図９に示した解析結果は、鉛フリー対応のはんだフロー条件を想定して、２６０℃まで加熱された場合に生じた歪値である。また、図９中には、現在一般的に用いられているビルドアップ基板との組合せ（Ｅａ＞Ｅｂ＝０．１ＧＰａ／２００℃）の場合と、本発明による材料システムの関係を満たす材料構成（Ｅａ＜Ｅｂ＝１ＧＰａ／２００℃（かつ＜３Ｅａ））の場合の解析結果が示されている。
図９に示すように、はんだフロー加熱時に基板配線に発生する相当塑性ひずみは、現在一般的に用いられているビルドアップ基板の場合（Ｅａ＞Ｅｂ＝０．１ＧＰａ／２００℃）は非常に大きくなっており（１％超）、今後の鉛フリー化加速による加熱温度の上昇や、更なる配線の微細パターン化によって歪量がさらに増大することが予想される。
一方、本発明による材料システムの場合（Ｅａ＜Ｅｂ＝１ＧＰａ／２００℃（かつ＜３Ｅａ））は、同じ加熱条件で生じる歪量は０．１％以下となっており、微細配線パターンへの負荷が非常に小さくなることがわかる。
したがって、本発明は、将来的なリフロー加熱温度の上昇や配線のファイン化に対して、高信頼性を確保できるモジュール構造を実現可能であることが理解できる。
以上のように、本発明の第１の実施形態によれば、接着材３の熱硬化後の弾性係数Ｅａと、絶縁材料５の熱硬化後の弾性係数Ｅｂと、コア材料６の弾性係数Ｅｃとが、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａ（＜Ｅｃ）を満足する関係としたので、バンプ電極２と基板電極４との接続信頼性が向上された半導体装置を実現することができる。
なお、多層基板８を、ＬＳＩチップとは別個に製造販売し、その後、半導体素子であるＬＳＩチップと接続することが可能である。この多層基板８には、接着剤３と、絶縁材料５と、配線パターン４と、コア材料６とを有し、接着材３の熱硬化後の弾性係数Ｅａと、絶縁材料５の熱硬化後の弾性係数Ｅｂと、コア材料６の弾性係数Ｅｃとが、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａ（＜Ｅｃ）を満足する関係とすれば、バンプ電極２と基板電極４との接続信頼性が向上された半導体装置を構成することが可能な半導体装置用多層基板を実現することができる。
図２は、本発明の第２の実施形態である半導体装置の概略断面図である。この第２の実施形態の基本構造は、上述した第１の実施形態と同様である。ただし、図２に示すように、第１の実施形態と同様な材料システム構成の、一つの搭載基板８上に複数のＬＳＩチップ１、１ｂが搭載される。
ＬＳＩチップ１、１ｂの具体的な製品構成としては、マイクロプロセッサ（マイコン）とメモリ（ＤＲＡＭ）との混載や、これらとフラッシュメモリとの３チップ構成でもよい。または、ＲＦチップとマイコンとの混載実装においては、その周辺に受動部品も同時に実装されワンモジュール化されてもよい。または、グラフィックエンジン等の発熱量の大きな素子をメモリ（ＤＲＡＭ）と混載実装した場合には、チップ上面に銅やアルミ製の放熱板を接着して熱抵抗の低減を図ることも可能である。
この第２の実施形態においても、第１の実施形態と同様な効果を得ることができる。
図３は、本発明の第３の実施形態である半導体装置の概略断面図である。
この第３の実施形態は、複数の半導体チップ１、１ｂを三次元的に積層した例である。つまり、第３の実施形態においては、下段の半導体チップ１は、第１の実施形態と同様な材料システム構成において基板８に搭載される。そして、上段の半導体チップ１ｂは、下段の半導体チップ１の上面に接着材９により固定される。
下段の半導体チップ１は、フリップチップで接続されているため、上段のチップ１ｂは下段のチップ１より、面積が小さくても、大きくても、下段の半導体チップ１に搭載可能である。また、上段のチップ１ｂは、ワイヤボンディング１０により、搭載基板８上に形成された電極部４と電気的に接続される。
上段のチップ１ｂの回路面を保護する目的で、チップ搭載エリア全体がトランスファーモールドされ樹脂１１で封止される。
この第３の実施形態において、下段の半導体チップ１は、第１の実施形態と同様な効果を得ることができるのは勿論であり、上段の半導体チップ１ｂのワイヤボンディング接続においても、第１の実施形態と同様な作用効果によって、安定的な接続を実現することが可能となる。
すなわち、超音波加振によるワイヤボンディング時の金属接合を達成するには、接合時に安定的な接触状態を維持できることが前提条件になるからである。
したがって、金属バンプの接触圧による接触導通の接続形態のみならず、超音波加振による金属バンプの金属間接合を実施する形態においても、第１の実施形態で示した関係式（１）が成り立つ材料システムを構成することによって、同様な効果が得られることは明らかである。
なお、図示した第３の実施形態では、２個の半導体チップ１、１ｂの２段のチップを積層した場合の例を示しているが、さらに、チップ１ｂの上段に３層、４層と積層して、ワイヤボンディング１０により、搭載基板８上に形成された電極部４と電気的に接続する構造とすることもできる。
図４には、本発明による半導体装置の製造プロセス及び従来技術による半導体装置の製造プロセスを示す図である。
図４において、従来のプロセスでは、半導体チップの電極上に金属バンプが形成され、ウエハのダイシングによりバンプ付きチップに個片化される。そして、基板上のチップ搭載位置には、シート状接着材の貼付け又はペースト状接着材の塗布が実施され、チップ上電極のバンプ位置と基板上の配線パターン位置との位置合わせが実施された後、仮圧着される。最後に接着材の硬化温度まで加熱しながら本圧着が実施され接続プロセスが完了する。
従来技術における製造プロセスにおいては、シート状の接着材を貼り付けるプロセスやペースト状接着材を塗布するプロセスは、搭載する製品チップサイズや接続ピッチ等に対して個別設定となるため、カスタム対応の多品種少量生産においてはＴＡＴ（製品納期）の長期化につながる可能性がある。
大きさが異なる複数の半導体チップを、基板に同時に搭載する場合には、さらに長期化される可能性がある。
これに対して、本発明の製造プロセス１においては、ウエハレベルの状態で事前にシート状の接着材を貼り付け、シート状の接着材が貼り付いた状態でバンプ付きの個片チップにダイシングされる。その後、ＮＣＦ付チップを個片化し、常温仮圧着が実施された後に、本圧着が実行される。
これにより、基板のチップ搭載位置に事前に接着シートを貼り付ける等のプロセスが不要となり、位置合わせ後の本圧着プロセスのみで接続プロセスを完了することができる。
この製造プロセス１は、特に第２の実施形態のように複数の半導体チップ１、１ｂを同時に搭載、接続する場合に有効である。
また、製造プロセス２は、従来技術と同様に、ウエハダイシングによりチップに個片化される。その後、従来技術のように基板にＮＣＦを貼り付けるのではなく、半導体チップとは、別個に製造された多層基板をチップと常温仮圧着させる。そして、本圧着が行われる。
別個製造された多層基板は、上述した実施形態のように、接着剤３、絶縁材料５、コア材料６の弾性係数Ｅａ、Ｅｂ、Ｅｃが、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａ（＜Ｅｃ）の関係となっている。
この製造プロセス２は、多層基板８と接着材３との材料システムで成り立つ構成であるため、半導体装置の組立てプロセスにおいては、例えば、基板メーカが、事前に製作した多層基板の半導体素子搭載面に接着材（図中ＮＣＦ）を仮圧着した状態で出荷する製品形態とする。
これにより、半導体メーカは半導体素子を熱圧着するプロセスのみで組立てを完了することが可能となり、製造プロセスの短期化及び低コスト化を実現することができる。
基板メーカにとっても、基板と接着材とを組み合わせた多層基板システムとして販売が可能であり、そこに新たな付加価値を有することができるので、両者にとって有効なプロセスである。
最近、既存の複数のＬＳＩを高密度に実装し、システムＬＳＩと同等レベルの高性能化と小型モジュール化を実現するシステム・イン・パッケージ技術が注目されている。
本発明のフリップフロップ接続技術は、上記システム・イン・パッケージ技術の開発を加速する上で重要な位置付けにある。
したがって、本発明はデジタルカメラや携帯電話等の高性能化や大幅な小型化を実現するためのキーテクノロジーであり、産業上の利用価値は非常に高いと考えられる。
なお、上述した例においては、接着剤３の熱効果後の弾性係数Ｅａとコア材料６の弾性係数Ｅｃとの関係を、３Ｅａ＜Ｅｃとしたが、これは、熱圧着時に絶縁材料層５も変形し易くなることを回避するためであり、この関係は、本発明の効果を奏するために、必ずしも必要となるものではない。
また、本発明の半導体素子の熱圧着温度は、１６０℃〜２００℃の範囲とすることができる。
また、接着材３及び絶縁材料層５、６は、フィラーを含有するように構成してもよい。
さらに、接着材３は導電性粒子を含有するように構成することもできる。
本発明の第１の実施形態である半導体装置の概略断面図である。 本発明の第２の実施形態である半導体装置の概略断面図である。 本発明の第３の実施形態である半導体装置の概略断面図である。 本発明における半導体装置の製造プロセスを示す図である。 基板表層絶縁材料の弾性係数の、バンプ接続状態への影響メカニズムを示した図である。 圧接時にバンプ／パッド間に位置ずれが生じた場合におけるバンプ／パッド間の接触圧状態を示す図である。 初期の接続抵抗をバンプエリア毎に計測した結果を示すグラフである。 温度サイクル試験におけるバンプ接続部全体の接続抵抗変化を示す図である。 引出し配線部に生じる相当塑性歪を有限要素法による構造解析により算出した結果を示すグラフである。
符号の説明
１、１ｂ 半導体チップ
２ 金属製バンプ
３ 接着剤
４ 配線パターン（電極）
５ 基板表層の絶縁材料
６ 基板コア材料
７ はんだバンプ
８ 多層配線基板
９ 接着材（チップ固定用）
１０ ボンディングワイヤ
１１ 封止樹脂

Claims (11)

  1. 金属性のバンプ電極が形成された半導体素子と、この半導体素子のバンプ電極配置位置に対応して配置される配線層及び複数の絶縁材料層を有する多層基板と、この多層基板の配線層と金属バンプとが接触した状態で、上記多層基板と上記半導体素子とを接続するために、上記半導体素子と多層基板との間に位置される熱硬化性の接着材とを備える半導体装置において、
    粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記熱硬化性接着材の熱硬化後の弾性係数をＥａ、上記多層基板の半導体素子側絶縁材料層の熱硬化後の弾性係数をＥｂとすると、常温環境、または金属バンプと配線層との熱圧着温度で、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａの関係が成り立つことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の弾性係数をＥｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、３Ｅａ＜Ｅｃの関係が成り立つことを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    上記熱硬化性接着材の熱硬化後の線膨張係数をαａ、上記多層基板の半導体素子側絶縁材料層の熱硬化後の線膨張係数をαｂとすると、常温環境、または金属バンプと配線層との熱圧着温度で、１／３αａ＜αｂ＜αａ＜３αｂの関係が成り立つことを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の線膨張係数をαｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、αｃ＜１/３αａの関係が成り立つことを特徴とする半導体装置。
  5. 請求項３記載の半導体装置において、上記線膨張係数αａ、αｂは、熱膨張測定法により測定された線膨張係数を基準にすることを特徴とする半導体装置。
  6. 請求項４記載の半導体装置において、上記線膨張係数αａ、αｂ、αｃは、熱膨張測定法により測定された線膨張係数を基準にすることを特徴とする半導体装置。
  7. 請求項１から６のうちのいずれか一項記載の半導体装置において、半導体素子の熱圧着温度が１６０℃〜２００℃の範囲にあることを特徴とする半導体装置。
  8. 請求項１から６のうちのいずれか一項記載の半導体装置において、上記接着材及び絶縁材料層は、フィラーを含有することを特徴とする半導体装置。
  9. 請求項１から６のうちのいずれか一項記載の半導体装置において、上記接着材は導電性粒子を含有することを特徴とする半導体装置。
  10. 半導体素子のバンプ電極配置位置に対応して配置される配線層と、複数の絶縁材料層と、上記配線層と半導体素子の金属バンプとが接触した状態で、半導体素子に接続するために、上記半導体素子側に配置される絶縁材層上に位置される熱硬化性の接着材とを備える、半導体装置用多層基板において、
    粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記熱硬化性接着材の熱硬化後の弾性係数をＥａ、半導体素子側絶縁材料層の熱硬化後の弾性係数をＥｂとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、１／３Ｅｂ＜Ｅａ＜Ｅｂ＜３Ｅａの関係が成り立つことを特徴とする半導体装置用多層基板。
  11. 請求項１０記載の半導体装置用多層基板において、粘弾性測定法により測定された貯蔵弾性係数、またはナノインデンターによる押し圧試験から得られた表層弾性係数を基準とした、上記半導体素子側絶縁材料層を介して半導体素子に対向する絶縁材料層の弾性係数をＥｃとすると、常温環境、または金属バンプ電極と配線層との熱圧着温度で、３Ｅａ＜Ｅｃの関係が成り立つことを特徴とする半導体装置用多層基板。
JP2004082704A 2004-03-22 2004-03-22 半導体装置と半導体装置用多層基板 Expired - Fee Related JP4360240B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004082704A JP4360240B2 (ja) 2004-03-22 2004-03-22 半導体装置と半導体装置用多層基板
TW094103406A TWI255488B (en) 2004-03-22 2005-02-03 Semiconductor device and multilayer substrate therefor
CNB2005100563661A CN100358103C (zh) 2004-03-22 2005-03-18 半导体器件和用于半导体器件的多层基板
KR1020050022473A KR100642356B1 (ko) 2004-03-22 2005-03-18 반도체장치와 반도체장치용 다층 기판
US11/085,520 US7692296B2 (en) 2004-03-22 2005-03-22 Semiconductor device and multilayer substrate therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004082704A JP4360240B2 (ja) 2004-03-22 2004-03-22 半導体装置と半導体装置用多層基板

Publications (2)

Publication Number Publication Date
JP2005268706A JP2005268706A (ja) 2005-09-29
JP4360240B2 true JP4360240B2 (ja) 2009-11-11

Family

ID=35046645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004082704A Expired - Fee Related JP4360240B2 (ja) 2004-03-22 2004-03-22 半導体装置と半導体装置用多層基板

Country Status (5)

Country Link
US (1) US7692296B2 (ja)
JP (1) JP4360240B2 (ja)
KR (1) KR100642356B1 (ja)
CN (1) CN100358103C (ja)
TW (1) TWI255488B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338513B2 (ja) 2009-06-24 2013-11-13 富士通株式会社 パターン引き出し構造体及び半導体装置
US20140145328A1 (en) * 2009-07-13 2014-05-29 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
US8633601B2 (en) * 2009-07-13 2014-01-21 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
CN102194707B (zh) * 2010-03-01 2013-03-27 南茂科技股份有限公司 制造半导体结构的方法
EP3051583B1 (en) * 2013-09-27 2018-09-19 Renesas Electronics Corporation Semiconductor device and manufacturing method for same
CN106449490B (zh) * 2016-12-07 2019-05-24 北京中电科电子装备有限公司 一种倒装芯片封装设备及控制方法
CN108436604B (zh) * 2018-04-23 2020-12-08 苏试宜特(上海)检测技术有限公司 应用于低介电材质覆晶芯片的防脱层研磨方法
WO2020078752A1 (en) * 2018-10-17 2020-04-23 Lumileds Holding B.V. Circuit assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199468A (ja) 1996-01-12 1997-07-31 Tokyo Electron Ltd 処理方法と装置
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JP3470857B2 (ja) 1997-03-05 2003-11-25 Ｊｆｅスチール株式会社 転炉型精錬容器における溶銑の脱燐精錬方法
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP2002050718A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置
US6774501B2 (en) * 2000-09-29 2004-08-10 Hitachi Chemical Co., Ltd. Resin-sealed semiconductor device, and die bonding material and sealing material for use therein
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置

Also Published As

Publication number Publication date
US7692296B2 (en) 2010-04-06
CN100358103C (zh) 2007-12-26
KR100642356B1 (ko) 2006-11-03
US20050230826A1 (en) 2005-10-20
JP2005268706A (ja) 2005-09-29
KR20060044369A (ko) 2006-05-16
TW200532751A (en) 2005-10-01
CN1674219A (zh) 2005-09-28
TWI255488B (en) 2006-05-21

Similar Documents

Publication Publication Date Title
JP4504798B2 (ja) 多段構成半導体モジュール
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
US7816782B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US7462939B2 (en) Interposer for compliant interfacial coupling
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
WO2004034434A9 (en) Components, methods and assemblies for multi-chip packages
JPWO2009038169A1 (ja) 半導体装置及びその製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JP2006324393A (ja) 半導体装置及びその製造方法
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2008258522A (ja) 半導体装置の製造方法
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
TW579560B (en) Semiconductor device and its manufacturing method
TW497238B (en) Semiconductor device
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP2008244311A (ja) 半導体パッケージ基板及び半導体装置
JP4635836B2 (ja) シート状電子回路モジュール
JP2002289735A (ja) 半導体装置
TW200425461A (en) Semiconductor module
JP2002231765A (ja) 半導体装置
JP4243077B2 (ja) 半導体装置およびその製造方法
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees