JP5657908B2 - インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法 - Google Patents

インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法 Download PDF

Info

Publication number
JP5657908B2
JP5657908B2 JP2010096609A JP2010096609A JP5657908B2 JP 5657908 B2 JP5657908 B2 JP 5657908B2 JP 2010096609 A JP2010096609 A JP 2010096609A JP 2010096609 A JP2010096609 A JP 2010096609A JP 5657908 B2 JP5657908 B2 JP 5657908B2
Authority
JP
Japan
Prior art keywords
conductive contacts
interposer
integrated circuit
circuit chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010096609A
Other languages
English (en)
Other versions
JP2010263205A (ja
Inventor
ジョージ・エー・カトピス
スティーブン・エル・ビュシュワルテル
ステリオス・ジー・ザペパス
ジョン・ユー・ニッカボッカ
ポール・エス・アンドリュ
バックネル・シー・ウエブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010263205A publication Critical patent/JP2010263205A/ja
Application granted granted Critical
Publication of JP5657908B2 publication Critical patent/JP5657908B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、一般的に電子デバイス・アセンブリ及びこれの製造方法に関し、更に具体的にいうならば、インターポーザを介して集積回路チップが基板に接続され、集積回路と基板の間に熱膨張計数の不一致が存在するリワーク可能な電子デバイス・アセンブリ及びこれの製造方法に関する。
フリップ・チップ技術は、これがチップのフットプリントを減少すると同時に入出力コンタクトの数を増大できるという理由で、近年急速に発達してきた。この発展の理由は、フリップ・チップ技術が、ワイヤボンドされた回路チップにおけるようにチップの周辺で行う代わりに、全チップ面積を入出力コンタクト用に使用できるからである。例えば蒸着、メッキ、ハンダ・ペースト・スクリーンそして最近の射出成形のようなハンダ・バンプをウエハに形成するための種々な技術が存在する。
代表的には、バンプが設けられたウエハは、次のステップでダイシングされて個別のチップになる。直接的にチップを取り付ける（ＤＣＡ）ために，シリコン・チップは、ラミネート基板に直接接着される。ＤＣＡは、急速に発展した技術である。その理由は、これがラミネート上で最小の面積しか必要とせず、最高の高さを有し、そして他のパッケージよりも軽量であるからである。更に、フリップ・チップ製品は、ワイヤボンド・パッケージ・チップよりも電気的特性がよくそして冷却されやすい。しかしながら、代表的にはシリコン・ベースの集積回路チップと、有機材料のようなラミネート材料との間には大きな熱膨張係数（ＣＴＥ）の不一致が存在するので、ＤＣＡボンドされたチップは、接着性の支持材料でアンダーフィルされねばならない。都合のいいことには、このアンダーフィルは、集積回路チップ及びラミネート基板との間のハンダ・バンプ接続の疲労による寿命を著しく増大する。
この技術に関する困難性の１つは、ラミネート基板に一旦接着された集積回路チップをリワーク（交換）することができないことである。特にマルチ・チップ・パッケージにおいては、リワークできることは、このようなパッケージに経済的な有益性をもたらす上で非常に重要である。シリコン・ベースの集積回路チップ及び支持用のラミネート基板の間の熱膨張係数の不一致を解消するのに必要なアンダーフィル接着剤は、集積回路チップ・アセンブリをリワークすることを妨げる（又は不可能にする）。アンダーフィル接着剤があるために、このようなパッケージは、集積回路チップを取り外し、集積回路チップ及び基板を接続する個別のコンタクトをクリーニングすることを困難にする。このような困難性は、リワーク可能なアンダーフィル接着剤を開発する多くの試みが従来行われてきたにもかかわらず、主に、アンダーフィル接着剤がアセンブリを構成する材料に対して行う必要がある要求事項の不一致及び種々な役割に基づいて解消されていない。
本発明により従来技術の問題点が解決され、そして本発明の１つの態様において、基板及びこの基板に結合されたインターポーザを含むインターポーザ基板アセンブリを提供することにより新たな利点を実現する。基板は第１熱膨張率を有する第１の材料で形成され、そしてインターポーザは、第２熱膨張係率を有する第２の材料で形成される。第２熱膨張率は、第１熱膨張率と異なり、そして第１材料と第２材料との間には熱膨張係数の不一致が存在する。インターポーザは、第１の複数の導電性コンタクトと、これら第１の複数の導電性コンタクトの少なくとも一部を取り囲む接着材料とにより基板に結合される。接着材料は、インターポーザを基板に接着し、そして第１材料及び第２材料の間の熱膨張係数の不一致に基づいて第１の複数の導電性コンタクトに加えられる応力を減少する。インターポーザは、集積回路チップ及び基板の間の熱膨張係数の不一致の程度よりも小さな程度の熱膨張係数の不一致を集積回路チップ及びインターポーザの間にもたらすことにより、第２材料で形成されている集積回路チップを基板に結合する。
本発明の他の態様において、基板、集積回路チップ及び集積回路チップを基板に結合するインターポーザを含む電子デバイス・アセンブリが提供される。基板は、第１熱膨張率を有する第１材料で形成され、そして集積回路チップは第２熱膨張率を有する第２材料で形成される。第２熱膨張率は第１熱膨張率と異なり、その結果第１材料からなる基板と第２材料からなる集積回路チップとの間に熱膨張係数の不一致が生じる。第２材料からなるインターポーザは、第１の複数の導電性コンタクト及びこれらの第１の複数の導電性コンタクトの少なくとも一部を取り囲む接着材料を介して基板に結合される。接着材料は、インターポーザを基板に接着し、そしてインターポーザの第２材料と基板の第１材料との間の熱膨張係数の不一致に基づいて第１の複数の導電性コンタクトに加わる応力を減少する。電子デバイス・アセンブリは更に、集積回路チップをインターポーザに結合する第２の複数の導電性コンタクトを含み、そしてこれら第２の複数の導電性コンタクトの周りには接着材料は設けられていない。
本発明の他の態様に従うと電子デバイス・アセンブリを製造する方法が提供され、そしてこの方法は、
インターポーザと基板との間に第１の複数の導電性コンタクト及びこれら第１の複数の導電性コンタクトの少なくとも一部を取り囲みインターポーザを基板に結合する接着材料を設けることにより、インターポーザを基板に結合するステップであって、基板は第１の熱膨張率を有する第１材料で構成され、インターポーザは第２熱膨張率を有する第２材料で構成され、第２熱膨張率は第１熱膨張率と異なり、基板の第１材料とインターポーザの第２材料との間に熱膨張係数の不一致が存在し、接着材料はインターポーザを基板に接着すると共に、インターポーザの第２材料と基板の第１材料との間の熱膨張係数の不一致に基づいて第１の複数の導電性コンタクトに加わる応力を減少する上記ステップと、
第２の複数の導電性コンタクトを使用することにより集積回路チップをインターポーザに結合するステップであって、第２の複数の導電性コンタクトの周りには接着材料が設けられておらず、集積回路チップは第２熱膨張率を有する第２材料で構成され、そして第２の複数の導電性コンタクトは第１の複数の導電性コンタクトよりも低いリワーク温度（溶融温度）を有する上記ステップとを含む。
従来の電子デバイス・アセンブリの１つの構造の垂直断面図である。 従来の電子デバイス・アセンブリの他の構造の垂直断面図である。 本発明の一つの態様に従う電子デバイス・アセンブリの１つの実施例の垂直断面図である。 本発明の一つの態様に従う集積回路チップを取り外すために電気コンタクトをリワークした後の図３の電子デバイス・アセンブリの垂直断面図である。 本発明の一つの態様に従う薄くされた集積回路チップを有する電子デバイス・アセンブリの他の実施例の垂直断面図である。 本発明の１つの態様に従う薄くされた集積回路チップのスタックを有する電子デバイス・アセンブリの他の実施例の垂直断面図である。 本発明の１つの態様に従う電子デバイス・アセンブリの他の実施例の垂直断面図である。 本発明の１つの態様に従う図７の線７Ｂ−７Ｂに沿った図７の電子デバイス・アセンブリの垂直断面図である。 本発明の１つの態様に従う電子デバイス・アセンブリの他の実施例の垂直断面図である。 本発明の一つの態様に従う図９の線８Ｂ−８Ｂに沿った図９の電子デバイス・アセンブリの垂直断面図であり、低溶融温度の複数の導電性コンタクトに比べて高溶融温度の複数の導電性コンタクトのフットプリントが大きいことを示す図である。
マルチ・チップ・パッケージにおいて集積回路をリワークできることは、この型のパッケージに経済的な有益性をもたらす上で非常に重要である。多くのこのようなパッケージにおいては、基板に対する集積回路チップのコンタクトの構造的信頼性のためには、集積回路チップを基板に電気的に接続する導電性コンタクトを少なくとも部分的に取り囲むアンダーフィル接着剤を必要とする。現存する技術においては、エポキシ・ベースの接着材料がアンダーフィルとして最も広範に使用されている。エポキシ樹脂は、コーティング、接着、構造の材料、電気的絶縁、封止等を含む多くのデバイス技術のための重要な樹脂である。エポキシは、硬化された後に頑丈性、粘着性及び耐溶剤性のような優れた特性を有する。
エポキシの熱硬化性の特徴は、硬化後は頑丈になることである。この頑丈性は、硬化反応を使用して低分子量のプリカーサをほぼ無限分子量のポリマに変換する熱硬化の化学的性質である。しかしながらこの頑丈性は、これがリワークを妨げるので（若しくは相当困難にするので）、望ましいものではない。もしも高価な集積回路チップ（若しくは基板）が使用されねばならないとすると、たった１カ所の欠陥が全体のアセンブリを使用不能にするので、アセンブリをリワークできないことは受け入れられない。
アンダーフィルの場合、熱硬化は、コンポーネントを基板に良好に接着しそしてフリップ・チップ及び基板の間の電気的接続を封止する接着剤として働く。更に、もしも基板が、高パフォーマンスのマルチ・チップ・モジュール（ＭＣＭ）若しくはフリップ・チップ・オン・ボード（（ＦＣＯＢ）製品におけるようにアンダーフィルされたコンポーネントを１つ以上保持するならば、欠陥のあるアンダーフィルされたコンポーネントを分解即ちリワーク不能であることは、全体のパッケージが使用不能になるので、非常に高価となる。かくして、リワーク可能な電子デバイス・アセンブリ及びチップを基板に取り付けるプロセスが高く望まれている。
図１は、従来の電気デバイス・アセンブリ１００の１つの構造を示す。図示のように、このアセンブリは、第１レベルのパッケージを構成する基板１１０を含む。基板１１０は、ボール・グリッド・アレイ（ＢＧＡ）１１２が配置されている第１主表面１１１を有する。ＢＧＡ１１２は、基板１１０を例えばカード（図示せず）へ電気的に且つ機械的に接続するために使用される。一般的にＢＧＡは、基板及びカードの両方の接続パッドへハンダ付けされる金属バンプ若しくはボールのアレイから成る。一般的に、基板１１０はセラミック基板であるが、最近では有機材料の基板が広く使用されるようになった。
集積回路チップ１２０は、例えば複数のＣ４相互接続バンプ（若しくはボール）のような複数の導電性コンタクトを介して基板１１０の第２主表面１１３へ電気的且つ機械的に接続される。アンダーフィル接着剤１１６は、複数の導電性コンタクト１１５を取り囲み、そして高弾性率エポキシからなる。代表的には、アンダーフィル接着剤は、集積回路チップ１２０及び基板１１０の間の隙間と複数の導電性コンタクト１１５相互間の隙間とを充填する。上述のようにこの結果、このアセンブリは、アンダーフィル接着剤の頑丈性に基づいてリワークできなくなる。
図２は、電子デバイス・アセンブリ２００の他の構造を示す。図示のように、電子デバイス・アセンブリ２００は、ボール・グリッド・アレイ２１２が配置されている第１主表面２１１と、例えば複数のＣ４コンタクトのような複数の導電性コンタクト２１５だけを介して集積回路チップ２２０へ電気的に且つ機械的に結合されておる第２主表面２１３とを有する例えば第１レベルの有機若しくはセラミック・パッケージのような基板２１０を含む。この電子デバイスは、集積回路チップ及び基板の間にアンダーフィル接着剤が存在しないので、リワークすることができる。しかしながらこのアセンブリの問題点は、集積回路チップ及び基板を相互接続する複数の導電性コンタクトに加わる歪みが、チップの動作中に、特にチップの中心から最も離れた、即ちチップの角部にある導電性コンタクトにおいて著しくなることである。
このアセンブリの熱サイクルの間、チップの周辺部に近い導電性コンタクトに加わるこの高い歪みは接続の故障を生じる。このことは、例えばシリコン・チップのような半導体集積回路チップと有機材料のパッケージ基板の場合のように基板と集積回路チップとの間に熱膨張係数（ＣＴＥ）の不一致が著しくなる場合に顕著となる。アンダーフィル接着剤がない場合、このアセンブリの信頼性は、商業上の用途に対して不十分となる。通常の７２０マイクロメータの厚さのシリコン集積回路チップを今日の標準的な有機パッケージ上に載置したモデルの場合、２５℃から１００℃までの熱サイクルと仮定すると、アンダーフィルがない場合の周辺部（特に角部の接続）にかかる最大塑性歪みは、９．７％である。この高い歪みは、このアセンブリの信頼性に対して問題である。
一般的にいうと、本発明は、集積回路チップと下側の基板との間にインターポーザが設けられている電子デバイス・アセンブリ及びこれの製造方法を提供し、リワーク不能なアンダーフィル接着剤がインターポーザを基板に結合し、インターポーザ及び集積回路チップとの間にはアンダーフィル接着剤が設けられていない。更に、インターポーザの材料を集積回路チップの材料（即ち、集積回路チップの材料（例えば、シリコン）に一致する熱膨張率を有する半導体材料）と同じになるように選択することにより、例えば有機材料の基板及びシリコン・チップの場合のように著しいＣＴＥの不一致を有する基板及び集積回路チップを使用するにもかかわらず、商業的に有用で且つリワーク可能な電子デバイス・アセンブリを提供することが可能になる。本発明に従う電子デバイス・アセンブリは、チップ及び基板の間のＣＴＥの不一致に基づく熱及び機械適応力からチップを保護する一方で、チップをリワークする（若しくはＭＣＭのチップをリワークする）ことを可能にする。
１つの実施例において、例えば５０−１５０マイクロメータの厚さを有しそして基板へ結合されるチップのＣＴＥと同じ若しくは同等のＣＴＥを有する比較的薄いインターポーザが使用される。この比較的薄いインターポーザは、（例えば通常のエポキシ・アンダーフィルを使用して）基板に接着されてインターポーザ基板アセンブリを形成する。基板は、例えば有機材料若しくはセラミック材料の第１レベルのパッケージのような第１レベルのパッケージである。インターポーザの厚さは、標準的な技術を使用してこれを貫通する導電性バイアを形成できる厚さまで薄くされる。インターポーザのこれらの導電性バイアは、チップをインターポーザに接続する複数の導電性コンタクトを、インターポーザを基板に接続する複数の導電性コンタクトへ接続するように働く。１つの実施例において、チップは、低融点のＣ４コンタクトからなる複数の導電性コンタクトを使用して薄いインターポーザに結合され、このことは、もしもテストの結果チップが故障していることが判明した場合に、インターポーザ基板アセンブリから故障チップを加熱により取り外すことを可能にし、これにより故障チップに代えて正常チップをインターポーザ基板アセンブリに結合又は接続することによりこのアセンブリのリワーク処理を容易にする。本明細書で説明する全ての実施例において、第１の複数の導電性コンタクトは、第２の複数の導電性コンタクトよりも高いリワーク温度（溶融温度）を有し、これにより下側のインターポーザ基板アセンブリに影響を及ぼすことなく、集積回路チップのリワークを容易にする。更に、本明細書で説明するインターポーザは、集積回路チップに比べて比較的安価であることに注目されたい。
図３は、本発明の１つの態様に従う電子デバイス・アセンブリ３００の実施例を示す。この電子デバイス・アセンブリは、複数の導電性コンタクト３２５だけが、集積回路チップ３２０を、インターポーザ３３０及び基板３１０から成るインターポーザ基板アセンブリへ結合しているので、リワーク可能である。１つの実施例において、基板３１０は、第１主表面３１１上にボール・グリッド・アレイ・コンタクト３１２が設けられている有機パッケージのような第１レベルのパッケージである。第１の複数の導電性コンタクト３１５が、インターポーザ３３０を基板３１０の第２主表面３１３上のコンタクト（図示せず）に接続する。アンダーフィル接着剤３１６は、インターポーザ３３０を基板３１０へ接着するために第１の複数の導電性コンタクト３１５を少なくとも部分的に取り囲んで設けられている。このインターポーザ基板アセンブリは、集積回路チップ３２０が第２の複数の導電性コンタクト３２５により電気的且つ機械的に接続される“アセンブリ”となる。インターポーザ３３０の熱膨張係数を集積回路チップ３２０の熱膨張係数と同じ若しくは同等にすることにより、結果的な電子デバイス・アセンブリは、インターポーザ及び集積回路チップの間の隙間にアンダーフィル接着剤を設けることを必要とせずにインターポーザとチップとの界面における固有の歪み低減を実現する一方で、商業上有用な電子デバイス・アセンブリを提供する。このことは、リワーク可能な導電性コンタクトだけがチップをインターポーザに結合しているという理由で、集積回路チップがリワーク可能であることを意味する。
図示のように、インターポーザ３３０は、インターポーザの２つの主表面相互間でこのインターポーザを貫通して延びる複数の導電性バイア３３１を含む。これらの複数の導電性バイアは、特定な用途に対応するように第１の複数の導電性コンタクト３１５を第２の複数の導電性コンタクト３２５へ相互接続する。
インターポーザの厚さを１００ミクロンとし、チップの通常の厚さを７２０ミクロンとし、そして熱サイクルを２５℃から１００℃とした場合の図３の電子デバイス・アセンブリ３００についてのシミュレーション・モデルは、チップの角部の近くの第２の複数の導電性コンタクト３２５にかかる最大塑性歪みは、２．２％のオーダであり、これは、図３のインターポーザ及びアンダーフィルアセンブリを有しない標準的な第１レベルの有機パッケージ−チップ構造の場合に比較して４．５×の減少である。
特定な例として、チップ（例えばシリコン・チップ若しくはＳｉＧｅチップ）と同等のＣＴＥを有する非常に薄型のシリコン・インターポーザ若しくは他の材料のインターポーザが、ターゲット・チップと同じフットプリントの寸法（面積）でウエハ上に製造され得る。更に、非常に薄型のインターポーザの厚さは、５０−１５０ミクロンである。これは、１つの主側上でターゲット・チップの導電性コンタクト（例えば、Ｃ４コンタクト）のピッチで、そして他の主側上で第１レベルの金属（即ち、基板上の導電性コンタクト）のピッチで製造される標準の導電性バイアの形成を容易にする。これらの２つのピッチは、インターポーザがチップのＣ４端子を第１レベルのパッケージ・パッド（即ち、基板のパッド）へ接続するために必要な再分配層を含むことができるので、必ずしも同じである必要はない。インターポーザ・ウエハは細断され、そして細断後のインターポーザの１つは、高融点のＣ４ボールを第１レベルパッケージ（即ち基板）へ接続する。電気的接続が検査され、そしてもしも合格ならば、このアセンブリは、標準的は商業上入手可能な非リワーク型のアンダーフィル接着剤でアンダーフィルされる。共晶パッドが、チップのＣ４コンタクトに対するボンディング表面を与えるためにインターポーザの上面に（基板への取り付け前若しくは取り付け後に）形成される。ウエハの状態で製造され、ウエハ・テストされそして細断された後にチップは、低融点Ｃ４コンタクトをバンプされ、そして続いてインターポーザ基板アセンブリの上面の共晶パッドに取り付けられる。低融点導電性コンタクトは、インターフェースを基板に結合するコンタクトではなく、チップをインターポーザに結合することに注目されたい。
更に、インターポーザの厚さがこのように薄いので、信号若しくは他の電気的劣化は第１の順位とはならない。更に、チップ及びインターポーザのＣＴＥが適切に一致しているので、チップには非常に小さな機械適応力しか発生されず、一方インターポーザに生じる応力はインターポーザを基板にボンディングするアンダーフィルにより改善される。チップ及び基板の間のハンダの溶融温度を段階的に設定しているので、チップは、低溶融温度のハンダを加熱によりリワークすることによりインターポーザから取り外され、そして取り外された後のパッドは他のチップを受け入れるために修理され得る。いずれの場合にも、故障チップはパッケージから取り外され、そして正常チップは維持される。この処理の仕方は、基板及びインターポーザの平均コストに依存する。いずれの場合にも、インターポーザは、埋め込み型の受動コンポーネント（例えば、減結合キャパシタ、インダクタ若しくは抵抗）を含むという追加の能力を有するアンダーフィル接着剤の部分として考えることもできる。ここで説明したのは、非リワーク型のアンダーフィル接着剤がインターポーザを基板にボンディングし、ソリッド型の超薄型のインターポーザのＣＴＥが集積回路チップのＣＴＥに一致（若しくはほぼ一致）しているハイブリッド・アセンブリである。かくして、基板（例えば１８−２０のＣＴＥを有する有機パッケージ）が、シリコン・ベースの集積回路チップ（２−４のＣＴＥを有する）と共に使用されることができ、一方チップのリワーク（取り替え）を可能とし、そしてチップをインターポーザ基板アセンブリに接続する導電性コンタクトへの応力が最小にされる。
図４は、アセンブリのリワークを示し、ここでアセンブリの集積回路チップがテストされそして故障であることが見出されたアセンブリのリワーク処理を示す。かくして、集積回路チップは取り外されそしてインターポーザ３３０上の表面パッド３２２がインターポーザ基板アセンブリへ他のチップを接続するために処理され、ここでインターポーザ基板アセンブリは、第１の複数の導電性コンタクト３１５及びこれら第１の複数の導電性コンタクトの少なくとも一部分を取り囲むアンダーフィル接着剤３１６を介して基板３１０に電気的に且つ機械的にボンドされているインターポーザ３３０を含む。
図５は、本発明の１つの態様に従う電子デバイス・アセンブリの他の実施例を示す。この実施例において、インターポーザ基板アセンブリは図４に示したインターポーザ基板アセンブリと同様であり、そして第１の複数の導電性コンタクト３１５及びこれら導電性コンタクト３１５の少なくとも一部分を取り囲むアンダーフィル接着剤３１６により互いに電気的且つ機械的に相互接続されている基板３１０及びインターポーザ３３０を含む。このアセンブリを例えば印刷回路ボード（図示せず）に電気的に接続をするためのコンタクトのボール・グリッド・アレイが基板３１０の下側に設けられている。この実施例においては、チップは薄くされた集積回路チップ５００である。例としてチップは、第２の複数の導電性コンタクト３２５だけを介してインターポーザ基板アセンブリに接続される前に、約３００ミクロン以下の厚さまで薄くされ得る。図示のように、第２の複数の導電性コンタクトは接続用バイア３３１を介して第１の複数の導電性コンタクト３１５に接続される。図４では同じピッチであるとして示されているが、第１の複数の導電性コンタクト及び第２の複数の導電性コンタクトは異なるピッチを有することができ、そして適切な分配層がインターポーザ内に設けられることができる。図４の実施例におけるように、第１の複数の導電性コンタクトの材料は、第２の複数の導電性コンタクトの材料よりも溶融温度が高い材料で構成され、従って下側のインターポーザ基板アセンブリに影響を及ぼすことなく第２の複数の導電性コンタクトをリワークすることができる。
特定な例として、チップは薄くされたシリコン・チップであり、インターポーザはシリコンで形成され、そして基板はシリコンとＣＴＥが相当異なる（例えば、３×よりも大きい不一致）有機パッケージ（若しくは他の材料）である。チップ５００を薄くするコストは、チップ及びアセンブリから成る全体のコストに比べて比較的廉価であり、結果的はアセンブリについてのシミュレーションは、角部の導電性コンタクト３２５にかかる最大塑性歪みが１．３％のオーダであることを示し、これは、インターポーザ基板アセンブリに最大厚さのチップが結合されている（例えば図３のように）場合に比べて、約２×の更なる減少を示した。上記シミュレーションは、チップの厚さを３００ミクロンとし、インターポーザの厚さを１００ミクロンとし、そして熱サイクルを２５℃から１００℃までとして行われた。
図６は、本発明の１つの態様に従う電子デバイス・アセンブリの他の実施例を示し、ここで、薄くされたチップ６１０及び６２０のスタック（積み重ね体）がインターポーザ３３０及び基板３１０の上に設けられている。この実施例においては、インターポーザ３３０は、上述のように第１の複数の導電性コンタクト３１５及びアンダーフィル接着剤３１６を介して基板３１０に電気的に且つ機械的に結合されている。第１の薄くされたチップ６１０は、第２の複数の導電性コンタクト６１５を介してインターポーザ３３０に電気的に且つ機械的に結合されており、そして第２の薄くされたチップ６２０は、第３の複数の導電性コンタクト６２５を介して第１の薄くされたチップ６１０に電気的に且つ機械的に結合されている。第２の薄くされたチップ６２０から基板３１０に至る貫通電気接続を可能にするために、導電性バイア６１１が第１の薄くされたチップ６１０を貫通して設けられ、そして導電性バイア３３１がインターポーザ３３０を貫通して設けられている。例として、薄くされたチップ６１０及び６２０は、例えば同じメモリ・チップのような同種の集積回路チップでもよく、又は、例えばプロセッサ・チップ６２０及びメモリ・チップ６１０のように異種のチップでもよい。アンダーフィル接着剤３１６をインターポーザ３３０及び基板３１０の間にだけ設けることにより、第２の薄くされたチップ６２０又は第１の薄くされたチップ６１０あるいはその両方は、チップを取り外すのに必要とされる複数の導電性コンタクトを加熱することによりリワークされ得る。このプロセスを容易にするために、第１の複数の導電性コンタクト３１５は、第２の複数の導電性コンタクト６１５よりも高い溶融点を有するように製造され、そして、第２の複数の導電性コンタクト６１５は、第３の複数の導電性コンタクト６２５よりも高い溶融点を有するように製造され得る。これの代わりに、第２の複数の導電性コンタクト６１５は、薄くされたチップ６１０及び６２０をスタックとして共に取り外しそしてリワーク（交換）するために最も低い溶融温度を有することができる。
図７及び図８は、本発明の１つの態様に従う電子デバイス・アセンブリ７００の他の実施例を示す。この実施例において、チップ７２０及びインターポーザ７３０を相互接続する第２の導電性コンタクト７２５に加わる応力を減少することは、図８に示すように、第２の複数の導電性コンタクト７２５のうちチップの周辺部にある外周部導電性コンタクトのうち選択されたコンタクトをチップ７２０の角部７２１から除去することにより達成される。即ち、外周部導電性コンタクトはチップ７２０の角部７２１以外に設けられている。この実施例において、インターポーザ基板アセンブリは、前述のインターポーザ基板アセンブリと同様であり、ここで、インターポーザ７３０及び基板７１０は第１の複数の導電性コンタクト７１５及びこれら第１の複数の導電性コンタクト７１５を少なくとも部分的に取り囲むアンダーフィル接着剤７１６により互いに電気的に且つ機械的に接続されている。第１レベルの有機パッケージを構成し得る基板７１０の第１主表面７１１にはボール・グリッド・アレイ７１２が配置されており、そして基板７１０の第１主表面７１１と対向する第２主表面７１３には第１の複数の導電性コンタクト７１５が接続される導電性コンタクト・パッドが設けられている。図８に示されているように、チップの周辺部にある複数の外周部導電性コンタクト７２５のうち角部の導電性コンタクト（例えば３個）を選択的に除去することにより、残りの導電性コンタクト上の塑性歪み１．５％まで減少された（即ち、チップの厚さが７２０ミクロンであり、インターポーザの厚さが１００ミクロンとした場合）。かくして、今日の最大厚さ（例えば７２０ミクロン）の通常のチップが使用されることができ、一方チップを上述のインターポーザ基板アセンブリに相互接続する導電性コンタクトに加わる総応力を２％以下とすることができる。
図９及び図１０は、本発明の１つの態様に従う電子デバイス・アセンブリ８００の他の実施例を示す。この実施例は、基板８１０，インターポーザ８３０及びチップ８２０を含む。チップ８２０は、例えば７２０ミクロンの厚さを有する今日の通常の集積回路チップであるとする。インターポーザ８３０は、第１の複数の導電性コンタクト８１５とこれら第１の複数の導電性コンタクト８１５を少なくとも部分的に取り囲みそしてインターポーザ８３０を基板８１０の上側表面８１３に接着するアンダーフィル接着剤８１６を介して、基板８１０へ電気的に且つ機械的に接続されている。基板８１０の下側表面８１１には、このアセンブリを例えば印刷回路ボード若しくは他の高レベルのパッケージに結合するための上述のボール・グリッド・アレイ８１２が設けられている。第２の複数の導電性コンタクト８２５は、チップ８２０をインターポーザ８３０へ電気的に且つ機械的に接続する。第１の複数の導電性コンタクト８１５が、第２の複数の導電性コンタクト８２５よりも高い溶融温度（即ち、高いリワーク温度）を有し、これにより、下側にあるインターポーザ基板アセンブリに影響を与えることなく、チップ８２０を取り外すことを容易にする。この実施例のインターポーザ８３０は、第２の複数の導電性コンタクト８２５を第２の複数の導電性コンタクト８１５に電気的に接続する複数の導電性バイア８３１を含む。この相互接続を容易にするために１つ以上の分配層がインターポーザ内に設けられ得る。
図９及び図１０に示されているように、インターポーザ８３０は、平面図で見た場合、チップ８２０の面積よりも大きな面積を有する（即ち、即ち基板８１０の上面８１３と平行な面におけるチップ８２０の面積又は大きさは、インターポーザ８３０の面積又は大きさよりも小さく、チップ８２０は、インターポーザ８３０の４つの辺に沿う周辺部を露出するように配置されている）ように製造され、そして、図１０に示されているように第１の複数の導電性コンタクト８１５のフットプリント（８１５が占める領域の面積）は、第２の複数の導電性コンタクト８２５のフットプリント（８２５が占める領域の面積）よりも大きい。図示のように、チップ８２０をインターポーザ８３０へ電気的に且つ機械的に接続する第２の複数の導電性コンタクト８２５のフットプリントに比べて、インターポーザ８３０のうちチップ８２０の外周エッジよりも外側にある部分の下面に、少なくとも１列となって外周部導電性コンタクト８１５が設けられている。このフットプリントの寸法の差は、チップ８２０をインターポーザ８３０に結合し且つフットプリントが小さい第２の複数の導電性コンタクト８２５のうち角部にあるコンタクトに加わる塑性歪みを減少する。
本発明の実施例を詳細に説明したが、本発明の精神から逸脱することなく種々は変形及び修正が可能であることを当業者ならば理解するであろう。
３２０，５００，６１０，６２０，７２０．８２０ チップ
３３０，７３０，８３０ インターポーザ
３１０，７１０，８１０ 基板
３１５，３２５，６１５，６２５，７１５，７２５，８１５，８２５ 導電性コンタクト
３３１，６１１，７３１，８３１ 導電性バイア
３３２ 表面パッド
３１６，７１６，８１６ アンダーフィル接着剤
３１２、７１２、８１２ ボール・グリッド・アレイ

Claims (11)

  1. 第１熱膨張率を有する第１材料のラミネート基板と、
    前記第１熱膨張率と異なる第２熱膨張率を有する第２材料の集積回路チップであって、前記基板の前記第１材料と前記集積回路チップの前記第２材料との間に熱膨張係数の不一致が存在する、前記集積回路チップと、
    前記基板に結合され、前記第２熱膨張率を有する前記第２材料で形成され、第１の複数の導電性コンタクト及び該第１の複数の導電性コンタクトの少なくとも一部を取り囲む接着材料を介して、前記基板に結合されたインターポーザであって、前記接着材料は、前記インターポーザを前記基板に接着すると共に前記インターポーザの前記第２材料及び前記基板の前記第１材料の間の熱膨張係数の不一致に基づいて前記第１の複数の導電性コンタクトに加えられる応力を減少する、前記インターポーザと、
    前記集積回路チップを前記インターポーザに結合する第２の複数の導電性コンタクトとを備え、
    前記第１の複数の導電性コンタクト及び前記第２の複数の導電性コンタクトのうち、前記第１の複数の導電性コンタクトだけに前記接着材料が設けられ、
    前記第２の複数の導電性コンタクトは、前記集積回路チップを前記インターポーザへと前記インターポーザからの前記集積回路チップを除去することによる電子デバイス・アセンブリをリワークするための接着材料を使用することなく接着されており、
    前記インターポーザは第１の厚さを有し、前記集積回路チップは前記第１の厚さよりも厚い第２の厚さを有し、
    前記インターポーザの厚さは、前記集積回路チップの第２の厚さの１／３である、電子デバイス・アセンブリ。
  2. 第１熱膨張率を有する第１材料のラミネート基板と、
    前記第１熱膨張率と異なる第２熱膨張率を有する第２材料の集積回路チップであって、前記基板の前記第１材料と前記集積回路チップの前記第２材料との間に熱膨張係数の不一致が存在する、前記集積回路チップと、
    前記基板に結合され、前記第２熱膨張率を有する前記第２材料で形成され、第１の複数の導電性コンタクト及び該第１の複数の導電性コンタクトの少なくとも一部を取り囲む接着材料を介して、前記基板に結合されたインターポーザであって、前記接着材料は、前記インターポーザを前記基板に接着すると共に前記インターポーザの前記第２材料及び前記基板の前記第１材料の間の熱膨張係数の不一致に基づいて前記第１の複数の導電性コンタクトに加えられる応力を減少する、前記インターポーザと、
    前記集積回路チップを前記インターポーザに結合する第２の複数の導電性コンタクトとを備え、
    前記第１の複数の導電性コンタクト及び前記第２の複数の導電性コンタクトのうち、前記第１の複数の導電性コンタクトだけに前記接着材料が設けられ、
    前記第２の複数の導電性コンタクトは、前記集積回路チップを前記インターポーザへと前記インターポーザからの前記集積回路チップを除去することによる電子デバイス・アセンブリをリワークするための接着材料を使用することなく接着されており、
    前記インターポーザは第１の厚さを有し、前記集積回路チップは前記第１の厚さよりも厚い第２の厚さを有し、
    前記集積回路チップは、薄くされた集積回路チップであり、前記集積回路チップの前記第２の厚さは、通常の集積回路チップの厚さよりも薄く、そして前記インターポーザの厚さの５倍以上である、請求項１に記載の電子デバイス・アセンブリ。
  3. 前記集積回路チップは第１の薄くされた集積回路チップであり、前記第２材料の第２の薄くされた集積回路チップが、第３の複数の導電性コンタクトを介して前記第１の薄くされた集積回路チップに接続されており、前記第１の複数の導電性コンタクト、前記第２の複数の導電性コンタクト及び前記第３の複数の導電性コンタクトのうち、前記第１の複数の導電性コンタクトだけに前記接着材料が設けられている、請求項１に記載の電子デバイス・アセンブリ。
  4. 前記第２の複数の導電性コンタクトは、導電性コンタクトのアレイであり、該導電性コンタクトのアレイは前記集積回路チップの外周エッジに近接して設けられた複数の外周部導電性コンタクトを有し、該複数の外周部導電性コンタクトは前記集積回路チップの角部以外に設けられている、請求項１に記載の電子デバイス・アセンブリ。
  5. 前記第１の複数の導電性コンタクトは第１の面積内に形成され、前記第２の複数の導電性コンタクトは第２の面積内に形成され、前記第１の面積は前記第２の面積よりも大きい、請求項１に記載の電子デバイス・アセンブリ。
  6. 前記インターポーザは前記第１の面積を有し、前記集積回路チップは第２の面積を有し、前記第１の面積は前記第２の面積よりも大きく、前記インターポーザの前記第１の面積内に設けられた前記第１の複数の導電性コンタクトは前記インターポーザの外周エッジに近接して設けられた複数の外周部導電性コンタクトを有し、該外周部導電性コンタクトは、前記第２の複数の導電性コンタクトにより前記インターポーザに結合されている前記集積回路チップの前記第２の面積の外側に設けられている、請求項５に記載の電子デバイス・アセンブリ。
  7. 電子デバイス・アセンブリを製造する方法であって、
    インターポーザとラミネート基板との間に第１の複数の導電性コンタクト及び前記第１の複数の導電性コンタクトの少なくとも一部を取り囲む接着材料を設けることにより前記インターポーザを前記基板に結合するステップであって、前記基板は第１熱膨張率を有する第１材料で構成され、前記インターポーザは第２熱膨張率を有する第２材料で構成され、前記第２熱膨張率は前記第１熱膨張率と異なり、前記基板の前記第１材料と前記インターポーザの前記第２材料との間に熱膨張係数の不一致が存在し、前記接着材料は電子デバイス・アセンブリをリワークするための接着材料を使用することなく前記インターポーザを前記基板に接着すると共に、前記インターポーザの前記第２材料と前記基板の前記第１材料との間の熱膨張係数の不一致に基づいて前記第１の複数の導電性コンタクトに加わる応力を減少する上記ステップと、
    第２の複数の導電性コンタクトにより集積回路チップを前記インターポーザに結合するステップであって、前記第２の複数の導電性コンタクトのうちの所定のコンタクトを、前記第１の複数の導電性コンタクトの所定のコンタクトに電気的に接続するために前記インターポーザの第１主表面から第２主表面にまで延びている導電性バイアを形成して接続し、前記集積回路チップは前記第２熱膨張率を有する前記第２材料で構成され、前記第２の複数の導電性コンタクトが前記第１の複数の導電性コンタクトよりも低い溶融温度を有する上記ステップとを含み、
    前記インターポーザは第１の厚さを有し、前記集積回路チップは前記第１の厚さよりも厚い第２の厚さを有し、前記インターポーザの厚さは、前記集積回路チップの第２の厚さの１／３であって、
    前記第１の複数の導電性コンタクト及び前記第２の複数の導電性コンタクトのうち、前記第１の複数の導電性コンタクトだけに前記接着材料が設けられている、方法。
  8. 更に、前記集積回路チップが不良であることに応答して、前記不良である集積回路チップを前記インターポーザから取り外すステップと、
    前記不良である集積回路チップに代わる集積回路チップを接続するステップとを含む、請求項７に記載の方法。
  9. 前記インターポーザは、前記第２の複数の導電性コンタクトのうちの所定のコンタクトを、前記第１の複数の導電性コンタクトの所定のコンタクトに電気的に接続するために前記インターポーザの第１主表面から第２主表面にまで延びている導電性バイアを有する、請求項７に記載の方法。
  10. 前記集積回路チップを前記インターポーザに接続する前に、前記集積回路チップの厚さを減少するステップを含み、前記インターポーザは第１の厚さを有し、前記集積回路チップは第２の厚さを有し、前記第２の厚さが前記第１の厚さよりも厚い、請求項７に記載の方法。
  11. 前記集積回路チップは第１の薄くされた集積回路チップであり、
    前記第２材料の第２の薄くされた集積回路チップを第３の複数の導電性コンタクトを介して前記第１の薄くされた集積回路チップに接続するステップを含み、
    前記第１の複数の導電性コンタクト、前記第２の複数の導電性コンタクト及び前記第３の複数の導電性コンタクトのうち、前記第１の複数の導電性コンタクトだけに前記接着材料が設けられている、請求項７に記載の方法。
JP2010096609A 2009-04-29 2010-04-20 インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法 Expired - Fee Related JP5657908B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/431,827 US7936060B2 (en) 2009-04-29 2009-04-29 Reworkable electronic device assembly and method
US12/431827 2009-04-29

Publications (2)

Publication Number Publication Date
JP2010263205A JP2010263205A (ja) 2010-11-18
JP5657908B2 true JP5657908B2 (ja) 2015-01-21

Family

ID=43019855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010096609A Expired - Fee Related JP5657908B2 (ja) 2009-04-29 2010-04-20 インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法

Country Status (4)

Country Link
US (2) US7936060B2 (ja)
JP (1) JP5657908B2 (ja)
KR (1) KR101242796B1 (ja)
CN (1) CN101877341B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US8183678B2 (en) * 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
US8389337B2 (en) * 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
KR20130056863A (ko) * 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9153507B2 (en) * 2012-01-31 2015-10-06 Broadcom Corporation Semiconductor package with improved testability
WO2013119309A1 (en) * 2012-02-08 2013-08-15 Xilinx, Inc. Stacked die assembly with multiple interposers
US9105500B2 (en) 2012-07-13 2015-08-11 International Business Machines Corporation Non-hermetic sealed multi-chip module package
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
TWI534965B (zh) * 2012-09-17 2016-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102881600B (zh) * 2012-09-18 2015-08-26 奈电软性科技电子(珠海)有限公司 Qfn封装返拆工艺
US9030010B2 (en) * 2012-09-20 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods
TWI488270B (zh) * 2012-09-26 2015-06-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9040349B2 (en) 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
KR20160019252A (ko) 2014-08-11 2016-02-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법
KR102311088B1 (ko) * 2014-12-11 2021-10-12 엘지이노텍 주식회사 복층 인터포저를 포함한 전자 모듈
US20160229689A1 (en) * 2015-02-11 2016-08-11 Analog Devices, Inc. Packaged Microchip with Patterned Interposer
US9627784B1 (en) * 2015-12-01 2017-04-18 International Business Machines Corporation Method and apparatus for strain relieving surface mount attached connectors
US10516092B2 (en) 2016-05-06 2019-12-24 Qualcomm Incorporated Interface substrate and method of making the same
CN109599378A (zh) * 2018-12-21 2019-04-09 华进半导体封装先导技术研发中心有限公司 一种芯片的封装结构及制备方法
KR102653490B1 (ko) 2019-08-28 2024-03-29 삼성전자주식회사 반도체 패키지
US11239142B2 (en) * 2019-10-18 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US11121101B2 (en) 2020-01-30 2021-09-14 International Business Machines Corporation Flip chip packaging rework

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930001365A (ko) * 1991-03-27 1993-01-16 빈센트 죠셉 로너 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US20040155364A1 (en) 1999-06-17 2004-08-12 Takahisa Doba Reworkable thermosetting resin compositions
US6617681B1 (en) 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US6580031B2 (en) * 2000-03-14 2003-06-17 Amerasia International Technology, Inc. Method for making a flexible circuit interposer having high-aspect ratio conductors
AU2001251096A1 (en) 2000-03-29 2001-10-08 Georgia Tech Research Corporation Thermally degradable epoxy underfills for flip-chip applications
US7012120B2 (en) 2000-03-31 2006-03-14 Henkel Corporation Reworkable compositions of oxirane(s) or thirane(s)-containing resin and curing agent
US6333563B1 (en) 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
US20050171301A1 (en) 2000-06-09 2005-08-04 Loctite Corporation Reworkable thermosetting resin compositions
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
US7728439B2 (en) * 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
US6919420B2 (en) 2002-12-05 2005-07-19 International Business Machines Corporation Acid-cleavable acetal and ketal based epoxy oligomers
US6819001B2 (en) * 2003-03-14 2004-11-16 General Electric Company Interposer, interposer package and device assembly employing the same
US7081650B2 (en) 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
CN100477180C (zh) * 2003-09-24 2009-04-08 揖斐电株式会社 中继基板及多层印刷电路板
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
CN100552926C (zh) * 2004-05-21 2009-10-21 日本电气株式会社 半导体器件、配线基板及其制造方法
US7206203B2 (en) 2004-06-22 2007-04-17 International Business Machines Corporation Electronic device cooling assembly and method employing elastic support material holding a plurality of thermally conductive pins
US7288161B2 (en) 2004-07-15 2007-10-30 International Business Machines Corporation Reworkable adhesives containing thermally labile groups
JP2006086399A (ja) * 2004-09-17 2006-03-30 Ngk Spark Plug Co Ltd 半導体パッケージの製造方法、中継基板の製造方法
JP2006261543A (ja) * 2005-03-18 2006-09-28 Fuji Xerox Co Ltd 半導体装置実装パッケージ及び中継プリント配線基板
US7701071B2 (en) 2005-03-24 2010-04-20 Texas Instruments Incorporated Method for fabricating flip-attached and underfilled semiconductor devices
JP2006278906A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7673389B2 (en) 2005-07-19 2010-03-09 International Business Machines Corporation Cold plate apparatus and method of fabrication thereof with a controlled heat transfer characteristic between a metallurgically bonded tube and heat sink for facilitating cooling of an electronics component
JP4899406B2 (ja) * 2005-10-12 2012-03-21 日本電気株式会社 フリップチップ型半導体装置
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
KR101013558B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 인터포저 및 이를 이용한 반도체 패키지
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method

Also Published As

Publication number Publication date
US20110171756A1 (en) 2011-07-14
US8227264B2 (en) 2012-07-24
KR20100118935A (ko) 2010-11-08
US20100276796A1 (en) 2010-11-04
KR101242796B1 (ko) 2013-03-12
JP2010263205A (ja) 2010-11-18
US7936060B2 (en) 2011-05-03
CN101877341B (zh) 2013-06-12
CN101877341A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
US7061122B2 (en) Components, methods and assemblies for multi-chip packages
US6900534B2 (en) Direct attach chip scale package
US20090127686A1 (en) Stacking die package structure for semiconductor devices and method of the same
JP4705748B2 (ja) 半導体装置の製造方法
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20060055035A1 (en) Bump structure
US7462939B2 (en) Interposer for compliant interfacial coupling
US20100007017A1 (en) Inter-connecting structure for semiconductor package and method for the same
US20080088004A1 (en) Wafer level package structure with build up layers
US7605020B2 (en) Semiconductor chip package
US7692296B2 (en) Semiconductor device and multilayer substrate therefor
TW200901396A (en) Semiconductor device package having chips
TWI826339B (zh) 2.5d封裝結構及製備方法
TW497238B (en) Semiconductor device
US8035220B2 (en) Semiconductor packaging device
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
TWI817377B (zh) 具有中介結構的半導體裝置及其製備方法
TWI301661B (en) Package substrate and leveling process of substrate pads thereof and chip package and packaging process thereof
KR20090013656A (ko) 빌드업 층들을 가진 웨이퍼 레벨 패키지 구조
KR20080065795A (ko) 반도체 칩과 기판의 접합 방법 및 그 구조
KR20070073366A (ko) 멀티 스택 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141127

R150 Certificate of patent or registration of utility model

Ref document number: 5657908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees