KR20080065795A - 반도체 칩과 기판의 접합 방법 및 그 구조 - Google Patents

반도체 칩과 기판의 접합 방법 및 그 구조 Download PDF

Info

Publication number
KR20080065795A
KR20080065795A KR1020070002899A KR20070002899A KR20080065795A KR 20080065795 A KR20080065795 A KR 20080065795A KR 1020070002899 A KR1020070002899 A KR 1020070002899A KR 20070002899 A KR20070002899 A KR 20070002899A KR 20080065795 A KR20080065795 A KR 20080065795A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
chip
bonded
semiconductor
Prior art date
Application number
KR1020070002899A
Other languages
English (en)
Inventor
박환필
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020070002899A priority Critical patent/KR20080065795A/ko
Publication of KR20080065795A publication Critical patent/KR20080065795A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립 칩 공정에서의 칩과 기판의 접합(Bonding) 방법 및 그 구조에 관한 것이다. 반도체 칩이 탑재될 수 있는 기판과, IC Pad 상에 솔더 범프(Solder Bump)가 형성된 칩을 준비한다. 기판에서 반도체 칩이 탑재되는 위치에 상기 칩의 솔더 범프가 위치하도록 일치시키고, 기판 위에 반도체 칩을 위치시킨다. 기판과 칩을 리플로우(reflow)에 의해 접합하고, 열강화성 수지를 충전하여 경화시킨다. 본 발명은, 종래의 언더필 공정을 제거하여 제품의 높이를 낮추고, 조인트 영역의 본딩 영역을 증가시켜 원가 절감은 물론, 공정진행 및 전체적인 제품의 신뢰성을 높이는 효과를 가진다.
플립 칩, 공정, 솔더 범프, 솔더 페이스트, 테이프

Description

반도체 칩과 기판의 접합 방법 및 그 구조{Method for bonding semiconductor chip to substrate and structure thereof}
도 1은 종래의 반도체 패키지에서 언더필 공정을 하는 과정을 도시한 도면이다.
도 2는 본 발명에서 반도체 칩을 PCB에 탑재하는 과정을 도시한 순서도이다.
도 3은 본 발명에서 반도체 칩을 PCB에 탑재하는 과정을 도시한 도면으로, 도 3의 (a)는 본 발명의 기판을 도시한 도면이며, 도 3의 (b)는 칩이 마운트 되어있는 상태를 도시한 도면이며, 도 3의 (c)는 본 발명의 또 다른 실시예로 이미지 센서 및 칩이 PCB의 전극과 와이어 본딩되어있는 상태를 도시한 도면이다.
<도면의 주요 부분에 관한 부호의 설명>
303 - 솔더 페이스트 306 - 테이프
309 - 솔더 범프 312 - 전극
315 - 반도체 칩 a - 와이어 본딩
본 발명은 플립 칩 공정 방법에 관한 것이다.
반도체 패키지는 칩을 외부 환경으로부터 안전하게 보호해주는 기능이 있을 뿐 아니라 칩이 인쇄회로기판(PCB; Printed Circuit Board)과 전기적으로 원활이 연결되도록 해주는 연결(interconnection) 기능이 있다.
저가격화, 소형화, 고성능화, 고 신뢰성의 추세에 따라, 반도체 패키지는 플립 칩(Flip Chip), CSP(Chip Scale Package), BGA(Ball Grid Array)등과 같은 면배열(area array) 접속기술을 이용한 진보된 형태의 반도체 패키지가 주류를 형성하게 되었다.
도 1은 종래의 반도체 패키지에서 언더필 공정을 하는 과정을 도시한 도면이다.
면배열 접속기술을 이용한 반도체 패키지 중에서, 플립 칩 제조기술은 플라스틱 재질의 인쇄회로기판에서 인쇄회로가 있는 면과, 반도체 칩에서 미세회로가 형성되어있는 면을 서로 마주보도록 부착하는 기술이다. 플립 칩 기술에서 가장 큰 관심은 반도체 칩과 인쇄회로기판 사이의 솔더 접합부의 열 기계적 피로(fatigue) 수명이다. 1980년대 후반까지 플립 칩은 실리콘이나 세라믹 기판에 실장되었고, 반도체 칩의 크기 또한 작았기 때문에 열 기계적 피로는 큰 문제가 되지 않았다. 그러나 1980년대 후반 이후, 반도체 칩의 크기가 비약적으로 증가하고 동시에 반도체 칩의 열팽창 계수인 2.5ppm/℃와는 큰 차이를 보이는 유기기판(FR4) 재질의 인쇄회 로기판(열팽창계수: 16ppm/℃) 및 폴리이미드(열팽창계수: 45ppm/℃) 재질의 기판이 사용되면서 솔더 접합부의 열 기계적 피로 수명은 중요한 문제로 대두되었다.
이러한 솔더 접합부의 열 기계적 피로 수명을 해결하기 위한 나타난 기술이 언터필(underfill) 삽입 기술이다. 이는 에폭시(epoxy)와 같은 접착력이 우수한 고분자 재료에 SiO2 입자를 충진시켜 솔더의 열팽창 계수에 근접한 값을 갖도록 한 후, 이를 반도체 칩과 인쇄회로기판 사이의 틈에 채워 넣는 기술이다.
도 1에 도시된 바와 같이 종래의 언더필 공정을 할 경우에, 솔더 조인트(solder joint)에서의 불량(crack)이 발생되어 전기적으로 오픈 불량이 생겨 공정진행 및 전체적인 제품의 신뢰성이 떨어지는 문제점이 있다.
본 발명은, 언더필 공정 제거에 의한 원가 절감 및 설비 공정을 제거할 수 있다.
본 발명은 기판과, 랜드 상에 범프(Bump)가 형성된 반도체 칩의 접합(Bonding)방법에 있어서, 기판에서 반도체 칩이 탑재되는 위치에 상기 범프가 일치하도록 상기 기판 위에 반도체 칩을 위치시킨다. 기판과 반도체칩을 접합하여 경화시킨다.
기판에는 상기 범프에 대응되는 부위에 솔더 페이스트(solder paste)가 형성 되어 있으며, 그 이외의 소정 부위에 접착용 테이프(tape)가 본딩되어 있고, 반도체칩은 플립칩 타입의 IC이다. 또한, 기판에는 소정의 전기적인 패턴과 다수의 전극이 구비되어 있으며, 적어도 두 개의 반도체 칩을 상기 기판에 적층(Stack)하는 경우에 상기 전극을 와이어 본딩에 의해서 연결하며, 적어도 2개의 반도체 칩을 적층하는 경우의 제 1칩은 플립칩 타입의 IC이다. 이때, 범프(Bump)는 솔더 범프(Solder Bump)인 것이 바람직하다.
또한, 기판과 반도체 칩은 리플로우(reflow)에 의해 접합하고, 접합된 기판과 반도체 칩에 열강화성 수지를 충전하여 경화시킨다.
또한 본 발명의 접합구조는 기판과, 랜드 상에 범프가 형성된 반도체 칩의 접합 구조에 있어서, 기판에서 상기 반도체 칩이 탑재되는 위치에 상기 범프가 일치하도록 반도체 칩을 상기 기판 위에 위치시키고, 상기 기판과 반도체 칩을 접합시켜서 형성된다.
기판에는 범프에 대응되는 부위에 솔더 페이스트(solder paste)가 형성되어 있으며, 그 이외의 소정 부위에 접착용 테이프(tape)가 본딩되어 있고, 반도체칩은 플립칩 타입의 IC이다.
기판에는 소정의 전기적인 패턴과 다수의 전극이 구비되어 있으며, 적어도 두 개의 반도체 칩을 상기 기판에 적층(Stack)하는 경우에 상기 전극을 와이어 본딩에 의해서 연결시키며, 적어도 2개의 반도체 칩을 적층하는 경우의 제 1칩은 플립칩 타입의 IC이다. 이때, 범프(Bump)는 솔더 범프(Solder Bump)인 것이 바람직하다.
또한, 기판과 반도체 칩은 리플로우(reflow)에 의해 접합되며, 접합된 기판과 반도체 칩에 열강화성 수지를 충전하여 경화시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 관하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명에서 반도체 칩을 PCB에 탑재하는 과정을 도시한 순서도이며, 도 3은 본 발명에서 반도체 칩을 PCB에 탑재하는 과정을 도시한 도면으로, 도 3의 (a)는 본 발명의 기판을 도시한 도면이며, 도 3의 (b)는 칩이 마운트 되어있는 상태를 도시한 도면이며, 도 3의 (c)는 본 발명의 또 다른 실시예로 이미지 센서 및 칩이 PCB의 전극과 와이어 본딩되어있는 상태를 도시한 도면이다.
먼저, 반도체 칩이 탑재될 수 있는 기판과 랜드 상에 범프, 예를 들면 솔더 범프(Solder Bump)가 형성된 칩을 준비한다(단계 203).
기판에서 반도체 칩이 탑재되는 위치에 칩의 솔더 범프(309)가 위치하도록 일치시킨다(단계 206). 기판 위에 반도체 칩(315)을 위치시킨다(단계 209).
기판 위에 반도체 칩(315)을 위치한 후에, 솔더 범프(309)가 녹을 수 있는 온도를 갖는 리플로우(reflow) 오븐에 통과시켜 반도체 칩(315)과 기판(인쇄회로기판; PCB)을 서로 연결한다(단계 212). 열강화성 수지를 충전하여 이를 경화시켜(단계 215), 반도체 칩(315)과 기판 사이의 틈새(gap)를 채우게 된다.
이때, 기판은 도 3의 (a)에 도시된 바와 같이 기판에는 솔더 범프에 대응되는 부위에 솔더 페이스트(solder paste)(303)가 형성되어 있으며, 그 이외의 소정 부위에 접착용 테이프(tape)(306)가 본딩되어있으며, 도 3의 (b)와 같이 반도체 칩(315)을 실장하였을 때에 솔더 조인트 이외에 테이프 본딩에 의하여 조인트의 접합력이 강화되어, 조인트 불량이 해소된 것을 볼 수 있다. 또한 솔더 조인트 스탠드 오프(Solder joint stand off)를 낮춤으로써 전체 패키지 높이(Height)를 낮추며, 테이프 본딩에 의하여 핸들링 데미지(Handling Damage)를 최소화하고 공정 신뢰성을 항샹시키는 효과를 기대할 수 있다.
또한, 본 발명은 도 3의 (c)에서와 같이 기판에는 소정의 전기적인 패턴과 다수의 전극(미도시)이 구비되어 있으며, 기판과 반도체 칩의 전극을 와이어 본딩(a)에 의해서 연결한다. 이때에는 기판(PCB; 인쇄회로기판)에 테이프(Tape)가 마운트 되어있는 위치에 테이프 대신에 전극(312)이 본딩되어있는 것이 바람직하다.
이상, 본 발명을 몇가지 예를 들어 설명하였지만, 본 발명은 특정 실시예에 한정되는 것은 아니다. 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자라면 본 발명의 사상에서 벗어나지 않으면서 다양한 수정과 변경을 가할 수 있음을 이해할 것이다.
본 발명은, 언더필 공정 제거에 의한 원가 절감 및 설비 공정을 제거하는 효과를 가진다.
본 발명의 또 다른 효과는 핸들링 데미지(Handling damage)에 의한 플립 칩에서의 조인트 문제를 해결하여, 솔더 영역의 조인트 영역 확대로 인한 조인트 접 합력 강화와, 솔더 조인트 영역 이외의 영역에 테이프 본딩을 함으로써 핸들링 데미지(Handling damage) 최소화 및 공정 신뢰성을 향상시킨 것이다.

Claims (16)

  1. 기판과, 랜드 상에 범프(Bump)가 형성된 반도체 칩의 접합(Bonding)방법에 있어서,
    상기 기판에서 반도체 칩이 탑재되는 위치에 상기 범프가 일치하도록 상기 기판 위에 반도체 칩을 위치시키는 단계;
    상기 기판과 반도체칩을 접합하여 경화시키는 단계;
    를 포함하는 방법.
  2. 제 1항에 있어서,
    상기 기판에는 상기 범프에 대응되는 부위에 솔더 페이스트(solder paste)가 형성되어 있으며, 그 이외의 소정 부위에 접착용 테이프(tape)가 본딩되어 있는 방법.
  3. 제 1항 내지 제 2항 중 어느 한 항에 있어서,
    상기 반도체칩은 플립칩 타입의 IC인 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    상기 기판에는 소정의 전기적인 패턴과 다수의 전극이 구비되어 있으며, 적어도 두 개의 반도체 칩을 상기 기판에 적층(Stack)하는 경우에 상기 전극을 와이 어 본딩에 의해서 연결하는 단계,
    를 더 포함하는 방법.
  5. 제 4항에 있어서,
    상기 적어도 2개의 반도체 칩을 적층하는 경우의 제 1칩은 플립칩 타입의 IC인 것을 특징으로 하는 방법.
  6. 제 1항에 있어서,
    상기 범프(Bump)는 솔더 범프(Solder Bump)인 것을 특징으로 하는 방법.
  7. 제 1항에 있어서,
    상기 기판과 반도체 칩은 리플로우(reflow)에 의해 접합하는 것을 특징으로 하는 방법.
  8. 제 1항에 있어서,
    상기 접합된 기판과 반도체 칩에 열강화성 수지를 충전하여 경화시키는 것을 특징으로 하는 방법.
  9. 기판과, 랜드 상에 범프가 형성된 반도체 칩의 접합 구조에 있어서,
    상기 기판에서 상기 반도체 칩이 탑재되는 위치에 상기 범프가 일치하도록 반도체 칩을 상기 기판 위에 위치시키고, 상기 기판과 반도체 칩을 접합시켜서 형성되는 접합 구조.
  10. 제 9항에 있어서,
    상기 기판에는 상기 범프에 대응되는 부위에 솔더 페이스트(solder paste)가 형성되어 있으며, 그 이외의 소정 부위에 접착용 테이프(tape)가 본딩되어 있는 접합 구조.
  11. 제 9항 내지 제 10항 중 어느 한 항에 있어서,
    상기 반도체칩은 플립칩 타입의 IC인 접합 구조.
  12. 제 9항에 있어서,
    상기 기판에는 소정의 전기적인 패턴과 다수의 전극이 구비되어 있으며, 적어도 두 개의 반도체 칩을 상기 기판에 적층(Stack)하는 경우에 상기 전극을 와이어 본딩에 의해서 연결시키는 접합 구조.
  13. 제 12항에 있어서,
    상기 적어도 2개의 반도체 칩을 적층하는 경우의 제 1칩은 플립칩 타입의 IC인 접합 구조.
  14. 제 9항에 있어서,
    상기 범프(Bump)는 솔더 범프(Solder Bump)인 접합 구조.
  15. 제 9항에 있어서,
    상기 기판과 반도체 칩은 리플로우(reflow)에 의해 접합되는 접합 구조.
  16. 제 9항에 있어서,
    상기 접합된 기판과 반도체 칩에 열강화성 수지를 충전하여 경화시키는 접합 구조.
KR1020070002899A 2007-01-10 2007-01-10 반도체 칩과 기판의 접합 방법 및 그 구조 KR20080065795A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070002899A KR20080065795A (ko) 2007-01-10 2007-01-10 반도체 칩과 기판의 접합 방법 및 그 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070002899A KR20080065795A (ko) 2007-01-10 2007-01-10 반도체 칩과 기판의 접합 방법 및 그 구조

Publications (1)

Publication Number Publication Date
KR20080065795A true KR20080065795A (ko) 2008-07-15

Family

ID=39816473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070002899A KR20080065795A (ko) 2007-01-10 2007-01-10 반도체 칩과 기판의 접합 방법 및 그 구조

Country Status (1)

Country Link
KR (1) KR20080065795A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373574B2 (en) 2012-07-05 2016-06-21 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373574B2 (en) 2012-07-05 2016-06-21 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same

Similar Documents

Publication Publication Date Title
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
US8826527B2 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP5250524B2 (ja) 半導体装置及びその製造方法
US7148560B2 (en) IC chip package structure and underfill process
JP2023165871A (ja) 電子部品装置の製造方法及び電子部品装置
US20100261311A1 (en) Method of manufacturing a semiconductor device
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP2010263192A (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
KR20020065045A (ko) 확장 패드들을 포함하는 반도체 칩 패키지
JP2010010301A (ja) 半導体装置及びその製造方法
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
KR20130129100A (ko) 반도체 장치 및 그 제조 방법
TWI741207B (zh) 半導體裝置
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
US20060175702A1 (en) Ball grid array package
JP2008277457A (ja) 積層型半導体装置および実装体
KR20080065795A (ko) 반도체 칩과 기판의 접합 방법 및 그 구조
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2013062472A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application