CN100477180C - 中继基板及多层印刷电路板 - Google Patents

中继基板及多层印刷电路板 Download PDF

Info

Publication number
CN100477180C
CN100477180C CN 200480010563 CN200480010563A CN100477180C CN 100477180 C CN100477180 C CN 100477180C CN 200480010563 CN200480010563 CN 200480010563 CN 200480010563 A CN200480010563 A CN 200480010563A CN 100477180 C CN100477180 C CN 100477180C
Authority
CN
China
Prior art keywords
substrate
relaying substrate
hole
thickness
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200480010563
Other languages
English (en)
Other versions
CN1777989A (zh
Inventor
苅谷隆
古谷俊树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN1777989A publication Critical patent/CN1777989A/zh
Application granted granted Critical
Publication of CN100477180C publication Critical patent/CN100477180C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供可防止在封装基板中所搭载IC芯片，发生布线图案断线的中继基板。通过将中继基板(70)介于封装基板(10)与IC芯片(110)之间，便可吸收因热膨胀较大的多层印刷电路板(10)与热膨胀较小的IC芯片(110)之间的热膨胀率差所产生的应力。特别是构成中继基板(70)的绝缘性基板(80)，通过采用杨氏模量55～440GPa的材料，便可在中继基板(70)内吸收应力。

Description

中继基板及多层印刷电路板
技术领域
本发明涉及一种中继基板及多层印刷电路板，特别涉及一种设在由树脂所构成的封装基板、与由陶瓷所构成IC芯片之间的中继基板、及具备连接IC芯片用的中继基板的多层印刷电路板。
背景技术
为将精细间距IC芯片连接于子板等外部基板，采用封装基板。封装基板的材料采用陶瓷或树脂。在此，陶瓷封装基板因为采用经烧成所形成金属化布线，因而陶瓷的电阻值将变高，此外，陶瓷的介电常数较高，较难搭载高频、高性能的IC。另外，树脂制封装基板因为采用由电镀所形成的铜布线，因而可将降低布线电阻，树脂的介电常数较低低，相对较容易搭载高频、高性能的IC。
在此，相关封装基板与IC芯片之间夹设中继基板的技术有如专利文献1～专利文献4。
【专利文献1】
日本特开2001-102479号公报
【专利文献2】
日本特开2002-373962号公报
【专利文献3】
日本特开2002-261204号公报
【专利文献4】
日本特开2000-332168号公报
发明内容
IC的频率若超过3GHz，将发生IC布线层树脂未被低介电常数化，而发生错误动作的情况。为了低介电化，而采用使布线层树脂中含有气泡的措施。若含有气泡，树脂将变脆弱。若搭载此种由较脆弱树脂形成布线层的IC，则将因安装基板时等的热应力，而在IC树脂层中产生龟裂、断线。
本发明是为解决上述课题而构思的，其目的在于提供一种可防止因热膨胀、热收缩而发生的龟裂，且可稳定地将电供应给IC芯片等电子零件的中继基板、及具备中继基板的多层印刷电路板。
发明人为了对实现上述目的而进行了深入钻研，其结果，获得了将由树脂所构成的封装基板与由陶瓷所构成IC芯片之间夹设着电连接的中继基板。
构成上述中继基板的绝缘性基材其杨氏模量55～440GPa，且其厚度最好为下述关系。
封装基板厚度×0.05≤绝缘性基材厚度≤封装基板厚度×1.5，而且最好封装基板厚度×0.1≤绝缘性基材厚度≤封装基板厚度×1.0。其中，所谓「封装基板」是指在后述芯基板的单面或双面上层叠着层间绝缘层与导体电路的树脂制封装基板。
本发明人进行半导体装置基板安装时的热应力解析(3D条带模拟：中继基板、中继基板的通孔导体、IC芯片、封装基板、将中继基板与IC芯片、或将中继基板与封装基板接合的焊锡等各构成材料设为相同，并输入它们的杨氏模量、泊松比(Poisson′sratio)、热膨胀是数、厚度并实施计算)，结果若构成中继基板的绝缘性基材之杨氏模量在上述范围内的话，则IC芯片、中继基板、及树脂制封装基板相对于温度变化的各变形量，便具有IC≤中继基板＜＜封装基板的关系。即，通过在IC与树脂制封装基板间夹设着具有上述范围杨氏模量的中继基板，即便在树脂制封装变形量相对于IC变形量较大，因为中继基板仍不易发生变形情况，所以因IC与树脂制封装的热膨胀差所引起的热应力，将不易传递于IC的树脂层。所以，对于防止IC树脂的破坏，在IC与封装基板间夹设着高杨氏模量中继基板是属有效的方法。
构成中继基板的绝缘性基材的杨氏模量若低于55GPa，则因为杨氏模量偏低，因而即便在封装基板与IC芯片之间夹设着中继基板，中继基板的变形量将变大，应力将到达IC布线层的树脂。反之，若超过440GPa，应力将集中于中继基板与封装基板间的焊锡凸块，而在此处产生龟裂、断线。
中继基板是利用笔直的通孔导体将IC的外部电极与树脂制封装基板的连接焊盘电连接的构造。通孔导体是由杨氏模量比构成中继基板的绝缘性基材低的导电性物质形成的。所以，构成中继基板的绝缘性基材，在IC正下方部位与IC正下方以外的部分处杨氏模量与热膨胀是数不同。所以，以IC周边正下方部位为起点，构成中继基板的绝缘性基材将容易发生翘曲情况。因为此翘曲量亦依存于厚度，因此即便构成中继基板的绝缘性基材的杨氏模量在55～440GPa范围内，若构成中继基板的绝缘性基材厚度低于树脂制封装基板厚度×0.05的话，因为此厚度较薄，因此变形量与翘曲量将变大。结果，IC便将承受朝外方向拉的力或弯曲的力，而在IC布线层的树脂中产生龟裂、断线情况。
若构成中继基板的绝缘性基材杨氏模量在55～440GPa范围内，且厚度≥树脂制封装基板厚度×0.05的话，因为具有厚度，因此构成中继基板的绝缘性基材之刚性将增加。所以，因构成中继基板的绝缘性基材的IC正下方部位、与该正下方部位以外的部位的物性不同，所发生的变形与翘曲将变少。故，因为IC与中继基板一起发生变形或翘曲的量变小，因而在IC布线层的树脂中不会产生龟裂、断线。
构成中继基板的绝缘材料厚度最好是≥封装基板芯厚度×0.08。此乃因为封装基板以芯基板为主体，因而封装基板的变形乃依存于芯基板的缘故所致。
另一方面，中继基板厚度若超过封装基板厚度×1.5，中继基板将不翘曲。所以，因IC与中继基板间的热膨胀是数差所引起的应力，在Z方向上下缓和而集中于X-Y方向(在此，X-Y方向是指平行于中继基板表面的方向)，导致IC布线层的树脂中产生龟裂、断线。此外，因为半导体装置整体变厚，因而将无法满足薄型化的要求。其他理由则因为若绝缘性基材变厚，较难形成小直径贯通孔，因而不适于精细化。
构成中继基板的绝缘性基材的材料，只要杨氏模量为55～440GPa便可，其余并无特别限制，可举出例如：硼硅酸耐热玻璃、SF2玻璃、BK7玻璃、MGF2玻璃等玻璃基板；或使锆、氮化铝、氮化硅、碳化硅、氧化铝、富铝红柱石、堇青石、块滑石、LTCC基板(低温烧结陶瓷基板)、镁橄榄石等陶瓷基板或烯烃树脂、环氧树脂、聚酰亚胺树脂、苯酚树脂、BT树脂等热固化性树脂浸渗于玻璃纤维布等芯材中的基板；或更进一步分散有玻璃填料、氧化铝、锆等无机填料的基板。
其中，中继基板的起始材料最好采用经烧结完成的陶瓷基板或玻璃基板。在形成贯通孔后，因为无会引起收缩或尺寸变化的高温处理，因而可提高贯通孔的位置精度。此外，若含有硼硅酸耐热玻璃、富铝红柱石、堇青石、块滑石、镁橄榄石等玻璃成分的陶瓷基板使用于中继基板，则因为介电常数较低，因此有利于传输高速信号。
在IC等电子零件与中继基板间、中继基板与封装间的接合部所使用的焊锡材料，并无特别的限制，可举例如：Sn/Pb、Sn/Ag、Sn、Sn/Cu、Sn/Sb、Sn/In/Ag、Sn/Bi、Sn/In、膏、银膏、导电性树脂等。
构成中继基板的绝缘性基材大小最好具下述关系。
俯视时，中继基板上所搭载电子零件的面积≤构成中继基板的绝缘性基材面积≤封装基板面积×1，最好电子零件的面积×1.2≤构成中继基板的绝缘性基材面积≤封装基板面积×0.8。
此乃因为若构成中继基板的绝缘性基材面积少于电子零件投影面积，便无法将电子零件搭载于中继基板上的缘故所致。若构成中继基板的绝缘性基材面积≥电子零件投影面积×1.2的话，因为在中继基板与电子零件之间将可出现高度差，因此便可能在中间填充模制树脂。因为树脂亦可缓和应力，因此将更进一步延长接合部与电子零件耐热冲击的寿命。若构成中继基板的绝缘性基材面积≤封装基板投影面积的0.8倍，因为在中继基板与封装本体之间亦可出现高度差，因而亦可在其间填充入模制树脂。因为在二者之间填充着模制树脂，因而便可提升半导体装置整体耐热冲击的可靠性。所以，构成中继基板的绝缘性基材大小，若超过封装基板的投影面积，因为整体基板将变大，因而无法满足小型化的要求。若中继基板变大，则因为随温度变化的变形量将增加，因此IC的绝缘层较容易遭受破坏。
构成上述中继基板的绝缘性基材其杨氏模量55～440GPa，且厚度为封装基板厚度的0.05倍～1.5倍，并具有形成有电连接表背面的通孔导体的贯通孔，连接于IC电源、接地端子的贯通孔配置，最好为格子状或交错状。间距最好为60～250μm。尤以≤180μm为佳。
贯通孔可由导电性物质填充，亦可利用电镀等覆盖贯通孔，并在未填充部分处填充着绝缘剂或导电性物质的构造。贯通孔中所填充的导电性物质并无特别限制，但是最好填充着导电性膏、金属膏，例如铜、金、银、镍等单一金属、或由二种以上所构成的金属。此与导电性膏相比，因为电阻较低，因而对IC的电源供应将较顺畅，将降低散热量的缘故所致。其他理由则因为贯通孔内用金属完全填充着，因此利用金属的塑性变形将可吸收应力的缘故所致。
因为若构成中继基板的绝缘性基材的贯通孔配置为格子状或交错状，贯通孔间之间距≤250μm，则因为相邻贯通孔间的距离将变小，因此电感将减少，对IC的电源供给将变为顺畅。连接于IC电源端子的通孔导体，最好在相邻接位置配置着与IC接地端子连接的通孔导体。此外，连接于IC接地端子的通孔导体，最好在相邻位置配置着与IC电源端子相连接的通孔导体。贯通孔间间距最好≤250μm的其他理由，是若欲将贯通孔间距窄间距化的话，贯通孔径便将缩小。若贯通孔径变小的话，贯通孔中所填充导电性物质的直径便将变小。依此的话，因为导电性物质因所发生的应力而容易变形，因此即便是导电性物质仍可缓和应力。此直径最好在30～150μm。若低于30μm，贯通孔内的导电性物质强度将消失，导致导电性物质遭受疲劳破坏。反之，若超过150μm，因为温度变化时的导电性物质与绝缘性基板间的膨胀、收缩量差变大，因此导电性物质或绝缘性基板将遭疲劳破坏。若贯通孔径≤125μm，将与I C的电源端子、接地端子相连接的贯通孔配置形成为交错状或格子状是有效的。理由是因为导体电阻提高，因而与IC电源、接地端子相连接的贯通孔中，将有较多的发热量。若将贯通孔配置成格子状或交错状，这些贯通孔被均匀配置。所以，使用时的中继基板温度分布相同，因此并无应力集中于特定地方，因而IC芯片的绝缘层不会遭致破损。此外，因为均匀地形成贯通孔，因而IC芯片正下方的绝缘性基材物性(热膨胀是数、杨氏模量等)将一样。
绝缘性基材的贯通孔截面形状最好是至少1端面的开口直径大于或等于贯通孔中心的孔径。此外，1端面的开口径/贯通孔最小孔径的关系最好为1.02～5.0。若低于1的话，在贯通孔内将未填充导电性物质，颇难进行填充。若在≥1.02的话，因为贯通孔端面的开口直径比其他贯通孔部分大，因此可轻易地实施导电性物质的填充。结果，在导电物质内不易发生孔隙。因为不易发生孔隙，因此整体导体的导通电阻较低，且在孔隙附近不易发生焦耳热，因而对IC的电源供应便顺畅，并在超过3GHz的高频区域领域中并无错误动作出现。此外，因为贯通孔形状呈现锥状，因此所产生的应力将沿通孔形状到达接合部。因而亦具有应力非直线到达接合部而是将应力分散的效果。就从此点看，中继基板至少1端面的开口直径，大于贯通孔中心部孔径的情况较为有利。此外，两端面的开口直径最好大于中心部开口直径。另一方面，若1端面的开口直径/贯通孔最小直径超过5的话，焊盘的直径将变大、或中心部开口直径将变小。前者的情况，并无法适于精细化，且中继基板将变大。因为尺寸若变大的话，应力因此将变大，IC绝缘层将容易遭受破坏。后者的情况时，最小径部分处的导电性物质将容易断线。其中一端面的开口直径较大于贯通孔中心部孔径，例如从笔直开口之时起，减少激光射击数的话便可。此外，从贯通孔中心部将两端面开口直径变大方面，可从双面用如激光、喷射激光等进行开口。
附图说明
图1是本发明实施例1的树脂制封装基板剖面图。
图2是在图1所示树脂制封装基板上安装着中继基板的状态的剖面图。
图3是在图2所示树脂制封装基板上搭载IC芯片，并安装有子板状态的剖面图。
图4是图3所示IC芯片、中继基板、树脂制封装基板的俯视图。
图5是图5(A)是实施例1的中继基板俯视图，第5(B)图是实施例1的另一例的中继基板俯视图。
图6(A)至图6(E)是实施例1的中继基板的制造步骤图。
图7(A)至图7(E)是实施例7的中继基板的制造步骤图。
图8(A)至图8(D)是实施例7的中继基板的制造步骤图。
图9(A)至图9(D)是实施例22的中继基板的制造步骤图。
图10(A)至图10(D)是实施例41的中继基板的制造步骤图。
图11(A)至图11(B)是实施例41的中继基板的制造步骤图。
图12是热循环试验结果的图表。
图13是热循环试验结果的图表。
图14是热循环试验结果的图表。
图15是施加IC布线层树脂的应力的图表。
图16中图16(A)是绝缘性基材(中继基板)示意图，图16(B)是绝缘性基材(中继基板)的IC正下方与其以外部分的杨氏模量的图表。
具体实施方式
[实施例]
1.树脂制封装基板
针对树脂制封装基板10的构造，参照实施例1的树脂封装基板10剖面图的图1进行说明。树脂制封装基板10，采用多层芯基板30。在多层芯基板30表面侧形成导体电路34、导体层34P，在背面上则形成导体电路34、导体层34E。上侧的导体层34P形成为电源用平面层，下侧的导体层34E则形成为接地用平面层。而且，在多层芯基板30内部的上面侧则形成内层导体层16E，在下面侧则形成导体层16P。上侧的导体层16E形成为接地用平面层，下侧的导体层16P形成为电源用平面层。电源用平面层34P与平面层16P利用电源用通孔36P相连接。接地用平面层34E与平面层16E利用接地用通孔36E相连接。多层芯基板30上下的信号连接利用信号用通孔36S进行。平面层可为单侧仅配置单层，亦可配置2层或2层以上。最好形成2层～4层。因为4层或4层以上并未确认到电气特性的提高，因此即便在此以上的多层，效果仍与4层为同等程度。特别是形成2层，因为从多层芯基板的刚性整合方面看，基板延伸率一致，因而不易发生翘曲情况。在多层芯基板30中央处收容着电隔绝的金属板12(该金属板12是由殷钢(invar)、42合金等低热膨胀是数金属所构成，具有当作芯材的作用，并未与通孔或层间导通用孔等接。主要是降低基板的热膨胀是数，提升对翘曲的刚性。此配置可配置于整体基板，亦可在所搭载IC周边下配置成框状。)。在该金属板12中，隔着绝缘树脂层14在上表面侧形成内层导体层16E，在下表面侧形成导体层16P，另外，隔着绝缘树脂层18在上表面侧形成导体电路34、导体层34P，在下表面上则形成导体电路34、导体层34E。
在多层芯基板30的表面导体层34P、34E上配设已形成夹层洞44与导体电路42的层间树脂绝缘层40，以及已形成有夹层洞54与导体电路52的层间树脂绝缘层50。在该层间导通用孔54与导体电路52上层形成阻焊层60，隔着该阻焊层60的开口部62，在上表面侧的层间导通用孔54与导体电路52上形成信号用凸块64S、电源用凸块64P、接地用凸块64E。同样，在下表面侧的层间导通用孔54与导体电路52上形成信号用外部端子66S、电源用外部端子66P、接地用外部端子66E。
通孔36E、36P、36S是形成在芯基板30中所形成通孔的导体层，并在此空隙内填充着绝缘树脂17而形成。除此之外，亦可利用导电性膏或电镀等将通孔内部完全埋藏。
在此，芯基板30表层的导体层34P、34E的厚度为5～35μm，内层的导体层16P、16E的厚度为5～250μm，层间树脂绝缘层40上的导体电路42、与层间树脂绝缘层50上的导体电路52的厚度为5～25μm。
本实施例中所使用的树脂制封装基板将芯基板30表层的电源层(导体层)34P、导体层34、内层电源层(导体层)16P、导体层16E、及金属板12增厚。借此增加芯基板的强度。所以，即便将芯基板本身变薄，仍可利用基板本身缓和翘曲或所发生的应力。
再者，通过将导体层34P、34E、导体层16P、16E增厚，可增加导体本身的体积。通过此体积的增加，便可降低导体的电阻。
图2是表示树脂制封装基板10上安装中继基板70状态的剖面图，图3是表示在中继基板70上安装着IC芯片110，并将树脂制封装基板10安装于子板(daughter board)120上的状态的剖面图。中继基板70是通过在绝缘性基材80的贯通孔81中填充着导电性物质84所构成的层间导通用孔72上表面上配置着焊盘74、在下表面上配置电源用焊盘76P、信号用焊盘76S、接地用焊盘76E而构成的。在树脂制封装基板10与中继基板70之间填充着树脂制填底胶(underfill)68。中继基板70上面侧的焊盘74隔着焊锡114连接着IC芯片110的焊盘112。在中继基板70与IC芯片110之间填充着树脂制填底胶69。
在树脂制封装基板10上表面侧的信号用凸块64S、电源用凸块64P、接地用凸块64E上连接着中继基板70的信号用焊盘76S、电源用焊盘76P、接地用焊盘76E。另一方面，树脂制封装基板10下侧的信号用外部端子66S、电源用外部端子66P、接地用外部端子66E上连接子板120的信号用焊盘122S、电源用焊盘122P、接地用焊盘122E。此情况下的外部端子是指PGA、BGA、焊锡凸块等。
实施例1的树脂制封装基板10通过将导体层34P、16P当作电源层使用，便可提升对IC芯片110的电源供应能力。所以，当在该封装基板10上安装了IC芯片110之时，便可降低至IC芯片110～基板10～子板120侧电源为止的回路电感。故，因为初期动作时的电源不足情况变小，因而较难引起电源不足，因此，即便安装上高频领域IC芯片，亦不会引起初期启动时的错误动作或错误等。此外，通过将导体层34E、16E用作接地层，从而不使噪声叠加到IC芯片的信号、电力供应上，可防止错误动作或错误情况的发生。另外，通过安装未图示的电容器，可辅助使用电容器内所储存的电源，因而不易引起电源不足。
图4是表示图3所示IC芯片110、中继基板70、树脂制封装基板10的俯视图。树脂制封装基板的外形尺寸为40mm×40mm，厚度为1.0mm。另外，芯基板厚度为0.8mm。构成中继基板的绝缘性基材70外观尺寸为28m×28m，厚度为100μm、IC芯片110外观尺寸为20mm×20mm。
图5(A)是表示中继基板70的局部俯视例。在此，图示着连接于IC电源端子、接地端子上的部分贯通孔。中继基板的焊盘74(贯通孔81)配置成格子状，间距P1是例如设定为175μm。图5(B)是表示另一例的中继基板是俯视图。中继基板的焊盘74(贯通孔81)配置成交错状，间距P2例如设定为120μm。+是与IC电源端子相连接的贯通孔，-是与IC接地端子连接的贯通孔。
在实施例1中，为将IC芯片110与封装基板10进行接合而夹设着中继基板70，因而应力便分散于IC芯片110与中继基板70间的接合部(焊锡114)、及中继基板110与封装基板10间的接合部(信号用凸块64S、电源用凸块64P、接地用凸块64E)的2个地方。所以，更进一步，通过夹设着杨氏模量＝55GPa，且封装基板厚度×0.05的中继基板70，便可使因陶瓷制IC芯片110与树脂制封装基板10间的热膨胀差所产生的应力由中继基板70所承受，使应力不致传递至IC芯片110布线层的树脂。结果，便在IC芯片布线层的树脂中不产生龟裂、断线。
2.中继基板的制作
[实施例1]杨氏模量＝55GPa、外观尺寸＝32mm×32mm、中继基板厚度＝50μm
参照图6对实施例1的中继基板之制造步骤进行说明。
(1)将双酚A型环氧树脂100重量份、咪唑型固化剂5重量份、及氧化铝填料60重量份进行混合，将该树脂浸渗玻璃纤维布中之后，经干燥，再将B平台的预浸体80、与铜箔78进行层叠，经加热加压而所获得经硬化过的单面覆铜层压板80A，用作起始材料(图6(A))。此绝缘性基材80厚度为50μm，铜箔78厚度为12μm。构成此中继基板的绝缘性基板的杨氏模量是根据JIS，利用3点弯曲法进行测定，结果为55GPa。另外，在杨氏模量测定中采用1mm厚的绝缘性基材。
(2)接着，从绝缘材侧，利用表1条件，施行二氧化碳气体激光照射，形成贯穿绝缘性基材80并到达铜箔78的层间导通用孔形成用开口81，再用紫外线激光照射此开口81内而施行去胶渣(Desmear)处理(图6(B))。在此实施例1中，为了形成层间导通用孔形成用开口，采用三菱电机制高峰值短脉冲振荡型二氧化碳气体激光加工机，对基材厚50μm玻璃布环氧树脂基材，利用遮模图像法，从绝缘材侧施行激光束照射，并依100孔/秒的速度，形成125μm层间导通用孔形成用开口。此配置是在IC外部电极上依1∶1对应的位置形成180μm间距。另外，IC电源、接地用端子为格子状。形成层间导通用孔后，再施行去胶渣处理。去胶渣处理用之使用YAG第3高谐波的紫外线激光照射装置，使用三菱电机公司制GT605LDX，此去胶渣处理的激光照射条件是发送频率5KHz，脉冲能量0.8mJ，射击数10。
【表1】
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   7射击
(3)对经完成去胶渣处理的基板，在利用PET薄膜85保护铜箔之后，以铜箔78为电镀引线，并利用下述电镀液与条件，施行电镀铜处理，在开口81上端仅残留些微间隙，并在此开口81内填充着电镀铜84而形成层间导通用孔72(图6(C))。
〔电解电镀液〕
硫酸2.24mol/l
硫酸铜0.26mol/l
添加剂19.5ml/l(アトテツクジヤパン公司制、カパラシドGL)
〔电解电镀条件〕
电流密度6.5A/dm2
时间30分钟
温度22±2℃
(4)更进一步，在镀铜84上，浸渍由氯化镍30g/l、次磷酸钠10g/l、及柠檬酸钠10g/l所构成pH＝5的无电镀镍液中20分钟，而形成5μm的镀镍层86。然后，将此基板，在由氰化金钾2g/l、氯化铵75g/l、柠檬酸钠50g/l、及次磷酸钠10g/l所构成无电镀金液中，于93℃条件下浸渍23秒钟，而在镀镍层上形成厚度0.03μm的镀金层87。经施行镀金87之后，再于下述电镀液与条件之下，于镀金层87上析出30μm的镀锡88，而形成焊盘74(第6图(D))。亦可未形成镀锡88。
〔电解电镀液〕
硫酸105ml/l
硫酸锡30g/l
添加剂40ml/l
〔电解电镀条件〕
电流密度5A/dm2
时间45分钟
温度22±2℃
(5)然后，将铜箔78上的PET薄膜85剥离，并在铜箔78上贴附着干膜，经曝光显影后，再利用碱蚀刻液对铜箔78施行蚀刻处理，而形成焊盘76P、76S、76E。
(6)最后，施行外观加工而成为32mm×32mm，而形成中继基板。
[实施例2]杨氏模量＝55GPa、外形尺寸＝32mm×32mm、中继基板厚度＝64μm
实施例2的中继基板，在实施例1中，将起始材料的基板厚度设为64μm。因此，形成贯通孔的激光条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间配合基板厚度而变更。除此之外均如同实施例1。
【表2】
「激光条件」
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   9射击
[实施例3]杨氏模量＝55GPa、外形尺寸＝32mm×32mm、中继基板厚度＝100μm
实施例3的中继基板，在实施例1中，将起始材料的基板厚度设为100μm。因此，形成贯通孔的激光条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例1。
【表3】
「激光条件」
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   14射击
[实施例4]杨氏模量＝55GPa、外形尺寸＝32mm×32mm、中继基板厚度＝400μm
实施例4的中继基板，在实施例1中，将起始材料的基板厚度设为400μm。因此，形成贯通孔的激光条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例1。
【表4】
「激光条件」
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   60射击
[实施例5]杨氏模量＝55GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1000μm
实施例5的中继基板，在实施例1中，将起始材料的基板厚度设为1000μm。因此，形成贯通孔的激光条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例1。
【表5】
「激光条件」
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   150射击
[实施例6]杨氏模量＝55GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1500μm
实施例6的中继基板，在实施例1中，将起始材料的基板厚度设为1500μm。因此，形成贯通孔的激光条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例1。
【表6】
「激光条件」
  掩模直径   φ1.4mm
  脉冲能量   2.0mj/脉冲
  射击数   230射击
[实施例7]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝50μm
参照图7与图8对实施例7的中继基板的制造方法进行说明。
(1)以32mm×32mm×厚度50μm的经烧成完成的锆基板(日本精陶公司制)80B为起始材料(图7(A))。此绝缘性基板的杨氏模量，依照JIS用3点弯曲法，经测定结果为200GPa。另外，杨氏模量测定中采用1mm厚的绝缘性基材。在此基板80B的一面上贴附着氨酯是光阻79，并利用普通的照相法，在IC外部电极所对应的位置处形成125μm直径的开口部81a(图7(B))。
(2)接着，从形成光阻79的一侧，采用新东ブレ-タ一公司制喷砂装置，依下述条件施行喷砂处理，而形成125μm之层间导通用孔形成用开口81。此配置是在I C外部电极上，于依1∶1所对应的位置处形成180μm间距(图7(C))。另外，IC电源与接地端子呈格子状配置。然后，将光阻79剥离。
【表7】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   7
(3)在已形成层间导通用孔形成用开口81的基板全部表面上，首先利用溅镀形成0.1μm铬被覆膜，接着，在此铬被覆膜上蒸镀0.14μm镍被覆膜(将铬被覆膜与镍被覆膜表示为“被覆膜82”)(图7(D))。
(4)其次，在下述组成的无电解电镀铜水溶液中，浸渍基板，而在镍被覆膜上形成厚度0.6～3.0μm的无电解电镀铜膜83(图7(E))。
〔无电解电镀水溶液〕
200mol/l硫酸铜
0.800mol/lEDTA
0.030mol/lHCHO
0.50mol/lNaOH
100mol/lα，α-二吡啶基
100mg/l聚乙二醇(PEG)0.10g/l
〔无电解电镀条件〕
在34℃的液温度中40分钟
(4)其次，在无电解电镀铜膜83上，采用在贯通孔81内优先析出的电镀液与电镀条件，在贯通孔81内的填充中与基材80B表面上，形成电镀铜84(图8(A))。
〔电解电镀液〕
硫酸150g/l
硫酸铜160g/l
添加剂19.5ml/l
〔电解电镀条件〕
电流密度6.5A/dm2
时间80分钟
温度22±2℃
搅拌喷流搅拌
(5)然后，将基板80B的一面利用PET薄膜85保护，并仅对另一面施行研磨直到基材80B表面裸露出为止(图8(B))。
(6)然后，在贯通孔81的镀铜84上，施行镍86(5μm)、镀金87(0.03μm)之后，以另一面的铜为导线，使镀锡(如同实施例1的条件)88析出30μm的厚度，而形成焊盘74(图8(C))。亦可不形成镀锡88。
(7)然后，剥离PET薄膜85，在PET薄膜85下的电镀铜84上贴附着干膜，经曝光显影后，利用碱蚀刻液对电镀铜层与无电解电镀铜层进行蚀刻处理，而形成焊盘76P、76S、76E(图8(D))。
[实施例8]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝64μm
实施例8的中继基板，在实施例7中，将起始材料的基板厚度设为64μm。因此，形成贯通孔的喷砂条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表8】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   9
[实施例9]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝100μm
实施例9的中继基板，在实施例7中，将起始材料的基板厚度设为100μm。因此，形成贯通孔的喷砂条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表9】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   14
[实施例10]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝400μm
实施例10的中继基板，在实施例7中，将起始材料的基板厚度设为400μm。因此，形成贯通孔的喷砂条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表10】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   60
[实施例11]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1000μm
实施例11的中继基板，在实施例7中，将起始材料的基板厚度设为1000μm。因此，形成贯通孔的喷砂条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表11】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   150
[实施例12]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1500μm
实施例12的中继基板，在实施例7中，将起始材料的基板厚度设为1500μm。因此，形成贯通孔的喷砂条件便变更为下表所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表12】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   230
[实施例13]杨氏模量＝440GPa、外形尺寸＝32mm×32mm、中继基板厚度＝50μm
首先针对实施例13之起始材料的制法进行说明。
(a)在平均粒径0.3μm的SiC粉末1kg中，混合丙烯酸是粘结剂220g、烧结助剂的B4C(40g)、及醇是溶剂400ml。通过用球磨机将此混合物混合均匀，而制成高粘度原料浆料。
(b)其次，依照刮浆刀法，由原料浆料形成胚薄片(52～57μm)。
(c)其次，将胚薄片进行脱脂之后，在2100℃、压力18MPa下施行热压处理，而完成真正烧结。借此便获得中继基板的起始材料。此绝缘性基材是厚度50μm且尺寸32×32mm。亦可于烧成后，再用研磨调整绝缘性基板的厚度。另外，在(b)中制作1.05～1.15mm厚的胚薄片，并施行(c)的处理，而形成杨氏模量测定用样品。依照JIS并利用3点弯曲法测定此样品的杨氏模量，结果为440GPa。
(1)实施例13的中继基板，在实施例7中，将起始材料改为之前(c)所获得外形尺寸＝32mm×32mm、厚度50μm之经烧成完成的SIC基板。除此之外，其余均如同实施例7。
[实施例14]杨氏模量＝440GPa、外形尺寸＝32mm×32mm、中继基板厚度＝64μm
(1)起始材料的制作
将实施例13(b的胚薄片厚度改为67～72μm，然后，施行(c)步骤，获得64μm厚的SiC基板。
(2)中继基板的制作
在实施例8中，将起始材料改为先前(1)所制成者。除此之外其余均如同实施例8。
[实施例15]杨氏模量＝440GPa、外形尺寸＝32mm×32mm、中继基板厚度＝100μm
(1)起始材料的制作
将实施例13(b)的胚薄片厚度变更为103～113μm，然后施行(c)步骤而获得100μm厚度的SiC基板。
(2)中继基板的制作
在实施例9中，将起始材料改为先前(1)所制成者。除此之外其余均如同实施例9。
[实施例16]杨氏模量＝440GPa、外观尺寸＝32mm×32mm、中继基板厚度＝400μm
(1)起始材料的制作
将实施例13(b)的胚薄片厚度改为415～450μm，然后，施行(c)步骤，获得400μm厚的SiC基板。
(2)中继基板的制作
在实施例10中，将起始材料改为先前(1)所制成者。除此之外其余均如同实施例10。
[实施例17]杨氏模量＝440GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1000μm
(1)起始材料的制作
将实施例13(b)的胚薄片厚度改为1030～1150μm，然后，施行(c)步骤，获得1000μm厚的SiC基板。
(2)中继基板的制作
在实施例11中，将起始材料改为先前(1)所制成者。除此之外其余均如同实施例11。
[实施例18]杨氏模量＝440GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1500μm
(1)起始材料的制作
将实施例13(b)的胚薄片厚度改为1550～1700μm，然后，施行(c)步骤，获得1500μm厚的SiC基板。
(2)中继基板的制作
在实施例12中，将起始材料改为先前(1)所制成者。除此之外其余均如同实施例12。
[实施例19]杨氏模量＝200GPa、外形尺寸＝24mm×24mm、中继基板厚度＝100μm
实施例19的中继基板，在实施例9中，除外形尺寸改为24mm×24mm之外，其余均如同实施例9。
[实施例20]杨氏模量＝200GPa、外形尺寸＝20mm×20mm、中继基板厚度＝100μm
实施例20的中继基板，在实施例9中，除外形尺寸改为20mm×20mm之外，其余均如同实施例9。
[实施例21]杨氏模量＝200GPa、外形尺寸＝40mm×40mm、中继基板厚度＝100μm
实施例21的中继基板，在实施例9中，除外形尺寸改为40mm×40mm之外，其余均如同实施例9。
[实施例22]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝400μm
(1)在平均粒子直径1.4μm的ALN粉末(トクヤマ公司制)1kg中，混合丙烯酸是粘结剂220g、烧结助剂的Y2O3(50g)、及醇是溶剂400ml。用球磨机将此混合物进行均匀混合，而制成高粘度原料浆料。
(2)其次，依照刮浆刀法，由原料浆料成形胚薄片80γ(410～460μm)(参照图9(A))。
(3)在胚薄片80γ中，通过施行冲孔加工、或激光加工、或钻孔加工，而在IC外部电极所对应的位置处，依1∶1形成贯通孔81(φ125μm)(参照图9(B))。另外，IC的电源、接地用端子是呈格子状配置。
(4)其次，在平均粒子直径3μm的钨粉末100g中混合着丙烯酸是粘结剂2g、醚是溶剂3ml、及醚是分散剂0.1g。利用三辊混合机将此混合物均匀混合，而形成导体电路形成用钨膏P。
(5)然后，采用网版印刷机，在胚薄片80γ的贯通孔81γ上印刷膏P。由此，便如图9(C)所示，在贯通孔81γ内填充着膏P，且在贯通孔81γ的上下表面上由膏P形成圆盘部分。
(6)其次，将胚薄片80γ装入干燥机内，将此胚薄片80γ依50℃/分的升温速度进行加热。然后，在干燥机内的温度到达150℃之后，于此温度中保持约24小时，使胚薄片80充分干燥，然后放置冷却至室温。
(7)接着，将胚薄片80γ在惰性气体环境下，施行1600℃、5小时的脱脂/预烧成。然后，将经暂时烧成的胚薄片，在相同环境中进行1,850℃、3小时的正式烧结。由此便获得ALN制中继基板70(参照图9(D))。此中继基板70是厚度400μm，且尺寸32×32mm。
(杨氏模量测定)
经由上述(1)、(2)、(6)、(7)步骤，制成1mm厚的ALN基板，并依照JIS，利用3点弯曲法进行测定。结果其杨氏模量为310GPa。另外，制得(2)之胚薄片厚度为1.02～1.15mm。
[实施例23]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝50μm
(1)实施例23的中继基板，在实施例7中，将起始材料改为外形尺寸＝32×32mm，且厚度50μm的经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成。另外，(2)中的胚薄片厚度为52～57μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例7。
[实施例24]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝64μm
(1)实施例24的中继基板，在实施例8中，将起始材料改为外形尺寸＝32×32mm，且厚度64μm的经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成的。另外，(2)中之胚薄片厚度为67～72μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例8。
[实施例25]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝100μm
(1)实施例25的中继基板，在实施例9中，将起始材料改为外形尺寸＝32×32mm，且厚度100μm的经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成的。另外，(2)中之胚薄片厚度为103～113μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例9。
[实施例26]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚＝400μm
(1)实施例26的中继基板，在实施例10中，将起始材料改为外形尺寸＝32×32mm，且厚度400μm的经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成。另外，(2)中之胚薄片厚度为415～450μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例10。
[实施例27]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝1000μm
(1)实施例27的中继基板，在实施例11中，将起始材料改为外形尺寸＝32×32mm，且厚度1000μm之经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成的。另外，(2)中之胚薄片厚度为1030～1150μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例11。
[实施例28]杨氏模量＝310GPa、外形尺寸32×32mm、中继基板厚度＝1500μm
(1)实施例28的中继基板，在实施例12中，将起始材料改为外形尺寸＝32×32mm，且厚度1500μm的经完成烧结的ALN基板。此ALN基板是经实施例22中的(1)、(2)、(6)、(7)步骤而制成的。另外，(2)中之胚薄片厚度为1550～1700μm。亦可经烧结后，利用研磨调整绝缘性基材厚度。除此之外，其余均如同实施例12。
[实施例29]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝50μm
(1)实施例29的中继基板，在实施例7中，将起始材料改为外形尺寸＝32×32mm、厚度50μm的SF2玻璃基板(Schott公司制，玻璃代码：648339)。厚度乃利用研磨进行调整。此绝缘性基板的杨氏模量采用3点弯曲法进行测定，结果为55GPa。另外，杨氏模量的测定乃采用1mm厚的绝缘性基材。除此之外其余均如同实施例7。
[实施例30]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝64μm
(1)实施例30的中继基板，在实施例8中，将起始材料改为外形尺寸＝32×32mm、厚度64μm的SF2玻璃基板(Schott公司制，玻璃代码：648339)。厚度乃利用研磨进行调整。除此之外其余均如同实施例8。
[实施例31]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝100μm
(1)实施例31的中继基板，在实施例9中，将起始材料改为外形尺寸＝32×32mm、厚度100μm的SF2玻璃基板(Schott公司制、玻璃代码：648339)。厚度乃利用研磨进行调整。除此之外其余均如同实施例9。
[实施例32]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝400μm
(1)实施例32的中继基板，在实施例10中，将起始材料改为外形尺寸＝32×32mm、厚度400μm的SF2玻璃基板(Schott公司制，玻璃代码：648339)。厚度乃利用研磨进行调整。除此之外其余均如同实施例10。
[实施例33]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝1000μm
(1)实施例33的中继基板，在实施例11中，将起始材料改为外形尺寸＝32×32mm、厚度1000μm的SF2玻璃基板(Schott公司制，玻璃代码：648339)。厚度乃利用研磨进行调整。除此之外其余均如同实施例11。
[实施例34]杨氏模量＝55GPa、外形尺寸32×32mm、中继基板厚度＝1500μm
(1)实施例34的中继基板，在实施例12中，将起始材料改为外形尺寸＝32×32mm、厚度1500μm的SF2玻璃基板(Schott公司制、玻璃纤涂布；648339)。厚度乃利用研磨进行调整。除此之外其余均如同实施例12。
[实施例35～40]
将实施例7～12的起始材料改为パイツレクス玻璃基板(コ一ニング公司制)。依照JIS用3点弯曲法测定此绝缘性基材的杨氏模量，结果为65.5GPa。
[实验例1]
将中继基板的贯通孔形成区域与贯通孔数量设为如同实施例9，将与IC电源、接地端子相连接的贯通孔位置设为随机配置。结果，便形成贯通孔较密存在的区域与较疏存在的区域。除贯通孔的配置位置之外，其余均如同实施例9。
[实验例2]
将中继基板的贯通孔形成区域与贯通孔数量设为如同实施例9，将与IC电源、接地端子连接的贯通孔位置设为交错配置。除贯通孔的配置位置之外，其余均如同实施例9。在实验例1、2的中继基板中搭载IC之时，采用配合中继基板的贯通孔配置的IC。
[实施例41]杨氏模量＝65.5GPa、外形尺寸＝32mm×32mm、中继基板厚度＝50μm、且贯通孔端面的开口直径/中心的开口直径＝1.02
参照图10与图11对实施例22的中继基板的制造方法进行说明。
(1)起始材料采用パイレツク玻璃基板(コ一ニング公司制)80Z(图10(A))。
在此基板80的双面上贴附氨酯是光阻79(图10(B))，并利用普通的照相法，在与IC外部电极对应的位置处形成125μm的开口部79a(图10(C))。
(2)接着，从其中一面侧起，利用表13条件施行喷砂处理，形成直到绝缘性基材80几乎中央处的开口81a(图10(D))，然后再从另一面侧起，利用表14条件施行喷砂处理，而形成贯通孔81(图11(A))。然后，剥离光阻79(图11(B))。利用キ一エンス公司制数字式显微镜(VH-Z250)进行测定贯通孔的基板两端面部与最小部分的开口直径。两端部的开口直径为125.0μm、最小部分的开口直径为122.5μm。后续的步骤参照图7(D)～图8，因为如同实施例7，因而省略说明。
【表13】
从其中一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   25μm
  压力   0.2MPa
  喷击数   4喷击
【表14】
从另一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   25μm
  压力   0.19MPa
  喷击数   3喷击
[实施例42]杨氏模量＝65.5GPa、外形尺寸＝32mm×32mm、中继基板厚度＝50μm、且贯通孔端面的开口直径/中心的开口直径＝5
(1)实施例42的中继基板，在实施例41中，除将在中继基板中形成贯通孔的喷砂条件改为下表15、表16之外，其余均如同实施例41。
【表15】
从其中一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   平均直径25μm
  压力   0.2MPa
  喷击数  2喷击
【表16】
从另一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   平均直径25μm
  压力   0.2MPa
  喷击数   2喷击
[实施例43]
实施例43的中继基板如同实施例42。实施例42利用电镀填充而制得层间导通用孔。相对于此，在实施例43中，通过在基板80的贯通孔81中填充焊锡等低融点金属膏，而制得层间导通用孔。在实施例42中，层间导通用孔与实施例1～43相比，较柔软，应力吸收能力较高。
[比较例1]杨氏模量＝50GPa、外形尺寸＝32mm×32mm，中继基板厚度＝100μm
比较例1的制造方法，因为如同实施例1，而省略说明。
(1)将双酚A型环氧树脂100重量份、咪唑型固化剂5重量份、及氧化铝填料50重量份进行混合，并使该树脂浸渗玻璃纤维布中之后，对其进行干燥，再层叠作为B平台的预浸体80、与铜箔78，并利用加热冲压而获得单面覆铜层压板80A，并将其采用为起始材料。此绝缘性基材80厚度为100μm、铜箔78厚度为12μm。此绝缘性基板的杨氏模量，依照JIS用3点弯曲法进行测定，结果为50GPa。另外，杨氏模量测定采用1mm厚的绝缘性基材。后续步骤均如同实施例1。
[比较例2]杨氏模量＝470GPa、外形尺寸＝32mm×32mm、中继基板厚度＝100μm
(1)以32mm×32mm×厚度100μm的蓝宝石基板(京陶公司制)为起始材料。此绝缘性基板的杨氏模量，利用3点弯曲法进行测定，结果为470GPa。另外，杨氏模量测定中采用1mm厚的绝缘性基材。除此之外其余均如同实施例9。
[比较例3]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝45μm
比较例3的中继基板，在实施例7中，将起始材料的基板厚度设为45μm。因此，形成贯通孔的喷砂条件便变更为下表17所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表17】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   6
[比较例4]杨氏模量＝200GPa、外形尺寸＝32mm×32mm、中继基板厚度＝1600μm
比较例4的中继基板，在实施例7中，将起始材料的基板厚度设为1600μm。因此，形成贯通孔的喷砂条件便变更为下表18所示条件。此外，在贯通孔中填充导电剂的电镀时间，乃配合基板厚度而变更。除此之外均如同实施例7。
【表18】
「喷砂条件」
  磨粒   合成钻石
  磨粒直径   平均粒子直径25μm
  压力   0.2MPa
  喷击数   250
[比较例5]杨氏模量＝55GPa、外形尺寸＝15mm×15mm、中继基板厚度＝50μm
比较例5的中继基板，在实施例1中，除将外形加工尺寸改为15mm×15mm之外，其余均如同实施例1。
[比较例6]杨氏模量＝55GPa、外形尺寸＝45mm×45mm、中继基板厚度＝50μm
比较例6的中继基板，在实施例1中，除将外形加工尺寸改为45mm×45mm之外，其余均如同实施例1。
[比较例7]杨氏模量＝65.5GPa、外形尺寸＝32mm×32mm、中继基板厚度＝50μm、且贯通孔端面的开口直径/中心的开口直径＝5.5
(1)比较例7的中继基板，在实施例41中，除将中继基板中形成贯通孔的喷砂条件，改为下述表19、表20之外，其余均如同实施例41。
【表19】
从其中一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   平均直径215μm
  压力   0.19MPa
  喷击数   2喷击
【表20】
从另一面起的喷砂条件
  磨粒   合成钻石
  磨粒直径   平均径直25μm
  压力   0.19MPa
  喷击数   2喷击
[实验例3]
在实施例9中，端子数量相同，且将与IC电源、接地端子连接的贯通孔间距设为120μm。(贯通孔直径为φ60μm)在配合此之后的步骤中，亦使用与IC芯片的电极间距为120μm者。
[实验例4]
实验例4是将实验例3的贯通孔配置形成交错状配置。
3.半导体装置的制作
针对在图1所示封装基板10上安装中继基板与IC芯片，参照图2与图3进行说明。
(1)将如图8(D)所示中继基板70(实施例1～43、实验例1、2、比较例1～7)，对位于图1所示封装基板10并搭载之后，施行回流而连接。
(2)在中继基板70与树脂制封装基板10间，填充市场上销售的封装剂(填底胶)68之后，在80℃中15分，接着在150℃中2小时进行硬化(图2)。
(3)其次，将20mm×20mm的IC芯片110，对位搭载于中继基板70上之后，施行回流而构装。
最后，在中继基板70与IC芯片110之间填充入封装剂(填底胶)69，在80℃中15分，接着在150℃中2小时施行硬化(第3图)。
4.热循环试验
将上述3中所制得各种半导体装置，投入于热循环试验(-55℃*30分钟120℃*30分钟)，从热循环试验前(初期值)起经500、1000、1500、2000循环后，分别测定从封装背面的测定端子起至封装基板内的层间导通用孔、含通孔的布线→中继基板的通孔导体→IC芯片的布线→中继基板的通孔导体→封装基板内的层间导通用孔、含通孔的布线→封装背面的测定端子的布线电阻值。结果，如图12、图13、图14的图表中所示。合格乃电阻偏移量在±10％以内。构成中继基板的绝缘性基材杨氏模量最好为55～440GPa。本发明者经施行半导体装置的基板安装时的热应力解析，获得中继基板杨氏模量若在上述范围内的话，便具有因IC芯片、中继基板、及树脂制封装的热应力等所产生的各变形量，为IC≈中继基板＜封装基板的关系。若形成此种关系，因陶瓷制IC与树脂制封装基板间的热膨胀差所产生应力由中继基板所承受，应力不传递于IC布线层的树脂。结果，得知在IC布线层的树脂中将不产生龟裂、断线。若中继基板的杨氏模量变小，因应力所产生的中继基板变形量将变大。若中继基板杨氏模量少于55GPa的话，IC与中继基板的变形量差将变大。因而，IC布线层的树脂将无法承受依此差异所发生的应力，得知将在IC布线层的树脂中产生龟裂、断线。若超越440GPa，中继基板刚性将过高，得知将在IC绝缘层的树脂中产生龟裂、断线。
将经热循环500循环后的实施例1～43与比较例1～4进行比较，实施例1～43均为“○”以上，而比较例1～4则均为“×”。由此得知，若中继基板之绝缘性基材杨氏模量为55～440GPa，且其厚度为封装基板的0.05倍至1.5倍范围内的话，将可提升IC搭载基板的耐热循环性。
再者，从实施例9、19、20、21的比较得知，绝缘性基材的大小最好比IC芯片大且比封装基板小。
再者，从实施例9与实验例1的比较得知，随贯通孔的配置，IC构装基板的耐热循环性将不同。最好为格子状或交错状配置。
5.封装剂中的孔隙确认
经热循环试验后，将实施例9、19、20、21的半导体装置(100个)，从IC侧施行平面研磨直到封装剂的约1/2厚度为止，测定封装剂中的孔隙发生率(有孔隙的半导体装置数/100×100)。
【表21】
封装剂中的孔隙发生率
  实施例   孔隙发生率(％)
  实施例9   0
  实施例19   0
  实施例20   14
  实施例21   19
由此结果得知，随中继基板的大小不同，封装剂的填充性将产生变化，此将影响连接可靠性。即，确认到中继基板所搭载的电子零件投影面积≤构成中继基板的绝缘性基材面积≤封装基板投影面积×1，而且，最好电子零件投影面积×1.2≤构成中继基板的绝缘性基材面积≤封装基板的投影面积×0.8。
6.导电性物质中之孔隙确认
对100个实施例35、41、42与比较例7的绝缘性基材的贯通孔部，进行截面研磨，并测定孔隙发生率(有孔隙的贯通孔数/100×100)。
【表22】
导电性物质内之孔隙
  实施例比较例   孔隙发生率(％)
  实施例35   7
  实施例41   0
  实施例42   0
  比较例7   32
由此结果得知，贯通孔的截面形状将影响到导电物质的填充性。依此，中继基板的贯通孔截面形状最好至少1端面的开口直径在贯通孔中心的孔径以上。而且，1端面的开口直径/贯通孔的最小孔径的关系，最好为1.02～5.0。若少于1的话，在贯通孔内虽无未填充导电性物质，但是颇难填充。若在≥1.02的话，因为贯通孔端面的开口直径大于其他贯通孔部分，因此可轻易的进行导电性物质的填充。结果，便无孔隙。
7.龟裂进行方向之确认
对实施例35与比较例7的热循环2000循环后的半导体封装进行截面研磨，确认接合部分的龟裂方向。
【表23】
龟裂进行方向
  比较例   龟裂进行方向
  实施例35   垂直于中继基板
  比较例7   沿贯通孔的锥形产生
由此截面观察得知，在比较例7中，以最小层间导通用孔径的部分为起点，发生龟裂，其龟裂沿贯通孔内壁到达接合部。由此现象验证到应力将沿贯通孔内壁传递至接合部。即，贯通孔截面形状形成锥状，因为应力并未笔直的传递于接合部，因而将有效于应力缓和。
评估试验1：以图16(A)所示绝缘性基材(中继基板)70为对象，利用模拟(3D条带模拟)进行计算的B-B线上(图16-1)杨氏模量，如图16(B)所示。另外，图16(A)中，IC芯片正下方75中的贯通孔74配置成77×77列配置。
由图16(B)得知，绝缘性基材(中继基板)的物性将以IC周边正下方为边界，杨氏模量进行变化。
本次，虽未图式表示，但是绝缘性基材(中继基板)的热膨胀是数亦具有同样的倾向。
评估试验2：将中继基板、导体、IC芯片、封装基板焊锡等的材质设定为完全相同，并输入它们的杨氏模量、泊松比、热膨胀系数，经3D条带模拟所计算得绝缘性基材(中继基板)厚度、与施加于IC布线层树脂上的应力间的关系表示于图15中。绝缘性基材杨氏模量为200GPa。
由此图得知，若绝缘性基材(中继基板)厚度为封装基板厚度的0.05倍～1.5倍，施加于IC布线层树脂上的应力减少。所以，若绝缘性基材(中继基板)厚度为封装基板厚度的0.05倍～1.5倍，则IC布线层树脂较不易遭受破坏。
由热循环试验的结果得知，即便绝缘性基板杨氏模量为55～440GPa，且其厚度为封装基板的0.05倍～1.5倍，根据绝缘性基板的种类不同，热循环试验的寿命亦有所不同。
若将实施例22与实施例26的1500循环后的试验结果进行比较，起始材料采用经烧结完成基板的实施例26为“◎”，相对于此，实施例22则为“×”。实施例26是因为在经烧成完成的基板中形成贯通孔，因此将推测通孔导体与IC芯片端子及封装基板端子间的对位精度将呈良好状态。
相对于此，在实施例22中，因为在通孔导体形成后，于高温中施行烧成步骤，因此将随收缩与翘曲，使通孔导体位置偏离相对于IC芯片端子与封装基板端子的位置，推测在与IC芯片端子或封装基板端子间的接合面积将减少。随此不同可认为二者将产生差异。
附图标记的简单说明：
10：树脂制封装基板
30：多层芯基板
64E：接地用凸块
64P：电源用凸块
64S：信号用凸块
68、69：填底胶
70：中继基板
72：层间导通用孔
74：焊盘
76E：接地用焊盘
76P：电源用焊盘
76S：信号用焊盘
80：绝缘性基材
80B：基材
81：贯通孔
110：IC芯片
120：子板

Claims (8)

1.一种中继基板，设于由树脂构成的封装基板与IC芯片之间，并具有多个贯通孔，在该贯通孔中形成电连接上述封装基板与IC芯片的通孔导体；其特征在于，
构成该中继基板的绝缘性基材的杨氏模量是55～440GPa；
该绝缘性基材的厚度大于或等于封装基板厚度×0.05、且小于或等于封装基板厚度×1.5，
上述多个贯通孔中的连接于上述IC的电源端子及接地端子的规定的贯通孔配置成格子状或交错状，该贯通孔的直径为30～125μm。
2.根据权利要求1所述的中继基板，其特征在于，上述绝缘性基材的厚度≥封装基板的芯厚度×0.08。
3.根据权利要求1所述的中继基板，其特征在于，俯视时，上述绝缘性基材的面积大于或等于中继基板上搭载的电子零件的面积，且小于或等于封装基板的面积。
4.根据权利要求1所述的中继基板，其特征在于，上述通孔导体是由金属电镀构成。
5.根据权利要求1所述的中继基板，其特征在于，该通孔导体是由金属膏构成。
6.根据权利要求1所述的中继基板，其特征在于，该绝缘性基材的贯通孔截面形状，至少1端面的开口直径大于或等于贯通孔中心的孔径。
7.根据权利要求1～6中任一项所述的中继基板，其特征在于，上述封装基板是多层印刷电路板。
8.一种多层印刷电路板，包括根据权利要求1～6中任一项的中继基板。
CN 200480010563 2003-09-24 2004-09-22 中继基板及多层印刷电路板 Active CN100477180C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP331360/2003 2003-09-24
JP2003331360 2003-09-24
JP381048/2003 2003-11-11

Publications (2)

Publication Number Publication Date
CN1777989A CN1777989A (zh) 2006-05-24
CN100477180C true CN100477180C (zh) 2009-04-08

Family

ID=36766694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200480010563 Active CN100477180C (zh) 2003-09-24 2004-09-22 中继基板及多层印刷电路板

Country Status (1)

Country Link
CN (1) CN100477180C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577260B (zh) * 2010-03-16 2017-04-01 Unitech Printed Circuit Board Corp A multi - layer circuit board manufacturing method for embedded electronic components

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
CN102368483A (zh) * 2011-10-11 2012-03-07 常熟市广大电器有限公司 一种新型的芯片封装结构
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325265A (en) * 1988-11-10 1994-06-28 Mcnc High performance integrated circuit chip package
US5973930A (en) * 1997-08-06 1999-10-26 Nec Corporation Mounting structure for one or more semiconductor devices
US6516513B2 (en) * 2000-09-19 2003-02-11 International Business Machines Corporation Method of making a CTE compensated chip interposer
US6531661B2 (en) * 2001-02-13 2003-03-11 Fujitsu Limited Multilayer printed circuit board and method of making the same
US20030047801A1 (en) * 2001-09-07 2003-03-13 Nec Corporation Semiconductor device and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325265A (en) * 1988-11-10 1994-06-28 Mcnc High performance integrated circuit chip package
US5973930A (en) * 1997-08-06 1999-10-26 Nec Corporation Mounting structure for one or more semiconductor devices
US6516513B2 (en) * 2000-09-19 2003-02-11 International Business Machines Corporation Method of making a CTE compensated chip interposer
US6531661B2 (en) * 2001-02-13 2003-03-11 Fujitsu Limited Multilayer printed circuit board and method of making the same
US20030047801A1 (en) * 2001-09-07 2003-03-13 Nec Corporation Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577260B (zh) * 2010-03-16 2017-04-01 Unitech Printed Circuit Board Corp A multi - layer circuit board manufacturing method for embedded electronic components

Also Published As

Publication number Publication date
CN1777989A (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
JP4771808B2 (ja) 半導体装置
KR101026655B1 (ko) 내열성 기판 내장 회로 배선판
JP4092890B2 (ja) マルチチップモジュール
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
TWI649841B (zh) High frequency module and manufacturing method thereof
EP2178116A1 (en) Ic mounting substrate and method for manufacturing the same
CN102473686A (zh) 元件收纳用封装及安装结构体
CN100477180C (zh) 中继基板及多层印刷电路板
JP3061282B2 (ja) セラミック多層回路板および半導体モジュール
JP4840245B2 (ja) マルチチップモジュール
US7009114B2 (en) Wiring substrate, method of producing the same, and electronic device using the same
TWI521655B (zh) High frequency module and high frequency module carrying device
JPH09293968A (ja) 多層配線基板およびその製造方法
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP2003008216A (ja) セラミック多層基板の製造方法
JP3015504B2 (ja) 半導体装置
CN109275340B (zh) 模块
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JP2003147049A (ja) 埋め込み樹脂及びそれを用いた配線基板
JP2005317790A (ja) インターポーザ
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2000077464A (ja) 配線基板およびその製造方法
JP2005123548A (ja) インターポーザ、多層プリント配線板
JP2005123546A (ja) インターポーザ、多層プリント配線板
JP2004063881A (ja) 素子搭載用パッケージ及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant