JP2003008216A - セラミック多層基板の製造方法 - Google Patents

セラミック多層基板の製造方法

Info

Publication number
JP2003008216A
JP2003008216A JP2001194537A JP2001194537A JP2003008216A JP 2003008216 A JP2003008216 A JP 2003008216A JP 2001194537 A JP2001194537 A JP 2001194537A JP 2001194537 A JP2001194537 A JP 2001194537A JP 2003008216 A JP2003008216 A JP 2003008216A
Authority
JP
Japan
Prior art keywords
green sheet
ceramic
ceramic green
pad
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001194537A
Other languages
English (en)
Other versions
JP4868196B2 (ja
Inventor
Masaaki Kawaguchi
公明 河口
Takuji Ito
拓二 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2001194537A priority Critical patent/JP4868196B2/ja
Publication of JP2003008216A publication Critical patent/JP2003008216A/ja
Application granted granted Critical
Publication of JP4868196B2 publication Critical patent/JP4868196B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 パッドピッチを狭くして、小型化、高密度実
装化に対応できるようにすると共に、パッドとバンプの
接続信頼性を向上できるようにする。 【解決手段】 基板表層となるセラミックグリーンシー
ト21のうちのパッド23を形成する位置にビアホール
24を加工し、該セラミックグリーンシート21の裏面
側からビアホール24に導体ペーストを穴埋め印刷する
ことで、基板表面に露出するビアホール導体25の表面
を凹状又はほぼ平坦に形成して、それをパッド23とし
て用いる。尚、セラミックグリーンシート21,22
を、800〜1000℃で焼成可能な低温焼成セラミッ
クにより形成し、焼成工程で、このセラミックグリーン
シート21,22の積層体の両面に、低温焼成セラミッ
クの焼結温度では焼結しない拘束用グリーンシート29
を圧着して拘束焼成し、拘束焼成後に該拘束用グリーン
シート29の残存物をブラスト処理で除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板表面にフリッ
プチップやBGAパッケージのバンプ(半田ボール)を
接続するためのパッドを有するセラミック多層基板を製
造する方法に関するものである。
【0002】
【従来の技術】近年、セラミック多層基板においては、
小型化、高密度実装化、高性能化等の要求を満たすため
に、図3に示すように、基板表面に形成したパッド11
にフリップチップ12やBGAパッケージの下面の半田
バンプ13(半田ボール)を接続するようにしたものが
ある。この場合、パッド11は、基板表面に導体ペース
トを印刷して形成したものがあるが、最近では、パッド
ピッチを更に狭くするために、基板表面に露出するビア
ホール導体14の表面をパッド11として用いるように
したものがある。
【0003】このようなセラミック多層基板を製造する
場合は、基板表層となるセラミックグリーンシート15
のうちのパッド11を形成する位置にビアホール17を
加工し、該セラミックグリーンシート15のビアホール
17に表面側から導体ペーストを穴埋め印刷する。そし
て、このセラミックグリーンシート15を他の層のセラ
ミックグリーンシート16と積層して焼成するようにし
ている。
【0004】
【発明が解決しようとする課題】しかし、従来のよう
に、セラミックグリーンシート15のビアホール17に
表面側から導体ペーストを穴埋め印刷してビアホール導
体14を形成すると、図4に示すように、ビアホール導
体14の表面(パッド11)が盛り上がってビアホール
17の外周囲にはみ出した状態に印刷されてしまい、そ
の後の積層工程で、このビアホール導体14の表面(パ
ッド11)の盛り上がりが押しつぶされて、パッド11
の外径寸法が更に大きくなってしまう。そのため、パッ
ド11の外径寸法がビアホール17の孔径よりもかなり
大きくなってしまい、その分、パッドピッチを広くしな
ければならず、狭ピッチ化の要求に十分に応えることが
できない。しかも、パッド11の表面が凸面となるた
め、フリップチップ12やBGAパッケージを実装する
工程で、半田バンプ13がパッド11の表面を滑って位
置ずれしやすく、これが接続信頼性を低下させる一因に
もなっている。
【0005】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、パッドピッチを狭く
することができて、小型化、高密度実装化に対応するこ
とができると共に、パッドとバンプの接続信頼性を向上
することができるセラミック多層基板の製造方法を提供
することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1のセラミック多層基板の製造方法
は、基板表層となるセラミックグリーンシートのうちの
パッドを形成する位置にビアホールを加工し、該セラミ
ックグリーンシートの裏面側からビアホールに導体ペー
ストを穴埋め印刷して、該セラミックグリーンシートを
他の層のセラミックグリーンシートと積層して焼成する
ことで、基板表面に露出するビアホール導体の表面を凹
状又はほぼ平坦に形成して、それをパッドとして用いる
ようにしたものである。
【0007】本発明のように、セラミックグリーンシー
トの裏面側からビアホールに導体ペーストを穴埋め印刷
すると、基板表面に露出するビアホール導体の表面が盛
り上がらず、ビアホール導体の表面(パッド)がビアホ
ールの外周囲にはみ出さない。このため、パッドの外径
寸法がビアホールの孔径と同一となり、その分、パッド
ピッチを従来よりも狭くすることができて、狭ピッチ化
の要求に十分に応えることができる。しかも、ビアホー
ル導体の表面(パッド)が盛り上がらず、凹状又はほぼ
平坦になるため、フリップチップやBGAパッケージを
実装する工程で、バンプがパッドの表面を滑りにくくな
って、位置ずれしにくくなり、パッドとバンプの接続信
頼性を向上することができる。
【0008】この場合、請求項2のように、セラミック
グリーンシートを、800〜1000℃で焼成可能な低
温焼成セラミックにより形成し、焼成工程で、このセラ
ミックグリーンシートの積層体の両面に、低温焼成セラ
ミックの焼結温度では焼結しない拘束用グリーンシート
を圧着して拘束焼成し、拘束焼成後に該拘束用グリーン
シートの残存物をブラスト処理で除去するようにしても
良い。この拘束焼成は、基板の面方向の焼成収縮を抑え
て基板寸法精度を向上させる焼成法であり、パッドピッ
チの精度を向上することができると共に、拘束焼成後に
拘束用グリーンシートの残存物をブラスト処理で除去す
る工程で、基板表面に露出するビアホール導体の表面
(パッド)に投射材(ガラスビーズ等)が高圧で吹き付
けられることで、パッドの表面が確実に凹状に形成され
る。これにより、フリップチップやBGAパッケージを
実装する工程で、バンプが凹状のパッドに安定して位置
決め状態に収まるようになり、接続信頼性の高い実装が
可能となる。
【0009】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。まず、図1(c)及び図2に基づ
いてセラミック多層基板20の構造を説明する。セラミ
ック多層基板20は、複数枚の低温焼成セラミック(ガ
ラスセラミック)のグリーンシート21,22を積層し
て800〜1000℃で拘束焼成したものである。低温
焼成セラミックとしては、CaO−SiO2 −Al2
3 −B2 3 系ガラス:50〜65重量%(好ましくは
60重量%)とアルミナ:50〜35重量%(好ましく
は40重量%)との混合物を用いる。この他、例えばM
gO−SiO2 −Al23 −B2 3 系ガラスとアル
ミナとの混合物、SiO2 −B2 3 系ガラスとアルミ
ナとの混合物、PbO−SiO2 −B2 3 系ガラスと
アルミナとの混合物、コージェライト系結晶化ガラス等
の800〜1000℃で焼成できる低温焼成セラミック
材料を用いても良い。
【0010】基板表層(最上層)となるセラミックグリ
ーンシート21のうちのパッド23を形成する位置に
は、ビアホール24がパンチング加工等により形成さ
れ、各ビアホール24には、例えば、Ag、Ag/P
d、Ag/Pt、Ag/Au等を主に含むAg系導体ペ
ーストが穴埋め印刷され、ビアホール導体25が形成さ
れている。そして、基板表面に露出するビアホール導体
25の表面が凹状又はほぼ平坦に形成され、パッド23
として用いられる。尚、パッド23の表面には、例えば
Niめっきを下地とするAuめっきが施されている。
【0011】また、各層のセラミックグリーンシート2
1,22の所定位置には、上述したパッド形成用のビア
ホール24の他に、層間接続用のビアホール(図示せ
ず)がパンチング加工等により形成され、各ビアホール
に、Ag系導体ペーストが穴埋め印刷されている。更
に、各層のセラミックグリーンシート21,22の表面
には、Ag系導体ペーストで配線パターン(図示せず)
が印刷されている。尚、各層のビアホール導体や配線パ
ターンの印刷は、Ag系導体ペーストに代えて、Au
系、Cu系等の低融点金属のペーストを用いても良い。
各層のセラミックグリーンシート21,22は積層さ
れ、後述する拘束焼成法により800〜1000℃で焼
成されている。
【0012】図2に示すように、基板表面に形成したパ
ッド23には、フリップチップ30やBGAパッケージ
の下面のバンプ31(半田ボール)が接続される。
【0013】次に、上記構成のセラミック多層基板20
の製造方法を図1及び図2を用いて説明する。予め、片
面にパンチング加工可能な拘束用プラスチックフィルム
26が貼着されたセラミックグリーンシート21(2
2)を用意し、このセラミックグリーンシート21(2
2)の所定位置にビアホール24をパンチング加工によ
り形成する。この際、図1(a)に示すように、拘束用
プラスチックフィルム26を上にしてパンチング加工す
ることで、拘束用プラスチックフィルム26を貫通する
ビアホール24を形成する。
【0014】この後、印刷工程に進み、各層のセラミッ
クグリーンシート21,22のビアホール24にAg系
の導体ペーストを穴埋め印刷してビアホール導体25を
形成すると共に、必要な配線パターン(図示せず)をス
クリーン印刷する。この際、基板表層となるセラミック
グリーンシート21のビアホール24に穴埋め印刷する
場合は、図1(b)に示すように、拘束用プラスチック
フィルム26側の面を上にしてセラミックグリーンシー
ト21を印刷台27上の下敷プラスチックフィルム28
上に載せる。このセラミックグリーンシート21の拘束
用プラスチックフィルム26側の面は、最終的に裏面
(下面)となる。この状態で、拘束用プラスチックフィ
ルム26側から各ビアホール24にAg系導体ペースト
を穴埋め印刷してビアホール導体25を形成する。この
ようにして、セラミックグリーンシート21の裏面側か
らビアホール24に導体ペーストを穴埋め印刷すること
で、基板表面に露出するビアホール導体24の表面を凹
状又はほぼ平坦に形成して、それをパッド23として用
いる。
【0015】また、基板表層となるセラミックグリーン
シート21の表面に配線パターンを印刷する場合は、拘
束用プラスチックフィルム26側の面を下にしてセラミ
ックグリーンシート21を印刷台27上にセットし、セ
ラミックグリーンシート21の表面にAg系等の導体ペ
ーストで配線パターンを印刷すれば良い。尚、2層目以
下のセラミックグリーンシート22については、基板表
層とは異なり、拘束用プラスチックフィルム側からビア
ホール穴埋め印刷を行う必要はなく、配線パターンの印
刷と同じように、拘束用プラスチックフィルム側の面を
下にしてビアホール穴埋め印刷を行えば良い。
【0016】印刷工程終了後、積層工程に進み、各層の
セラミックグリーンシート21,22から拘束用プラス
チックフィルム26を剥離した後、各層のセラミックグ
リーンシート21,22を積層して生基板を作り、これ
を例えば80〜150℃で加熱圧着して一体化する。こ
の際、基板表層となるセラミックグリーンシート21
は、拘束用プラスチックフィルム26が貼着されていた
面が裏面(下面)となるように積層し、基板表面に露出
するビアホール導体25の表面をパッド23として用い
る。
【0017】尚、穴埋め印刷後にセラミックグリーンシ
ート21から下敷プラスチックフィルム28を剥離する
過程で、ビアホール24内に充填されている導体ペース
トが少しだけ下敷プラスチックフィルム28に付着して
はぎ取られることによって、パッド23(ビアホール導
体25の表面)が凹状になる効果がある。
【0018】そして、図1(c)に示すように、この生
基板の両面に拘束用グリーンシート29を積層し、上述
と同様の方法で加熱圧着する。この拘束用グリーンシー
ト29は、低温焼成セラミックの焼結温度では焼結しな
いアルミナグリーンシート等により形成されている。
【0019】この後、2枚の拘束用グリーンシート29
間に挟まれた生基板を加圧しながら800〜1000℃
(好ましくは900℃)で焼成して、各層のセラミック
グリーンシート21,22、ビアホール導体25及び配
線パターンを同時焼成する。尚、生基板を加圧せずに焼
成しても良く、この場合でも、セラミック多層基板20
の面方向の焼成収縮を拘束用グリーンシート29によっ
て少なくすることができる。
【0020】このような拘束焼成では、基板両面に圧着
された拘束用グリーンシート29(アルミナグリーンシ
ート)は、1550〜1600℃まで加熱しないと焼結
しないので、800〜1000℃で焼成すれば、拘束用
グリーンシート29は未焼結のまま残される。但し、焼
成の過程で、拘束用グリーンシート29中のバインダー
や溶剤が飛散してアルミナ粉体として残る。
【0021】拘束焼成後、基板両面に残った拘束用グリ
ーンシート29の残存物(アルミナ粉体)をブラスト処
理により除去する[図1(d)参照]。この際、投射材
として、例えばガラスビーズを用い、この投射材を、基
板表面に露出するビアホール導体25の表面(パッド2
3)に高圧で吹き付けることで、パッド23の表面が確
実に凹状に形成される。ブラスト処理後、めっき処理工
程に移行し、基板表面に露出するパッド23の表面(ビ
アホール導体25の表面)に、例えばNiめっきを下地
とするAuめっきの被膜を形成する。
【0022】以上説明した本実施形態によれば、次の
(1) 〜(3) の条件によって基板表面に露出するビアホー
ル導体25の表面(パッド23)が確実に凹状に形成さ
れる。 (1) 基板表層となるセラミックグリーンシート21のビ
アホール24に対して裏面側から導体ペーストを穴埋め
印刷すること (2) 穴埋め印刷後にセラミックグリーンシート21から
下敷プラスチックフィルム28を剥離する過程で、ビア
ホール24内に充填されている導体ペーストが少しだけ
下敷プラスチックフィルム28に付着してはぎ取られる
こと (3) ブラスト処理工程で、基板表面に露出するビアホー
ル導体25の表面(パッド23)に投射材が高圧で吹き
付けられること
【0023】本実施形態では、これら(1) 〜(3) の条件
によってパッド23を凹状(又はぼ平坦)に形成するの
で、基板表面に露出するビアホール導体25の表面が盛
り上がらず、ビアホール導体25の表面(パッド23)
がビアホール24の外周囲にはみ出さない。このため、
パッド23の外径寸法がビアホール24の孔径と同一と
なり、その分、パッド23のピッチを従来よりも狭くす
ることができて、狭ピッチ化、小型化、高密度実装化の
要求に十分に応えることができる。しかも、図1(d)
に示すように、ビアホール導体25の表面(パッド2
3)が盛り上がらず、凹状になるため、フリップチップ
30やBGAパッケージを実装する工程で、バンプ31
が凹状のパッド23に安定して位置決め状態に収まるよ
うになり、バンプ31が位置ずれしにくくなって、パッ
ド23とバンプ31の接続信頼性を向上することができ
る。
【0024】尚、本発明は、必ずしも拘束焼成を用いる
必要はなく、拘束焼成を用いない通常の焼成法でセラミ
ック多層基板を焼成しても良い。その他、本発明は、低
温焼成セラミック多層基板に限定されず、アルミナ多層
基板等、他のセラミック多層基板にも適用して実施でき
る等、種々変形して実施できる。
【0025】
【発明の効果】以上の説明から明らかなように、本発明
の請求項1では、基板表層となるセラミックグリーンシ
ートの裏面側からビアホールに導体ペーストを穴埋め印
刷することで、基板表面に露出するビアホール導体の表
面を凹状又はほぼ平坦に形成して、それをパッドとして
用いるようにしたので、パッドの外径寸法をビアホール
の孔径と同一とすることができて、パッドピッチの狭ピ
ッチ化、小型化、高密度実装化等に対応できると共に、
フリップチップやBGAパッケージ等を実装する工程
で、バンプがパッドの表面を滑りにくくなって、位置ず
れしにくくなり、パッドとバンプの接続信頼性を向上す
ることができる。
【0026】また、請求項2では、拘束焼成法を採用
し、拘束焼成後に拘束用グリーンシートの残存物をブラ
スト処理で除去するようにしたので、このブラスト処理
工程で、基板表面に露出するビアホール導体の表面(パ
ッド)に投射材を高圧で吹き付けることで、パッドの表
面を確実に凹状に形成することができ、実装工程で、バ
ンプを凹状のパッドに安定して位置決め状態に収めるこ
とができ、パッドとバンプの接続信頼性を更に向上する
ことができると共に、拘束焼成により基板の寸法精度や
パッドピッチの精度を向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態におけるセラミック多層基
板の製造方法を説明する図
【図2】セラミック多層基板に対するBGAパッケージ
の実装構造を示す主要部の縦断面図
【図3】従来のセラミック多層基板に対するBGAパッ
ケージの実装構造を示す主要部の縦断面図
【図4】従来のパッドの構造を示す縦断面図
【符号の説明】
20…セラミック多層基板、21,22…セラミックグ
リーンシート、23…パッド、24…ビアホール、25
…ビアホール導体、26…拘束用プラスチックフィル
ム、28…下敷プラスチックフィルム、29…拘束用グ
リーンシート、30…フリップチップ、31…バンプ。
フロントページの続き Fターム(参考) 5E346 AA43 BB16 CC18 CC32 CC38 CC39 DD13 EE25 EE27 FF18 GG17 GG40 HH22 HH25

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数枚のセラミックグリーンシートを積
    層して焼成することで、基板表面に半導体素子のバンプ
    を接続するためのパッドを有するセラミック多層基板を
    製造する方法において、 基板表層となるセラミックグリーンシートのうちの前記
    パッドを形成する位置にビアホールを加工し、該セラミ
    ックグリーンシートの裏面側から前記ビアホールに導体
    ペーストを穴埋め印刷して、該セラミックグリーンシー
    トを他の層のセラミックグリーンシートと積層して焼成
    することで、基板表面に露出するビアホール導体の表面
    を凹状又はほぼ平坦に形成して、それを前記パッドとし
    て用いることを特徴とするセラミック多層基板の製造方
    法。
  2. 【請求項2】 前記セラミックグリーンシートを、80
    0〜1000℃で焼成可能な低温焼成セラミックにより
    形成し、 焼成工程で、前記セラミックグリーンシートの積層体の
    両面に、低温焼成セラミックの焼結温度では焼結しない
    拘束用グリーンシートを圧着して拘束焼成し、拘束焼成
    後に該拘束用グリーンシートの残存物をブラスト処理で
    除去することを特徴とする請求項1に記載のセラミック
    多層基板の製造方法。
JP2001194537A 2001-06-27 2001-06-27 セラミック多層基板の製造方法 Expired - Lifetime JP4868196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194537A JP4868196B2 (ja) 2001-06-27 2001-06-27 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194537A JP4868196B2 (ja) 2001-06-27 2001-06-27 セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2003008216A true JP2003008216A (ja) 2003-01-10
JP4868196B2 JP4868196B2 (ja) 2012-02-01

Family

ID=19032654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194537A Expired - Lifetime JP4868196B2 (ja) 2001-06-27 2001-06-27 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4868196B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463475B2 (en) 2005-07-27 2008-12-09 Murata Manufacturing Co., Ltd. Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JP2009147115A (ja) * 2007-12-14 2009-07-02 Rohm Co Ltd モジュール基板
KR20090105844A (ko) * 2008-04-02 2009-10-07 히타치 긴조쿠 가부시키가이샤 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
KR100951264B1 (ko) 2008-04-21 2010-04-02 삼성전기주식회사 적층 세라믹 기판 제조방법
JP2010153700A (ja) * 2008-12-26 2010-07-08 Hitachi Metals Ltd 多層セラミック基板および電子部品
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2015226031A (ja) * 2014-05-30 2015-12-14 Tdk株式会社 積層型電子部品およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191051A (ja) * 1992-01-17 1993-07-30 Murata Mfg Co Ltd セラミック多層電子部品の製造方法
JPH0766555A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH10242324A (ja) * 1997-02-25 1998-09-11 Sumitomo Metal Mining Co Ltd 電極を内包したセラミック基板およびその製造方法
JP2000286555A (ja) * 1999-03-30 2000-10-13 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191051A (ja) * 1992-01-17 1993-07-30 Murata Mfg Co Ltd セラミック多層電子部品の製造方法
JPH0766555A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH10242324A (ja) * 1997-02-25 1998-09-11 Sumitomo Metal Mining Co Ltd 電極を内包したセラミック基板およびその製造方法
JP2000286555A (ja) * 1999-03-30 2000-10-13 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7463475B2 (en) 2005-07-27 2008-12-09 Murata Manufacturing Co., Ltd. Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JP2009147115A (ja) * 2007-12-14 2009-07-02 Rohm Co Ltd モジュール基板
KR20090105844A (ko) * 2008-04-02 2009-10-07 히타치 긴조쿠 가부시키가이샤 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
JP2009267351A (ja) * 2008-04-02 2009-11-12 Hitachi Metals Ltd 多層セラミック基板、電子部品、及び多層セラミック基板の製造方法
CN101692442A (zh) * 2008-04-02 2010-04-07 日立金属株式会社 多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法
KR101586857B1 (ko) * 2008-04-02 2016-01-19 히타치 긴조쿠 가부시키가이샤 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
KR100951264B1 (ko) 2008-04-21 2010-04-02 삼성전기주식회사 적층 세라믹 기판 제조방법
JP2010153700A (ja) * 2008-12-26 2010-07-08 Hitachi Metals Ltd 多層セラミック基板および電子部品
JP2010171275A (ja) * 2009-01-23 2010-08-05 Hitachi Metals Ltd 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
JP2015226031A (ja) * 2014-05-30 2015-12-14 Tdk株式会社 積層型電子部品およびその製造方法

Also Published As

Publication number Publication date
JP4868196B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
US6132543A (en) Method of manufacturing a packaging substrate
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP2002198660A (ja) 回路基板及びその製造方法
JP2002353624A (ja) 多層セラミック基板およびその製造方法、未焼結セラミック積層体、ならびに電子装置
JP5066830B2 (ja) セラミック多層基板
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
JP4337129B2 (ja) セラミック基板の製造方法
JP2003008216A (ja) セラミック多層基板の製造方法
JP2007305741A (ja) セラミック多層基板及びその製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2006128229A (ja) 複合多層基板
JPH0653655A (ja) バンプ付き回路基板の製造方法
JPH03112191A (ja) セラミック配線基板およびその製造方法
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
JP3199637B2 (ja) 多層配線基板の製造方法
JP2002368419A (ja) 低温焼成セラミック多層基板の製造方法
JP2004153141A (ja) セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
JPH1041626A (ja) フリップチップ用セラミック多層基板及びその製造方法
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP4329253B2 (ja) フリップチップ用セラミック多層基板の製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4613410B2 (ja) セラミック回路基板の製造方法
JP4489491B2 (ja) インターポーザ
US20060182939A1 (en) Method and arrangement forming a solder mask on a ceramic module

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Ref document number: 4868196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

EXPY Cancellation because of completion of term