JPH10242324A - 電極を内包したセラミック基板およびその製造方法 - Google Patents
電極を内包したセラミック基板およびその製造方法Info
- Publication number
- JPH10242324A JPH10242324A JP9041046A JP4104697A JPH10242324A JP H10242324 A JPH10242324 A JP H10242324A JP 9041046 A JP9041046 A JP 9041046A JP 4104697 A JP4104697 A JP 4104697A JP H10242324 A JPH10242324 A JP H10242324A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- electrode
- ceramic substrate
- sintered
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 周囲温度の変化に強く、前記温度サイクル試
験のような過酷な条件においてもセラミック基板と電極
の接合部にクラックが生じない電極構造を有するセラミ
ック基板およびその製造方法を提供する。 【解決手段】 内包されるべき電極９の高さが５０μｍ
以上であり、且つ前記内包されるべき電極と同一形状の
少なくとも１つの孔２を有していて、前記電極が内包さ
れたとき、前記電極の両露出表面と同一平面になるよう
に構成されている。
験のような過酷な条件においてもセラミック基板と電極
の接合部にクラックが生じない電極構造を有するセラミ
ック基板およびその製造方法を提供する。 【解決手段】 内包されるべき電極９の高さが５０μｍ
以上であり、且つ前記内包されるべき電極と同一形状の
少なくとも１つの孔２を有していて、前記電極が内包さ
れたとき、前記電極の両露出表面と同一平面になるよう
に構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（ボールグ
リッドアレイ）、ＣＳＰ（チップスケールパッケージ）
等に用いるセラミック基板であって、特に実装時の半田
付けに好適な信頼性の高い電極構造を有するセラミック
基板およびその製造方法に関する。
リッドアレイ）、ＣＳＰ（チップスケールパッケージ）
等に用いるセラミック基板であって、特に実装時の半田
付けに好適な信頼性の高い電極構造を有するセラミック
基板およびその製造方法に関する。
【０００２】
【従来の技術】近年、電気機械の小型化および高機能化
のために、それに使われる半導体装置においても小型化
および多ピン化の要求が増してきている。このような要
求から、半導体装置の形態は、従来の配線端子を４辺に
配置したＢＧＡあるいはＣＳＰのようなエリアアレイパ
ッケージに移行しつつある。上記エリアアレイパッケー
ジの半導体チップ搭載用基板は、絶縁性のテープやセラ
ミック基板等、多種の絶縁性材料が使われているが、セ
ラミック基板は耐熱性が高いため、半田リフロー等の温
度による変形が少なく、また耐湿性が高いため、高信頼
性を要求される用途に使用されている。
のために、それに使われる半導体装置においても小型化
および多ピン化の要求が増してきている。このような要
求から、半導体装置の形態は、従来の配線端子を４辺に
配置したＢＧＡあるいはＣＳＰのようなエリアアレイパ
ッケージに移行しつつある。上記エリアアレイパッケー
ジの半導体チップ搭載用基板は、絶縁性のテープやセラ
ミック基板等、多種の絶縁性材料が使われているが、セ
ラミック基板は耐熱性が高いため、半田リフロー等の温
度による変形が少なく、また耐湿性が高いため、高信頼
性を要求される用途に使用されている。
【０００３】図２にセラミック基板を用いたエリアアレ
イパッケージの一例を示す。図２において、７は接続ビ
ア，８は配線パターン，９は電極，１０は半導体チッ
プ，１１は電極パッド，１２はバンプ，１３はガラスエ
ポキシ基板，１４は配線層，１５は半田ボールを夫々示
している。半導体チップ１０に形成された電極パッド１
１は、バンプ１２を介してセラミック基板表面に形成さ
れた最上部の配線パターン８に接続され、接続ビア７お
よび内部の配線パターン８を介してセラミック基板下面
に形成された電極９に繋がっている。セラミック基板は
配線パターンにより複数の多層基板から構成される。上
記のようなセラミック基板を使用した半導体装置の実装
は、セラミック基板の下面に形成した電極とガラスエポ
キシ基板１３上の配線層１４を半田ボール１５等を介し
て接続する。
イパッケージの一例を示す。図２において、７は接続ビ
ア，８は配線パターン，９は電極，１０は半導体チッ
プ，１１は電極パッド，１２はバンプ，１３はガラスエ
ポキシ基板，１４は配線層，１５は半田ボールを夫々示
している。半導体チップ１０に形成された電極パッド１
１は、バンプ１２を介してセラミック基板表面に形成さ
れた最上部の配線パターン８に接続され、接続ビア７お
よび内部の配線パターン８を介してセラミック基板下面
に形成された電極９に繋がっている。セラミック基板は
配線パターンにより複数の多層基板から構成される。上
記のようなセラミック基板を使用した半導体装置の実装
は、セラミック基板の下面に形成した電極とガラスエポ
キシ基板１３上の配線層１４を半田ボール１５等を介し
て接続する。
【０００４】
【発明が解決しようとする課題】しかしながら、ガラス
エポキシ基板に実装した上記セラミック基板は、半田あ
るいはガラスエポキシ基板とセラミック基板の熱膨張係
数が異なるため、周囲温度の変化により、セラミック基
板とガラスエポキシ基板の接合部に応力が集中する。一
般に、セラミックは圧縮応力には強いが、引っ張り応力
に弱いことが知られている。
エポキシ基板に実装した上記セラミック基板は、半田あ
るいはガラスエポキシ基板とセラミック基板の熱膨張係
数が異なるため、周囲温度の変化により、セラミック基
板とガラスエポキシ基板の接合部に応力が集中する。一
般に、セラミックは圧縮応力には強いが、引っ張り応力
に弱いことが知られている。
【０００５】半導体装置の温度変動の耐久試験として、
一般に−４０°Ｃおよび８５°Ｃの異なった温度環境下
で３０分間づつ半導体装置を保持し、このサイクルを所
定回数繰り返す温度サイクル試験が行われているが、こ
の試験により、ガラスエポキシ基板とセラミック基板の
熱膨張係数の差によりセラミック基板の下面に形成され
た電極とセラミック基板の接合部に引っ張り応力が生
じ、電極とセラミック多層基板の接合部にクラックが発
生し、回路が断線したり、ひどい場合は、電極とセラミ
ック基板が剥離し、セラミック基板がガラスエポキシ基
板から脱落するという問題点があった。本発明は、周囲
温度の変化に強く、前記温度サイクル試験のような過酷
な条件においてもセラミック基板と電極の接合部にクラ
ックが生じない電極構造を有するセラミック基板および
その製造方法を提供することを目的としている。
一般に−４０°Ｃおよび８５°Ｃの異なった温度環境下
で３０分間づつ半導体装置を保持し、このサイクルを所
定回数繰り返す温度サイクル試験が行われているが、こ
の試験により、ガラスエポキシ基板とセラミック基板の
熱膨張係数の差によりセラミック基板の下面に形成され
た電極とセラミック基板の接合部に引っ張り応力が生
じ、電極とセラミック多層基板の接合部にクラックが発
生し、回路が断線したり、ひどい場合は、電極とセラミ
ック基板が剥離し、セラミック基板がガラスエポキシ基
板から脱落するという問題点があった。本発明は、周囲
温度の変化に強く、前記温度サイクル試験のような過酷
な条件においてもセラミック基板と電極の接合部にクラ
ックが生じない電極構造を有するセラミック基板および
その製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明によるセラミック基板は、内包され
るべき電極の高さが５０μｍ以上であり、且つ前記内包
されるべき電極と同一形状の少なくとも１つの孔を有し
ていて、前記孔内に前記電極が形成されたとき、表裏面
が前記電極の両露出表面と同一平面になるように形成さ
れたことを特徴としている。
に、請求項１の発明によるセラミック基板は、内包され
るべき電極の高さが５０μｍ以上であり、且つ前記内包
されるべき電極と同一形状の少なくとも１つの孔を有し
ていて、前記孔内に前記電極が形成されたとき、表裏面
が前記電極の両露出表面と同一平面になるように形成さ
れたことを特徴としている。
【０００７】また、請求項２の発明では、電極の形状に
孔開けした電極包囲用グリーンシートと，該電極包囲用
グリーンシートの焼成温度では焼結されない無機物で構
成された補助用グリーンシートを合体する第１工程と、
第１工程で合体された電極包囲用グリーンシートの孔に
導電性ペーストを充填する第２工程と、第２工程で製作
された，補助用グリーンシートと合体して導電性ペース
トを充填された電極包囲用グリーンシートを前記電極包
囲用グリーンシートの焼成温度で焼成する第３工程と、
第３工程で焼結されていない補助用グリーンシートを第
３工程で焼結されたセラミック基板の表面から除去する
第４工程を含むようにしたことを特徴としている。
孔開けした電極包囲用グリーンシートと，該電極包囲用
グリーンシートの焼成温度では焼結されない無機物で構
成された補助用グリーンシートを合体する第１工程と、
第１工程で合体された電極包囲用グリーンシートの孔に
導電性ペーストを充填する第２工程と、第２工程で製作
された，補助用グリーンシートと合体して導電性ペース
トを充填された電極包囲用グリーンシートを前記電極包
囲用グリーンシートの焼成温度で焼成する第３工程と、
第３工程で焼結されていない補助用グリーンシートを第
３工程で焼結されたセラミック基板の表面から除去する
第４工程を含むようにしたことを特徴としている。
【０００８】また、請求項３の発明では、配線パターン
を介して所望枚数積層された配線形成用セラミック基板
のスルーホールに充填された接続ビアに電極を接続した
セラミック基板において、前記電極の高さが５０μｍ以
上であると共に、前記電極に嵌合するように前記電極の
形状の孔が設けられていて、前記孔内に前記電極が形成
されたとき表裏面が前記電極の両露出表面と夫々同一平
面になるように形成された電極包囲用セラミック基板
を，前記配線パターンを介して所望枚数積層された配線
形成用セラミック基板に一体的に焼結させたことを特徴
としている。
を介して所望枚数積層された配線形成用セラミック基板
のスルーホールに充填された接続ビアに電極を接続した
セラミック基板において、前記電極の高さが５０μｍ以
上であると共に、前記電極に嵌合するように前記電極の
形状の孔が設けられていて、前記孔内に前記電極が形成
されたとき表裏面が前記電極の両露出表面と夫々同一平
面になるように形成された電極包囲用セラミック基板
を，前記配線パターンを介して所望枚数積層された配線
形成用セラミック基板に一体的に焼結させたことを特徴
としている。
【０００９】また、請求項４の発明では、電極の形状に
孔開けした電極包囲用グリーンシートと，前記電極包囲
用グリーンシートの焼成温度では焼結されない無機物で
構成された補助用グリーンシートを合体する第１工程
と、前記合体した電極包囲用グリーンシートの孔に導電
性ペーストを充填する第２工程と、前記電極包囲用グリ
ーンシートと同じ温度で焼結する配線形成用グリーンシ
ートにスルーホールを形成し、該スルーホールに導電性
ペーストを充填してなる接続ビアおよび表面に所望の配
線パターンを形成する第３工程と、第３工程で作成され
た配線形成用グリーンシートを第２工程で作成された電
極包囲用グリーンシート上に所望枚数積層し、最外層に
補助用グリーンシートを合体する第４工程と、第４工程
で作成された積層体の電極包囲用グリーンシートと配線
形成用グリーンシートの接続ビアおよび配線パターン
が，補助用グリーンシートは焼結せず且つ該配線形成用
グリーンシートの接続ビアおよび配線パターンが溶融し
ない温度で，焼結して一体化する第５工程と、第５工程
で焼結されていない補助用グリーンシートを第５工程で
焼結された積層体の表面から除去する第６工程を含むこ
とを特徴としている。
孔開けした電極包囲用グリーンシートと，前記電極包囲
用グリーンシートの焼成温度では焼結されない無機物で
構成された補助用グリーンシートを合体する第１工程
と、前記合体した電極包囲用グリーンシートの孔に導電
性ペーストを充填する第２工程と、前記電極包囲用グリ
ーンシートと同じ温度で焼結する配線形成用グリーンシ
ートにスルーホールを形成し、該スルーホールに導電性
ペーストを充填してなる接続ビアおよび表面に所望の配
線パターンを形成する第３工程と、第３工程で作成され
た配線形成用グリーンシートを第２工程で作成された電
極包囲用グリーンシート上に所望枚数積層し、最外層に
補助用グリーンシートを合体する第４工程と、第４工程
で作成された積層体の電極包囲用グリーンシートと配線
形成用グリーンシートの接続ビアおよび配線パターン
が，補助用グリーンシートは焼結せず且つ該配線形成用
グリーンシートの接続ビアおよび配線パターンが溶融し
ない温度で，焼結して一体化する第５工程と、第５工程
で焼結されていない補助用グリーンシートを第５工程で
焼結された積層体の表面から除去する第６工程を含むこ
とを特徴としている。
【００１０】
【発明の実施の形態】以下、本発明の実施例を説明する
に先立ち、本発明に係る電極を内包したセラミック基板
およびその製造方法における作用について説明する。本
発明の電極包囲用セラミック基板は、セラミック基板に
電極を埋設し、露出した電極表面がセラミック基板表面
と同一面となるように構成する。前記のように構成する
事により、セラミック内壁面が電極全体を確実にサポー
トし、温度サイクル試験による引っ張り応力が、直接、
セラミック基板と電極の接合部に集中することが回避さ
れる。なお、電極の高さ（電極包囲用セラミック基板の
板厚）が５０μｍ以下では、電極包囲用セラミック基板
に対する引張応力が吸収できなくなり、また厚すぎても
コストが増大するのみで効果が少なくなるため、電極の
高さは５０μｍ以上、好ましくは１００〜２００μｍの
高さとする。
に先立ち、本発明に係る電極を内包したセラミック基板
およびその製造方法における作用について説明する。本
発明の電極包囲用セラミック基板は、セラミック基板に
電極を埋設し、露出した電極表面がセラミック基板表面
と同一面となるように構成する。前記のように構成する
事により、セラミック内壁面が電極全体を確実にサポー
トし、温度サイクル試験による引っ張り応力が、直接、
セラミック基板と電極の接合部に集中することが回避さ
れる。なお、電極の高さ（電極包囲用セラミック基板の
板厚）が５０μｍ以下では、電極包囲用セラミック基板
に対する引張応力が吸収できなくなり、また厚すぎても
コストが増大するのみで効果が少なくなるため、電極の
高さは５０μｍ以上、好ましくは１００〜２００μｍの
高さとする。
【００１１】電極に用いる金属（導電性ペースト）は特
に限定されないが、金，銀及び銅ペーストのような柔ら
かい金属にセラミック絶縁体と電極を接合させるための
ガラスあるいは酸化物を含むものが好ましい。図１の
（ａ）〜（ｅ）は、本発明によるセラミック基板の製造
方法を示す工程説明図であり，図１において、１は電極
包囲用グリーンシート，２は孔，３は補助用グリーンシ
ート，４は導電性ペースト，５は配線形成用グリーンシ
ート，６はスルーホール，７は接続ビア，８は配線パタ
ーン，９は電極を夫々示している。
に限定されないが、金，銀及び銅ペーストのような柔ら
かい金属にセラミック絶縁体と電極を接合させるための
ガラスあるいは酸化物を含むものが好ましい。図１の
（ａ）〜（ｅ）は、本発明によるセラミック基板の製造
方法を示す工程説明図であり，図１において、１は電極
包囲用グリーンシート，２は孔，３は補助用グリーンシ
ート，４は導電性ペースト，５は配線形成用グリーンシ
ート，６はスルーホール，７は接続ビア，８は配線パタ
ーン，９は電極を夫々示している。
【００１２】上記電極は、以下の工程にて製造する。電
極包囲用グリーンシート１は従来技術を用いて、樹脂，
溶剤，可塑材とセラミック粉末のスラリーをドクターブ
レードにて引き延ばして得られる。電極包囲用グリーン
シート１には、金型あるいはレーザー等を用いて、電極
９の形状および大きさに合わせた孔２を開け、この電極
包囲用グリーンシート１上に，電極包囲用グリーンシー
ト１の焼成温度では焼結されない無機物で構成された補
助用グリーンシート３を１軸プレスあるいは静水圧プレ
ス機で積層し一体化させる。
極包囲用グリーンシート１は従来技術を用いて、樹脂，
溶剤，可塑材とセラミック粉末のスラリーをドクターブ
レードにて引き延ばして得られる。電極包囲用グリーン
シート１には、金型あるいはレーザー等を用いて、電極
９の形状および大きさに合わせた孔２を開け、この電極
包囲用グリーンシート１上に，電極包囲用グリーンシー
ト１の焼成温度では焼結されない無機物で構成された補
助用グリーンシート３を１軸プレスあるいは静水圧プレ
ス機で積層し一体化させる。
【００１３】電極包囲用グリーンシート１のセラミック
粉末としては、特に限定されないが、アルミナ，ムライ
ト，ガラスセラミック等が使用される。また、補助用グ
リーンシート３のセラミック粉末としては、電極包囲用
グリーンシート１のセラミック粉末が８００〜９００°
Ｃで焼成されるガラスセラミックである場合は、アルミ
ナ，ムライト，窒化アルミニウム，アルカリ土類金属の
炭酸塩等が使用され、電極包囲用グリーンシート１のセ
ラミック粉末がアルミナである場合は、窒化アルミニウ
ム，炭化珪素等が使用される。前記合体した電極包囲用
グリーンシート１の孔２には、スクリーン印刷機あるい
はペースト加圧充填機を用いて導電性ペースト４が充填
される。この場合、電極包囲用グリーンシート１と補助
用グリーンシート３は合体しているため、導電性ペース
ト４の表面と電極包囲用グリーンシート１の表面は平坦
面として形成される。たとえばＢＧＡあるいはＣＳＰへ
の適用を考えると、ＩＣの半田ボール１６をキャリアの
電極に加圧して接合する際に、あるいはプリント基板に
半田接合する際に、高い平坦性が要求されるが、本製造
法によれば、研磨することなしに平坦な電極面が得られ
る。
粉末としては、特に限定されないが、アルミナ，ムライ
ト，ガラスセラミック等が使用される。また、補助用グ
リーンシート３のセラミック粉末としては、電極包囲用
グリーンシート１のセラミック粉末が８００〜９００°
Ｃで焼成されるガラスセラミックである場合は、アルミ
ナ，ムライト，窒化アルミニウム，アルカリ土類金属の
炭酸塩等が使用され、電極包囲用グリーンシート１のセ
ラミック粉末がアルミナである場合は、窒化アルミニウ
ム，炭化珪素等が使用される。前記合体した電極包囲用
グリーンシート１の孔２には、スクリーン印刷機あるい
はペースト加圧充填機を用いて導電性ペースト４が充填
される。この場合、電極包囲用グリーンシート１と補助
用グリーンシート３は合体しているため、導電性ペース
ト４の表面と電極包囲用グリーンシート１の表面は平坦
面として形成される。たとえばＢＧＡあるいはＣＳＰへ
の適用を考えると、ＩＣの半田ボール１６をキャリアの
電極に加圧して接合する際に、あるいはプリント基板に
半田接合する際に、高い平坦性が要求されるが、本製造
法によれば、研磨することなしに平坦な電極面が得られ
る。
【００１４】また、上記の導電性ペースト４を充填した
グリーンシート積層体を作成する一方、他方では電極包
囲用グリーンシート１と同じ温度で焼結しスルーホール
６が形成された配線形成用グリーンシート５を作成す
る。このスルーホール６の形成には、打ち抜き、レーザ
ー加工等が使用される。スルーホール６には、導電性ペ
ースト４をスクリーン印刷法等を用いて充填して、接続
ビア７および所望の配線パターン８を形成する。このよ
うにして得られた配線形成用グリーンシート５を、前記
電極包囲用グリーンシート１上に所望枚数積層して、最
外層に補助用グリーンシート３を積層する。この積層工
程は、上述の電極包囲用グリーンシート１と補助用グリ
ーンシート３の一体化と同様の方法で行う。この積層体
は、補助用グリーンシート３が焼結せず接続ビア７およ
び配線パターン８が溶解しない温度で焼結させ一体化さ
せる。最後に、焼結されていない前記補助用グリーンシ
ート３を前記焼結された積層体の表面からブラシで擦る
等の方法で除去することによって、本発明の電極構造が
得られる。必要に応じて電極表面にニッケルと金メッキ
を施せば半田濡れ性も良好にすることができる。
グリーンシート積層体を作成する一方、他方では電極包
囲用グリーンシート１と同じ温度で焼結しスルーホール
６が形成された配線形成用グリーンシート５を作成す
る。このスルーホール６の形成には、打ち抜き、レーザ
ー加工等が使用される。スルーホール６には、導電性ペ
ースト４をスクリーン印刷法等を用いて充填して、接続
ビア７および所望の配線パターン８を形成する。このよ
うにして得られた配線形成用グリーンシート５を、前記
電極包囲用グリーンシート１上に所望枚数積層して、最
外層に補助用グリーンシート３を積層する。この積層工
程は、上述の電極包囲用グリーンシート１と補助用グリ
ーンシート３の一体化と同様の方法で行う。この積層体
は、補助用グリーンシート３が焼結せず接続ビア７およ
び配線パターン８が溶解しない温度で焼結させ一体化さ
せる。最後に、焼結されていない前記補助用グリーンシ
ート３を前記焼結された積層体の表面からブラシで擦る
等の方法で除去することによって、本発明の電極構造が
得られる。必要に応じて電極表面にニッケルと金メッキ
を施せば半田濡れ性も良好にすることができる。
【００１５】次に実施例を用いて本発明をさらに具体的
に説明する。実施例 図１（ａ）〜（ｅ）は、本発明による電極を内包したセ
ラミック基板およびその製造方法の実施例を示してい
る。ガラス転移点６８３°Ｃのガラス粉末５６重量部と
アルミナ４４重量部からなる電極包囲用グリーンシート
１に図１（ａ）に示すように直径５００μｍの円形の孔
２を１ｍｍピッチで打ち抜き加工する。次に、打ち抜き
加工を施した電極包囲用グリーンシート１を、図１
（ｂ）に示すようにアルミナ１００重量部からなる補助
用グリーンシート３上に８０°Ｃ，１００ｋｇ／ｃｍ2
の条件で積層し一体化させ、補助用グリーンシート３と
合体したグリーンシート１の孔２にスクリーン印刷法に
より導電性ペースト４を充填して乾燥させる。これとは
別に図１（ｃ）に示すように配線形成用グリーンシート
５に直径１０μｍ，１ｍｍピッチのスルーホール６を打
ち抜き加工し、その後、スクリーン印刷法により接続ビ
ア７と配線パターン８を導電性ペースト４により形成す
る。
に説明する。実施例 図１（ａ）〜（ｅ）は、本発明による電極を内包したセ
ラミック基板およびその製造方法の実施例を示してい
る。ガラス転移点６８３°Ｃのガラス粉末５６重量部と
アルミナ４４重量部からなる電極包囲用グリーンシート
１に図１（ａ）に示すように直径５００μｍの円形の孔
２を１ｍｍピッチで打ち抜き加工する。次に、打ち抜き
加工を施した電極包囲用グリーンシート１を、図１
（ｂ）に示すようにアルミナ１００重量部からなる補助
用グリーンシート３上に８０°Ｃ，１００ｋｇ／ｃｍ2
の条件で積層し一体化させ、補助用グリーンシート３と
合体したグリーンシート１の孔２にスクリーン印刷法に
より導電性ペースト４を充填して乾燥させる。これとは
別に図１（ｃ）に示すように配線形成用グリーンシート
５に直径１０μｍ，１ｍｍピッチのスルーホール６を打
ち抜き加工し、その後、スクリーン印刷法により接続ビ
ア７と配線パターン８を導電性ペースト４により形成す
る。
【００１６】次に、図１（ｄ）に示すように、図１
（ｂ）と図１（ｃ）で夫々製作した２つの積層体を、補
助用グリーンシート３が最外層になるように積層して、
８０°Ｃ，１００ｋｇ／ｃｍ2 の条件で一体化した後
に、８５０°Ｃの大気中で焼成する。焼成後、未焼成の
アルミナをブラシで擦って除去し、図１（ｅ）に示す半
導体素子搭載用セラミック基板積層体を得る。本製造法
により電極表面とセラミック絶縁層表面が平坦な面に形
成される。電極の高さ（電極包囲用セラミック基板の板
厚）を変えて製造した１３ｍｍ×１３ｍｍのセラミック
基板（熱膨張係数６．０×１０-6）をプリント基板（熱
膨張係数１５．０×１０-6）に半田付けした後、−５５
°Ｃおよび１２５°Ｃの異なった温度環境下で３０分間
づつ保持し、このサイクルを夫々５０，１００，５０
０，及び１０００回繰り返す温度サイクル試験に供し
て、クラックの発生を調べた結果を表１に示す。この表
から、電極９の高さが５０μｍ以上あれば、クラック発
生を著しく改善できることが分かる。
（ｂ）と図１（ｃ）で夫々製作した２つの積層体を、補
助用グリーンシート３が最外層になるように積層して、
８０°Ｃ，１００ｋｇ／ｃｍ2 の条件で一体化した後
に、８５０°Ｃの大気中で焼成する。焼成後、未焼成の
アルミナをブラシで擦って除去し、図１（ｅ）に示す半
導体素子搭載用セラミック基板積層体を得る。本製造法
により電極表面とセラミック絶縁層表面が平坦な面に形
成される。電極の高さ（電極包囲用セラミック基板の板
厚）を変えて製造した１３ｍｍ×１３ｍｍのセラミック
基板（熱膨張係数６．０×１０-6）をプリント基板（熱
膨張係数１５．０×１０-6）に半田付けした後、−５５
°Ｃおよび１２５°Ｃの異なった温度環境下で３０分間
づつ保持し、このサイクルを夫々５０，１００，５０
０，及び１０００回繰り返す温度サイクル試験に供し
て、クラックの発生を調べた結果を表１に示す。この表
から、電極９の高さが５０μｍ以上あれば、クラック発
生を著しく改善できることが分かる。
【００１７】
【発明の効果】上述のように、本発明によれば、セラミ
ック基板とプリント基板の熱膨張係数の差によって、プ
リント基板と相対するセラミック基板面に形成された電
極とセラミック基板との接合部に生ずる引っ張り応力を
効果的に回避して、信頼性の高い接続ができる。また、
本発明による製造方法によれば、平坦性の高い電極面を
容易に製造することができる。
ック基板とプリント基板の熱膨張係数の差によって、プ
リント基板と相対するセラミック基板面に形成された電
極とセラミック基板との接合部に生ずる引っ張り応力を
効果的に回避して、信頼性の高い接続ができる。また、
本発明による製造方法によれば、平坦性の高い電極面を
容易に製造することができる。
【図１】本発明に係るセラミック基板の製造工程を示す
説明図である。
説明図である。
【図２】従来のセラミック基板を用いたエリアアレイパ
ッケージを示す断面図である。
ッケージを示す断面図である。
１ 電極包囲用グリーンシート ２ 孔 ３ 補助用グリーンシート ４ 導電性ペースト ５ 配線形成用グリーンシート ６ スルーホール ７ 接続ビア ８ 配線パターン ９ 電極 １０ 半導体チップ １１ 電極パッド １２ バンプ １３ ガラスエポキシ基板 １４ 配線層 １５ 半田ボール
Claims (4)
- 【請求項１】 内包されるべき電極の高さが５０μｍ以
上であり、且つ前記内包されるべき電極と同一形状の少
なくとも１つの孔を有していて、前記孔内に前記電極が
形成されたとき、表裏面が前記電極の両露出表面と夫々
同一平面になるように形成されたセラミック基板。 - 【請求項２】 電極の形状に孔開けした電極包囲用グリ
ーンシートと，該電極包囲用グリーンシートの焼成温度
では焼結されない無機物で構成された補助用グリーンシ
ートを合体する第１工程と、 第１工程で合体された電極包囲用グリーンシートの孔に
導電性ペーストを充填する第２工程と、 第２工程で製作された，補助用グリーンシートと合体し
て導電性ペーストを充填された電極包囲用グリーンシー
トを前記電極包囲用グリーンシートの焼成温度で焼成す
る第３工程と、 第３工程で焼結されていない補助用グリーンシートを第
３工程で焼結されたセラミック基板の表面から除去する
第４工程を含む、電極を内包したセラミック基板の製造
方法。 - 【請求項３】 配線パターンを介して所望枚数積層され
た配線形成用セラミック基板のスルーホールに充填され
た接続ビアに電極を接続したセラミック基板において、 前記電極の高さが５０μｍ以上であると共に、前記電極
に嵌合するように前記電極の形状の孔が設けられてい
て、前記孔内に前記電極が形成されたとき表裏面が前記
電極の両露出表面と夫々同一平面になるように形成され
た電極包囲用セラミック基板を，前記配線パターンを介
して所望枚数積層された配線形成用セラミック基板に一
体的に焼結させたことを特徴とするセラミック基板。 - 【請求項４】 電極の形状に孔開けした電極包囲用グリ
ーンシートと，前記電極包囲用グリーンシートの焼成温
度では焼結されない無機物で構成された補助用グリーン
シートを合体する第１工程と、 前記合体した電極包囲用グリーンシートの孔に導電性ペ
ーストを充填する第２工程と、 前記電極包囲用グリーンシートと同じ温度で焼結する配
線形成用グリーンシートにスルーホールを形成し、該ス
ルーホールに導電性ペーストを充填してなる接続ビアお
よび表面に所望の配線パターンを形成する第３工程と、 第３工程で作成された配線形成用グリーンシートを第２
工程で作成された電極包囲用グリーンシート上に所望枚
数積層し、最外層に補助用グリーンシートを合体する第
４工程と、 第４工程で作成された積層体の電極包囲用グリーンシー
トと配線形成用グリーンシートの接続ビアおよび配線パ
ターンが，補助用グリーンシートは焼結せず且つ該配線
形成用グリーンシートの接続ビアおよび配線パターンが
溶融しない温度で，焼結して一体化する第５工程と、 第５工程で焼結されていない補助用グリーンシートを第
５工程で焼結された積層体の表面から除去する第６工程
を含む、電極を内包したセラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041046A JPH10242324A (ja) | 1997-02-25 | 1997-02-25 | 電極を内包したセラミック基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9041046A JPH10242324A (ja) | 1997-02-25 | 1997-02-25 | 電極を内包したセラミック基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242324A true JPH10242324A (ja) | 1998-09-11 |
Family
ID=12597472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9041046A Pending JPH10242324A (ja) | 1997-02-25 | 1997-02-25 | 電極を内包したセラミック基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242324A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429114B1 (en) * | 1997-10-14 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a multilayer ceramic substrate |
| JP2003008216A (ja) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
| JP2008182000A (ja) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JP2009527296A (ja) * | 2006-02-21 | 2009-07-30 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | 生体組織細胞または神経に対して接触または電気刺激を行うフレキシブル多層システムを備えた装置 |
| JP2012199349A (ja) * | 2011-03-22 | 2012-10-18 | Ngk Insulators Ltd | セラミック基板 |
-
1997
- 1997-02-25 JP JP9041046A patent/JPH10242324A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429114B1 (en) * | 1997-10-14 | 2002-08-06 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a multilayer ceramic substrate |
| US6861744B2 (en) | 1997-10-14 | 2005-03-01 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic substrate utilizing an intaglio plate with a plurality of grooves having different depths |
| JP2003008216A (ja) * | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
| JP2009527296A (ja) * | 2006-02-21 | 2009-07-30 | アイエムアイ インテリジェント メディカル インプランツ アクチエンゲゼルシャフト | 生体組織細胞または神経に対して接触または電気刺激を行うフレキシブル多層システムを備えた装置 |
| US8918186B2 (en) | 2006-02-21 | 2014-12-23 | Pixium Vision Sa | Device with flexible multilayer system for contacting or electrostimulation of living tissue cells or nerves |
| JP2008182000A (ja) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | 多層セラミック基板の製造方法 |
| JP2012199349A (ja) * | 2011-03-22 | 2012-10-18 | Ngk Insulators Ltd | セラミック基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
| US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
| TWI232712B (en) | Intermediate board, intermediate board with a semiconductor device, substrate board with an intermediate board, structural member including a semiconductor device, an intermediate board and a substrate board, and method of producing an intermediate board | |
| US7358445B1 (en) | Circuit substrate and apparatus including the circuit substrate | |
| US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
| US20070026196A1 (en) | Laminated electronic component and method for producing the same | |
| US7287323B1 (en) | Materials and structure for a high reliability BGA connection between LTCC and PB boards | |
| JP2004304159A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| CN109075133A (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JP2004221388A (ja) | 電子部品搭載用多層基板及びその製造方法 | |
| JP3199637B2 (ja) | 多層配線基板の製造方法 | |
| US20090071700A1 (en) | Wiring board with columnar conductor and method of making same | |
| JP2001007236A (ja) | ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法 | |
| JP2005268672A (ja) | 基板 | |
| JP4841234B2 (ja) | ビアアレイキャパシタ内蔵配線基板の製造方法 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP5067107B2 (ja) | 回路基板および半導体装置 | |
| JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
| JP2006222443A (ja) | 接続構造、その形成方法、回路基板、実装基板に表面実装された電子部品、および接続部材の形成方法 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2004356619A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| KR20050081472A (ko) | 볼 그리드 어레이 패키지 및 그의 제조 방법 |