JP3502759B2 - 半導体素子の実装構造、並びに配線基板の実装構造 - Google Patents
半導体素子の実装構造、並びに配線基板の実装構造Info
- Publication number
- JP3502759B2 JP3502759B2 JP01884098A JP1884098A JP3502759B2 JP 3502759 B2 JP3502759 B2 JP 3502759B2 JP 01884098 A JP01884098 A JP 01884098A JP 1884098 A JP1884098 A JP 1884098A JP 3502759 B2 JP3502759 B2 JP 3502759B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- thermal expansion
- wiring
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁基板と、メタ
ライズ配線層を備えた配線基板の表面に、半導体素子を
ロウ付け実装した実装構造、ならびに半導体素子を搭載
した配線基板の実装構造の改良に関するものである。
ライズ配線層を備えた配線基板の表面に、半導体素子を
ロウ付け実装した実装構造、ならびに半導体素子を搭載
した配線基板の実装構造の改良に関するものである。
【０００２】
【従来技術】一般に、配線基板は、絶縁基板の表面ある
いは内部にメタライズ配線層が配設された構造からな
る。また、この配線基板の代表的な例として、半導体素
子、特にＬＳＩ（大規模集積回路素子）等の半導体素子
を収容するためのパッケージは、一般にアルミナなどの
セラミックスからなる絶縁基板の表面および内部に、メ
タライズ配線層が配設され、表面に実装される半導体素
子と電気的に接続される。また、絶縁基板の下面または
側面には、外部電気回路基板と電気的に接続するための
接続用端子が備えられ、この接続用端子は、メタライズ
配線層と電気的に接続されている。
いは内部にメタライズ配線層が配設された構造からな
る。また、この配線基板の代表的な例として、半導体素
子、特にＬＳＩ（大規模集積回路素子）等の半導体素子
を収容するためのパッケージは、一般にアルミナなどの
セラミックスからなる絶縁基板の表面および内部に、メ
タライズ配線層が配設され、表面に実装される半導体素
子と電気的に接続される。また、絶縁基板の下面または
側面には、外部電気回路基板と電気的に接続するための
接続用端子が備えられ、この接続用端子は、メタライズ
配線層と電気的に接続されている。
【０００３】そして、かかる半導体素子収納用パッケー
ジは、絶縁基板下面または側面に設けられた接続用端子
と外部電気回路基板表面に形成された配線導体とを半田
等によりロウ付けして電気的に接続することにより実装
される。
ジは、絶縁基板下面または側面に設けられた接続用端子
と外部電気回路基板表面に形成された配線導体とを半田
等によりロウ付けして電気的に接続することにより実装
される。
【０００４】最近にいたり、半導体素子の高集積度に伴
い、これを搭載するパッケージにおける端子数も増大さ
せる必要がある反面、パッケージの小型化も要求されて
いるパッケージの接続用端子の密度を高くすることが必
要となる。
い、これを搭載するパッケージにおける端子数も増大さ
せる必要がある反面、パッケージの小型化も要求されて
いるパッケージの接続用端子の密度を高くすることが必
要となる。
【０００５】従来から、パッケージの接続用端子の構造
としては、ピングリッドアレイ（ＰＧＡ）、クワッドフ
ラットパッケージ（ＱＦＰ）、リードレスチップキャリ
ア（ＬＣＣ）が主流であったが、最近では、高密度化に
適した基板として、基板の下面に接続用端子として、半
田からなる球状端子を設けたボールグリッドアレイ（Ｂ
ＧＡ）等が提案されている。
としては、ピングリッドアレイ（ＰＧＡ）、クワッドフ
ラットパッケージ（ＱＦＰ）、リードレスチップキャリ
ア（ＬＣＣ）が主流であったが、最近では、高密度化に
適した基板として、基板の下面に接続用端子として、半
田からなる球状端子を設けたボールグリッドアレイ（Ｂ
ＧＡ）等が提案されている。
【０００６】このＢＧＡは、半田などのロウ材からなる
球状端子を電極パッドにロウ付けし、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約２００〜４００℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装するものである。
球状端子を電極パッドにロウ付けし、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約２００〜４００℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装するものである。
【０００７】
【発明が解決しようとする課題】しかしながら、ＢＧＡ
のような高密度で接続用端子を形成した配線基板におい
て、絶縁基板として従来より使用されているアルミナ、
ムライトなどのセラミックスを用いると、ガラス−エポ
キシ樹脂複合材料などの有機樹脂を含むプリント基板な
どの外部電気回路基板に表面実装した場合、半導体素子
の作動時に発する熱が絶縁基板と外部電気回路基板の両
方に繰り返し印加され、前記外部電気回路基板と絶縁基
板との熱膨張係数差によって熱応力が発生し、この応力
によって、接続用端子が絶縁基板より剥離したり、接続
部にクラック等が生じ、配線基板を外部電気回路基板に
長期にわたり安定に実装状態を維持できないという問題
があった。
のような高密度で接続用端子を形成した配線基板におい
て、絶縁基板として従来より使用されているアルミナ、
ムライトなどのセラミックスを用いると、ガラス−エポ
キシ樹脂複合材料などの有機樹脂を含むプリント基板な
どの外部電気回路基板に表面実装した場合、半導体素子
の作動時に発する熱が絶縁基板と外部電気回路基板の両
方に繰り返し印加され、前記外部電気回路基板と絶縁基
板との熱膨張係数差によって熱応力が発生し、この応力
によって、接続用端子が絶縁基板より剥離したり、接続
部にクラック等が生じ、配線基板を外部電気回路基板に
長期にわたり安定に実装状態を維持できないという問題
があった。
【０００８】そこで、従来のアルミナ、ムライト等のセ
ラミックスに替えて、特開平８―２７９５７４号、特願
平８−３２２０３８号においては、絶縁基板を高熱膨張
ガラスセラミックスによって形成することによって配線
基板と外部電気回路基板との熱膨張差を小さくすること
により接続信頼性を改善するに至った。
ラミックスに替えて、特開平８―２７９５７４号、特願
平８−３２２０３８号においては、絶縁基板を高熱膨張
ガラスセラミックスによって形成することによって配線
基板と外部電気回路基板との熱膨張差を小さくすること
により接続信頼性を改善するに至った。
【０００９】しかしながら、このような高熱膨張材料を
絶縁基板として用いた場合には、配線基板表面に実装さ
れるシリコンよりなる半導体素子（熱膨張係数：２乃至
３ｐｐｍ／℃）との熱膨張係数差が大きくなり、その結
果、半導体素子と配線基板との熱膨張差により半導体素
子の作動、停止に発生する応力によって配線基板が変形
する等の弊害が発生し、半導体素子の接続用電極と絶縁
基板に設けられたメタライズ配線層との間に接続不良が
生ずるという新たな問題を生していた。
絶縁基板として用いた場合には、配線基板表面に実装さ
れるシリコンよりなる半導体素子（熱膨張係数：２乃至
３ｐｐｍ／℃）との熱膨張係数差が大きくなり、その結
果、半導体素子と配線基板との熱膨張差により半導体素
子の作動、停止に発生する応力によって配線基板が変形
する等の弊害が発生し、半導体素子の接続用電極と絶縁
基板に設けられたメタライズ配線層との間に接続不良が
生ずるという新たな問題を生していた。
【００１０】かかる問題は、半導体素子の底面に設けら
れた接続用電極と、配線基板表面のメタライズ配線層と
をロウ付けにより接続するとともに、半導体素子のサイ
ズが配線基板のサイズにより近似したチップサイズパッ
ケージ等において特に顕著に見られる。
れた接続用電極と、配線基板表面のメタライズ配線層と
をロウ付けにより接続するとともに、半導体素子のサイ
ズが配線基板のサイズにより近似したチップサイズパッ
ケージ等において特に顕著に見られる。
【００１１】従って、本発明は、絶縁基板が高熱膨張特
性を有するセラミック配線基板表面に半導体素子をロウ
付けにより実装する際に、強固に且つ長期にわたり安定
した接続状態を維持できる高信頼性の半導体素子の実装
構造を提供することを目的とするものである。
性を有するセラミック配線基板表面に半導体素子をロウ
付けにより実装する際に、強固に且つ長期にわたり安定
した接続状態を維持できる高信頼性の半導体素子の実装
構造を提供することを目的とするものである。
【００１２】さらに、本発明は、半導体素子を搭載した
セラミック配線基板を、有機樹脂を含む絶縁基体を具備
する外部電気回路基板に対して強固に且つ長期にわたり
安定した接続状態を維持できる高信頼性の配線基板の実
装構造を提供することを目的とするものである。
セラミック配線基板を、有機樹脂を含む絶縁基体を具備
する外部電気回路基板に対して強固に且つ長期にわたり
安定した接続状態を維持できる高信頼性の配線基板の実
装構造を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】本発明者らは、半導体素
子の配線基板へのロウ付け実装時または半導体素子の作
動時において発生する熱応力を緩和させる方法について
検討を重ねた結果、半導体素子の接続用電極形成面の反
対の表面に高熱膨張の樹脂を被着することにより、半導
体素子と絶縁基板との反りを抑え、長期にわたり安定し
た実装が実現できることを見いだし、本発明に至った。
子の配線基板へのロウ付け実装時または半導体素子の作
動時において発生する熱応力を緩和させる方法について
検討を重ねた結果、半導体素子の接続用電極形成面の反
対の表面に高熱膨張の樹脂を被着することにより、半導
体素子と絶縁基板との反りを抑え、長期にわたり安定し
た実装が実現できることを見いだし、本発明に至った。
【００１４】即ち、本発明の半導体素子の実装構造は、
−４０℃乃至８０℃における熱膨張係数が８乃至２５ｐ
ｐｍ／℃のセラミック絶縁基板と、該絶縁基板表面に配
設されたメタライズ配線層と、外部電気回路基板との接
続用端子を備えた配線基板の表面に、底面に接続用電極
を備えた半導体素子を載置し、前記配線基板のメタライ
ズ配線層と前記半導体素子の接続用電極とをロウ付けす
るとともに、前記半導体素子の表面に−４０℃乃至８０
℃における熱膨張係数が１０乃至６０ｐｐｍ／℃、前記
温度範囲におけるヤング率が３〜３０ＧＰａの樹脂組成
物を被着した樹脂層を形成したことを特徴とするもので
ある。
−４０℃乃至８０℃における熱膨張係数が８乃至２５ｐ
ｐｍ／℃のセラミック絶縁基板と、該絶縁基板表面に配
設されたメタライズ配線層と、外部電気回路基板との接
続用端子を備えた配線基板の表面に、底面に接続用電極
を備えた半導体素子を載置し、前記配線基板のメタライ
ズ配線層と前記半導体素子の接続用電極とをロウ付けす
るとともに、前記半導体素子の表面に−４０℃乃至８０
℃における熱膨張係数が１０乃至６０ｐｐｍ／℃、前記
温度範囲におけるヤング率が３〜３０ＧＰａの樹脂組成
物を被着した樹脂層を形成したことを特徴とするもので
ある。
【００１５】また、本発明の配線基板の実装構造は、−
４０℃乃至８０℃における熱膨張係数が８乃至２５ｐｐ
ｍ／℃のセラミック絶縁基板と、該絶縁基板表面に配設
されたメタライズ配線層と、外部電気回路基板との接続
用端子を備えた配線基板を、有機樹脂を含有する絶縁基
体の表面に配線導体が被着された外部電気回路基板の前
記配線導体に、前記接続用端子をロウ付けして実装され
てなる配線基板の実装構造において、前記配線基板の表
面に、底面に接続用電極を備えた半導体素子を載置し、
前記配線基板のメタライズ配線層と前記半導体素子の接
続用電極とをロウ付けするとともに、前記半導体素子の
表面に−４０℃乃至８０℃における熱膨張係数が１０乃
至６０ｐｐｍ／℃、前記温度範囲におけるヤング率が３
〜３０ＧＰａの樹脂組成物を被着した樹脂層を形成した
ことを特徴とする。
４０℃乃至８０℃における熱膨張係数が８乃至２５ｐｐ
ｍ／℃のセラミック絶縁基板と、該絶縁基板表面に配設
されたメタライズ配線層と、外部電気回路基板との接続
用端子を備えた配線基板を、有機樹脂を含有する絶縁基
体の表面に配線導体が被着された外部電気回路基板の前
記配線導体に、前記接続用端子をロウ付けして実装され
てなる配線基板の実装構造において、前記配線基板の表
面に、底面に接続用電極を備えた半導体素子を載置し、
前記配線基板のメタライズ配線層と前記半導体素子の接
続用電極とをロウ付けするとともに、前記半導体素子の
表面に−４０℃乃至８０℃における熱膨張係数が１０乃
至６０ｐｐｍ／℃、前記温度範囲におけるヤング率が３
〜３０ＧＰａの樹脂組成物を被着した樹脂層を形成した
ことを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明を実施例を示す添付
図面に基づき詳細に説明する。図１は、本発明の実装構
造の一例を示す概略断面図である。本発明における配線
基板は、その表面あるいは内部にはメタライズ配線層が
配設された、いわゆる配線基板を基本構造とするもの
で、図１は、本発明における配線基板としてＢＧＡ型パ
ッケージを例としたものであり、Ａは半導体素子、Ｂは
ＢＧＡ型パッケージ、Ｃは外部電気回路基板である。
図面に基づき詳細に説明する。図１は、本発明の実装構
造の一例を示す概略断面図である。本発明における配線
基板は、その表面あるいは内部にはメタライズ配線層が
配設された、いわゆる配線基板を基本構造とするもの
で、図１は、本発明における配線基板としてＢＧＡ型パ
ッケージを例としたものであり、Ａは半導体素子、Ｂは
ＢＧＡ型パッケージ、Ｃは外部電気回路基板である。
【００１７】図１において、パッケージＢは、セラミッ
ク絶縁基板１の表面および内部にメタライズ配線層２が
被着形成されており、またパッケージＢの底面には、接
続パッド３が形成され、絶縁基板１の表面及び内部に配
設されたメタライズ配線層２と電気的に接続されてい
る。この図１のＢＧＡ型パッケージにおいては、接続パ
ッド３には、接続用端子として球状端子４が半田などに
より接続されている。
ク絶縁基板１の表面および内部にメタライズ配線層２が
被着形成されており、またパッケージＢの底面には、接
続パッド３が形成され、絶縁基板１の表面及び内部に配
設されたメタライズ配線層２と電気的に接続されてい
る。この図１のＢＧＡ型パッケージにおいては、接続パ
ッド３には、接続用端子として球状端子４が半田などに
より接続されている。
【００１８】一方、外部電気回路基板Ｃは、いわゆるプ
リント基板からなり、ガラス−エポキシ樹脂、ガラス−
ポリイミド樹脂複合材料などの有機樹脂を含む材料から
成る絶縁基体５の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐ
ｂ−Ｓｎなどの金属からなる配線導体６が被着形成され
たものである。
リント基板からなり、ガラス−エポキシ樹脂、ガラス−
ポリイミド樹脂複合材料などの有機樹脂を含む材料から
成る絶縁基体５の表面に、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐ
ｂ−Ｓｎなどの金属からなる配線導体６が被着形成され
たものである。
【００１９】そして、この外部電気回路基板Ｃの配線導
体６にパッケージＢの球状端子４が半田７などにより接
続されて、パッケージＢが外部電気回路基板Ｃ表面に実
装されている。
体６にパッケージＢの球状端子４が半田７などにより接
続されて、パッケージＢが外部電気回路基板Ｃ表面に実
装されている。
【００２０】かかる実装構造において、パッケージＢを
構成する絶縁基板１は、−４０℃乃至８０℃における熱
膨張係数が８乃至２５ｐｐｍ／℃のセラミックスから構
成される。これは、有機樹脂を含む絶縁基体５を具備す
る外部電気回路基板Ｃとの熱膨張係数を近似させること
により、パッケージＢと外部電気回路基板Ｃとの長期接
続信頼性を得るために必要である。よって、絶縁基板１
の熱膨張係数が８ｐｐｍ／℃よりも小さいか、あるいは
２５ｐｐｍ／℃よりも大きいと、外部電気回路基板Ｃと
の熱膨張差が大きくなり、熱膨張差に起因する応力によ
って接続信頼性が損なわれるためである。
構成する絶縁基板１は、−４０℃乃至８０℃における熱
膨張係数が８乃至２５ｐｐｍ／℃のセラミックスから構
成される。これは、有機樹脂を含む絶縁基体５を具備す
る外部電気回路基板Ｃとの熱膨張係数を近似させること
により、パッケージＢと外部電気回路基板Ｃとの長期接
続信頼性を得るために必要である。よって、絶縁基板１
の熱膨張係数が８ｐｐｍ／℃よりも小さいか、あるいは
２５ｐｐｍ／℃よりも大きいと、外部電気回路基板Ｃと
の熱膨張差が大きくなり、熱膨張差に起因する応力によ
って接続信頼性が損なわれるためである。
【００２１】また、パッケージＢの表面に実装される半
導体素子Ａは、その底面に複数の接続用電極８が設けら
れており、パッケージＢの表面のメタライズ配線層２と
半田などのロウ材により電気的に接続されており、その
周りは通常、熱硬化性樹脂からなるアンダーフィル材９
で補強されている。
導体素子Ａは、その底面に複数の接続用電極８が設けら
れており、パッケージＢの表面のメタライズ配線層２と
半田などのロウ材により電気的に接続されており、その
周りは通常、熱硬化性樹脂からなるアンダーフィル材９
で補強されている。
【００２２】本発明によれば、上記の半導体素子Ａをパ
ッケージＢの表面にロウ付け実装した構造において、半
導体素子Ａの上面、即ち、半導体素子ＡのパッケージＢ
への実装面の反対側の面に、高熱膨張特性の樹脂組成物
を被着して樹脂層１０を形成する。
ッケージＢの表面にロウ付け実装した構造において、半
導体素子Ａの上面、即ち、半導体素子ＡのパッケージＢ
への実装面の反対側の面に、高熱膨張特性の樹脂組成物
を被着して樹脂層１０を形成する。
【００２３】この樹脂層１０は、−４０℃乃至８０℃に
おける熱膨張係数が１０乃至６０ｐｐｍ／℃、特に、１
５〜５０ｐｐｍ／℃、さらには２０〜４０ｐｐｍ／℃で
あること、さらには、前記温度範囲におけるヤング率が
３〜３０ＧＰａ、特に５〜２０ＧＰａであることが重要
である。
おける熱膨張係数が１０乃至６０ｐｐｍ／℃、特に、１
５〜５０ｐｐｍ／℃、さらには２０〜４０ｐｐｍ／℃で
あること、さらには、前記温度範囲におけるヤング率が
３〜３０ＧＰａ、特に５〜２０ＧＰａであることが重要
である。
【００２４】本発明における実装構造においては、低熱
膨張の半導体素子Ａと高熱膨張のパッケージＢとの熱膨
張差によって、半導体素子Ａに圧縮応力が、パッケージ
Ｂ側には引張応力が発生しており、その応力によってパ
ッケージＢが変形し、パッケージＢと外部電気回路基板
Ｃとの接続が不安定となる。
膨張の半導体素子Ａと高熱膨張のパッケージＢとの熱膨
張差によって、半導体素子Ａに圧縮応力が、パッケージ
Ｂ側には引張応力が発生しており、その応力によってパ
ッケージＢが変形し、パッケージＢと外部電気回路基板
Ｃとの接続が不安定となる。
【００２５】そこで、本発明により、半導体素子Ａの表
面に上記高熱膨張係数、ヤング率の樹脂層１０を形成す
ることにより、樹脂層１０と半導体素子Ａとの熱膨張係
数差によって前記低熱膨張の半導体素子Ａと高熱膨張の
パッケージＢとの熱膨張差によって発生する圧縮応力と
は反対方向の圧縮応力が発生することになり、これらの
圧縮応力によって互いに相殺される結果、パッケージＢ
の反りを抑えるとともに、外部電気回路基板Ｃとの接続
部の発生応力を小さくすることができる。
面に上記高熱膨張係数、ヤング率の樹脂層１０を形成す
ることにより、樹脂層１０と半導体素子Ａとの熱膨張係
数差によって前記低熱膨張の半導体素子Ａと高熱膨張の
パッケージＢとの熱膨張差によって発生する圧縮応力と
は反対方向の圧縮応力が発生することになり、これらの
圧縮応力によって互いに相殺される結果、パッケージＢ
の反りを抑えるとともに、外部電気回路基板Ｃとの接続
部の発生応力を小さくすることができる。
【００２６】この樹脂層１０の熱膨張係数又はヤング率
が、上記範囲よりも小さいと、この樹脂層１０の被着に
よる応力の相殺効果が十分でなく、パッケージＢと半導
体素子Ａとの熱膨張係数差で生じる応力によりパッケー
ジＢが反り、外部電気回路基板Ｃとの接続部に高応力が
発生してしまう。
が、上記範囲よりも小さいと、この樹脂層１０の被着に
よる応力の相殺効果が十分でなく、パッケージＢと半導
体素子Ａとの熱膨張係数差で生じる応力によりパッケー
ジＢが反り、外部電気回路基板Ｃとの接続部に高応力が
発生してしまう。
【００２７】また、樹脂層１０の熱膨張係数又はヤング
率が前記範囲より大きいと、この樹脂層１０と半導体素
子Ａに発生する応力が、半導体素子ＡとパッケージＢと
の間に発生する応力より大きくなり、パッケージＢが逆
側に反り、外部電気回路基板Ｃとの接続部に高応力が発
生してしまう。
率が前記範囲より大きいと、この樹脂層１０と半導体素
子Ａに発生する応力が、半導体素子ＡとパッケージＢと
の間に発生する応力より大きくなり、パッケージＢが逆
側に反り、外部電気回路基板Ｃとの接続部に高応力が発
生してしまう。
【００２８】この樹脂層１０の材質は、例えばフェノー
ル樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、不
飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリイ
ミド樹脂、シリコーン樹脂、ポリウレタン樹脂などを挙
げることができる。これらの中でもビスフェノール系エ
ポキシ樹脂、フェノールノボラック系エポキシ樹脂、ク
レゾールノボラック系エポキシ樹脂、ブロム化エポキシ
樹脂、脂環式エポキシ樹脂などのエポキシ樹脂等のエポ
キシ樹脂が特に好ましい。
ル樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、不
飽和ポリエステル樹脂、フタル酸ジアリル樹脂、ポリイ
ミド樹脂、シリコーン樹脂、ポリウレタン樹脂などを挙
げることができる。これらの中でもビスフェノール系エ
ポキシ樹脂、フェノールノボラック系エポキシ樹脂、ク
レゾールノボラック系エポキシ樹脂、ブロム化エポキシ
樹脂、脂環式エポキシ樹脂などのエポキシ樹脂等のエポ
キシ樹脂が特に好ましい。
【００２９】また、樹脂層１０の熱膨張係数およびヤン
グ率を前記の範囲に制御するためには、前記樹脂内にフ
ィラーとして、石英ガラス、アルミナ、マイカ、ジルコ
ニウムシリケート、リチウムシリケートなどの無機物を
前記樹脂層１００重量部に対し、２５〜３００重量部を
配合することにより調整できる。
グ率を前記の範囲に制御するためには、前記樹脂内にフ
ィラーとして、石英ガラス、アルミナ、マイカ、ジルコ
ニウムシリケート、リチウムシリケートなどの無機物を
前記樹脂層１００重量部に対し、２５〜３００重量部を
配合することにより調整できる。
【００３０】本発明において、半導体素子Ａの表面への
樹脂層１０の形成は、半導体素子ＡをパッケージＢに実
装後、ディスペンサーにより樹脂組成物を所定厚みで塗
布する。その後、乾燥機により１００乃至２００℃に加
熱し硬化させることにより樹脂層１０を形成できる。
樹脂層１０の形成は、半導体素子ＡをパッケージＢに実
装後、ディスペンサーにより樹脂組成物を所定厚みで塗
布する。その後、乾燥機により１００乃至２００℃に加
熱し硬化させることにより樹脂層１０を形成できる。
【００３１】なお、本発明におけるパッケージＢの熱膨
張係数が８乃至２５ｐｐｍ／℃で、ヤング率が２００Ｇ
Ｐａ以下の絶縁基板１は、例えば前記特願平８―３２２
０３８号の明細書中に記載されているような、リチウム
珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ系ガラス、Ｂａ
Ｏ系ガラス等のガラス成分にエンスタタイト、フォルス
テライト、フォルステライトとＳｉＯ2 系フィラー、Ｍ
ｇＯ、ＺｒＯ2 、ペタライト等の各種セラミックフィラ
ーの複合材料によって形成される。
張係数が８乃至２５ｐｐｍ／℃で、ヤング率が２００Ｇ
Ｐａ以下の絶縁基板１は、例えば前記特願平８―３２２
０３８号の明細書中に記載されているような、リチウム
珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ系ガラス、Ｂａ
Ｏ系ガラス等のガラス成分にエンスタタイト、フォルス
テライト、フォルステライトとＳｉＯ2 系フィラー、Ｍ
ｇＯ、ＺｒＯ2 、ペタライト等の各種セラミックフィラ
ーの複合材料によって形成される。
【００３２】例えば、上記ガラス２０〜９０体積％、上
記フィラー成分８０〜１０体積％の割合で混合した混合
粉末に、適宜有機バインダーを添加してスラリーを形成
し、そのスラリーをシート状に成形した後、そのシート
状成形体の表面に、銅、金、銀などの低抵抗金属を含む
導体ペーストを印刷塗布する。また所望により、シート
状成形体の所定箇所にマイクロドリルやレーザー等によ
りスルーホールを形成して、ホール内に前記導体ペース
トを充填する。そして、そのシート状成形体を複数積層
圧着して積層体を作製した後、これを窒素雰囲気、ある
いは水蒸気を含む窒素雰囲気中で脱脂後、８００〜１０
００℃の温度で焼成することにより作製できる。
記フィラー成分８０〜１０体積％の割合で混合した混合
粉末に、適宜有機バインダーを添加してスラリーを形成
し、そのスラリーをシート状に成形した後、そのシート
状成形体の表面に、銅、金、銀などの低抵抗金属を含む
導体ペーストを印刷塗布する。また所望により、シート
状成形体の所定箇所にマイクロドリルやレーザー等によ
りスルーホールを形成して、ホール内に前記導体ペース
トを充填する。そして、そのシート状成形体を複数積層
圧着して積層体を作製した後、これを窒素雰囲気、ある
いは水蒸気を含む窒素雰囲気中で脱脂後、８００〜１０
００℃の温度で焼成することにより作製できる。
【００３３】
【実施例】表１に示す各種セラミック材料について、５
×４×４０ｍｍの形状の焼結体を作製した後、各焼結体
について熱膨張係数を測定した。測定値を表１に示す。
×４×４０ｍｍの形状の焼結体を作製した後、各焼結体
について熱膨張係数を測定した。測定値を表１に示す。
【００３４】また、表１に示す各種セラミック材料を用
いて、それらに銅からなるメタライズ配線層、スルーホ
ール導体を形成し、また、配線基板上面のスルーホール
導体に接続する個所に多数の半導体素子と接続される電
極用パッドを形成し、さらに底面には、外部電気回路基
板と接続するための接続用パッドを形成し、メタライズ
配線層、スルーホール導体、電極パッド、接続用パッド
とともに絶縁基板と、窒素雰囲気中で９５０℃で同時焼
成して配線基板を作製した。
いて、それらに銅からなるメタライズ配線層、スルーホ
ール導体を形成し、また、配線基板上面のスルーホール
導体に接続する個所に多数の半導体素子と接続される電
極用パッドを形成し、さらに底面には、外部電気回路基
板と接続するための接続用パッドを形成し、メタライズ
配線層、スルーホール導体、電極パッド、接続用パッド
とともに絶縁基板と、窒素雰囲気中で９５０℃で同時焼
成して配線基板を作製した。
【００３５】そして、配線基板の底面の接続用パッド
に、高融点半田（Ｓｎ：Ｐｂ重量比＝１０：９０）から
なる球状端子を低融点半田（Ｓｎ：Ｐｂ重量比＝６３：
３７）により取り付けて配線基板を作製した。作製した
配線基板は、縦×横が１３ｍｍ×１３ｍｍ、厚みが０．
４ｍｍとした。
に、高融点半田（Ｓｎ：Ｐｂ重量比＝１０：９０）から
なる球状端子を低融点半田（Ｓｎ：Ｐｂ重量比＝６３：
３７）により取り付けて配線基板を作製した。作製した
配線基板は、縦×横が１３ｍｍ×１３ｍｍ、厚みが０．
４ｍｍとした。
【００３６】そして、電極用パッドにＮｉメッキを施し
た後、電極用パッドに対して、０〜４０℃における熱膨
張係数が２．６ｐｐｍ／℃のＳｉからなる半導体素子を
準備し、半導体素子の底面に配設された接続用電極を低
融点半田により接続して実装した後、半導体素子と配線
基板との間の空隙にアンダーフィル材（ビスフェノール
Ａ系エポキシ樹脂）を注入し、１８０℃で２時間熱処理
して硬化させて半導体素子を配線基板に固着した。
た後、電極用パッドに対して、０〜４０℃における熱膨
張係数が２．６ｐｐｍ／℃のＳｉからなる半導体素子を
準備し、半導体素子の底面に配設された接続用電極を低
融点半田により接続して実装した後、半導体素子と配線
基板との間の空隙にアンダーフィル材（ビスフェノール
Ａ系エポキシ樹脂）を注入し、１８０℃で２時間熱処理
して硬化させて半導体素子を配線基板に固着した。
【００３７】その後、配線基板の上面に実装された半導
体素子の上面に表２、表３に示す熱硬化性樹脂に石英ガ
ラスまたはアルミナを表２、表３の比率で配合、混練し
て調製したペーストをディスペンサーにより塗布し、１
５０℃で硬化させて厚さ１．０ｍｍの樹脂層を被着し
た。
体素子の上面に表２、表３に示す熱硬化性樹脂に石英ガ
ラスまたはアルミナを表２、表３の比率で配合、混練し
て調製したペーストをディスペンサーにより塗布し、１
５０℃で硬化させて厚さ１．０ｍｍの樹脂層を被着し
た。
【００３８】その後、半導体素子を実装した配線基板
を、ガラスエポキシ基板からなる０〜４０℃の熱膨張係
数が１４ｐｐｍ／℃の絶縁基体の表面に銅箔からなる配
線導体が形成されたプリント基板に対して、配線基板の
球状端子と、プリント基板の配線導体とが接続されるよ
うに位置合わせして低融点半田を用いて窒素雰囲気中で
２４０℃で３分間熱処理して配線基板をプリント基板の
表面に実装した。
を、ガラスエポキシ基板からなる０〜４０℃の熱膨張係
数が１４ｐｐｍ／℃の絶縁基体の表面に銅箔からなる配
線導体が形成されたプリント基板に対して、配線基板の
球状端子と、プリント基板の配線導体とが接続されるよ
うに位置合わせして低融点半田を用いて窒素雰囲気中で
２４０℃で３分間熱処理して配線基板をプリント基板の
表面に実装した。
【００３９】この配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−４０℃と１２５℃の各温度
に制御した高温槽に１５分／１５分の保持を１サイクル
として最高１０００サイクル繰り返した。
たものを大気の雰囲気にて−４０℃と１２５℃の各温度
に制御した高温槽に１５分／１５分の保持を１サイクル
として最高１０００サイクル繰り返した。
【００４０】そして、１００サイクル毎にプリント基板
の配線導体と配線基板との電気抵抗を測定し電気抵抗に
変化が生じるまでのサイクル数を表２、表３に示した。
の配線導体と配線基板との電気抵抗を測定し電気抵抗に
変化が生じるまでのサイクル数を表２、表３に示した。
【００４１】
【表１】
【００４２】
【表２】
【００４３】
【表３】
【００４４】表２、表３からも明らかなように、半導体
素子の表面に何ら樹脂層を形成しない試料Ｎo.２８〜３
０では、配線基板がプリント基板側との接続側が凹とな
る変形が大きく、配線基板とプリント基板との接続部の
内側に位置する半田接合部の破壊が著しく、いずれも２
００サイクル以下で断線した。
素子の表面に何ら樹脂層を形成しない試料Ｎo.２８〜３
０では、配線基板がプリント基板側との接続側が凹とな
る変形が大きく、配線基板とプリント基板との接続部の
内側に位置する半田接合部の破壊が著しく、いずれも２
００サイクル以下で断線した。
【００４５】これに対して、半導体素子上面に熱膨張係
数が１０乃至６０ｐｐｍ／℃でヤング率が３乃至３０Ｇ
Ｐａの樹脂層を形成した試料Ｎo.４、５、９、１０、１
６、１７、２１、２２では、１０００回までの熱サイク
ル試験においても、配線基板の反り、変形はなく、配線
基板と外部電気回路基板間に電気抵抗変化は全く見られ
ず、極めて安定で良好な電気的接続を維持された。
数が１０乃至６０ｐｐｍ／℃でヤング率が３乃至３０Ｇ
Ｐａの樹脂層を形成した試料Ｎo.４、５、９、１０、１
６、１７、２１、２２では、１０００回までの熱サイク
ル試験においても、配線基板の反り、変形はなく、配線
基板と外部電気回路基板間に電気抵抗変化は全く見られ
ず、極めて安定で良好な電気的接続を維持された。
【００４６】しかし、樹脂層の熱膨張係数およびヤング
率が本発明の範囲を逸脱する試料では、配線基板がプリ
ント基板側との接続側が凹となる変形が１００μｍ以上
と大きく、配線基板とプリント基板側との接続部の内側
で接続不良が発生したり（試料Ｎo.１、２、７、１３、
１４）、変形量は１００μｍ未満であっても内側で接続
不良が発生したり（試料Ｎo.３、８、１５、１９、２
０）、樹脂層が半導体素子から剥がれる（試料Ｎo.６、
１１、１２、１８、２３、２４）等の不具合が生じ、実
装後の信頼性に欠けることがわかる。
率が本発明の範囲を逸脱する試料では、配線基板がプリ
ント基板側との接続側が凹となる変形が１００μｍ以上
と大きく、配線基板とプリント基板側との接続部の内側
で接続不良が発生したり（試料Ｎo.１、２、７、１３、
１４）、変形量は１００μｍ未満であっても内側で接続
不良が発生したり（試料Ｎo.３、８、１５、１９、２
０）、樹脂層が半導体素子から剥がれる（試料Ｎo.６、
１１、１２、１８、２３、２４）等の不具合が生じ、実
装後の信頼性に欠けることがわかる。
【００４７】さらに、絶縁基板材料の熱膨張係数が８ｐ
ｐｍ／℃未満の試料Ｎo.２５〜２７でも、配線基板がプ
リント基板との接続側に対して凸となる変形がわずか生
じ、接続部の外側において接続不良が生じた。
ｐｍ／℃未満の試料Ｎo.２５〜２７でも、配線基板がプ
リント基板との接続側に対して凸となる変形がわずか生
じ、接続部の外側において接続不良が生じた。
【００４８】
【発明の効果】上述した通り、本発明の半導体素子の実
装構造によれば、高熱膨張特性の配線基板に対して低熱
膨張の半導体素子を実装するに際し、半導体素子上面に
高熱膨張、高ヤング率の樹脂組成物を被着させることに
より、配線基板と半導体素子との熱膨張差に起因する応
力を相殺して配線基板の反りを抑制できる結果、半導体
素子を実装した配線基板を、有機樹脂を含む絶縁基体か
らなる外部電気回路基板に対して、長期にわたり正確か
つ強固に電気的接続させることが可能となる。
装構造によれば、高熱膨張特性の配線基板に対して低熱
膨張の半導体素子を実装するに際し、半導体素子上面に
高熱膨張、高ヤング率の樹脂組成物を被着させることに
より、配線基板と半導体素子との熱膨張差に起因する応
力を相殺して配線基板の反りを抑制できる結果、半導体
素子を実装した配線基板を、有機樹脂を含む絶縁基体か
らなる外部電気回路基板に対して、長期にわたり正確か
つ強固に電気的接続させることが可能となる。
【図１】本発明における実装構造を説明するための概略
断面図である。
断面図である。
Ａ 半導体素子、
Ｂ ＢＧＡ型パッケージ
Ｃ 外部電気回路基板
１ 絶縁基板
２ メタライズ配線層
３ 接続パッド
４ 球状端子
５ 絶縁基体
６ 配線導体
７ 半田
８ 接続用電極
９ アンダーフィル材
１０ 樹脂層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 永田 公一
鹿児島県国分市山下町１番４号 京セラ
株式会社総合研究所内
(56)参考文献 特開 平７−111278（ＪＰ，Ａ)
特開 平８−8354（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 23/28
H01L 23/29
H01L 23/31
Claims (2)
- 【請求項１】−４０℃乃至８０℃における熱膨張係数が
８乃至２５ｐｐｍ／℃のセラミック絶縁基板と、該絶縁
基板表面に配設されたメタライズ配線層と、外部電気回
路基板との接続用端子を備えた配線基板の表面に、底面
に接続用電極を備えた半導体素子を載置し、前記配線基
板のメタライズ配線層と前記半導体素子の接続用電極と
をロウ付けするとともに、前記半導体素子の表面に−４
０℃乃至８０℃における熱膨張係数が１０乃至６０ｐｐ
ｍ／℃、前記温度範囲におけるヤング率が３〜３０ＧＰ
ａの樹脂組成物を被着した樹脂層を形成したことを特徴
とする半導体素子の実装構造。 - 【請求項２】−４０℃乃至８０℃における熱膨張係数が
８乃至２５ｐｐｍ／℃のセラミック絶縁基板と、該絶縁
基板表面に配設されたメタライズ配線層と、外部電気回
路基板との接続用端子を備えた配線基板を、有機樹脂を
含有する絶縁基体の表面に配線導体が被着された外部電
気回路基板の前記配線導体に、前記接続用端子をロウ付
けして実装されてなる配線基板の実装構造において、前
記配線基板の表面に、底面に接続用電極を備えた半導体
素子を載置し、前記配線基板のメタライズ配線層と前記
半導体素子の接続用電極とをロウ付けするとともに、前
記半導体素子の表面に−４０℃乃至８０℃における熱膨
張係数が１０乃至６０ｐｐｍ／℃、前記温度範囲におけ
るヤング率が３〜３０ＧＰａの樹脂組成物を被着した樹
脂層を形成したことを特徴とする配線基板の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01884098A JP3502759B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体素子の実装構造、並びに配線基板の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01884098A JP3502759B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体素子の実装構造、並びに配線基板の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220052A JPH11220052A (ja) | 1999-08-10 |
| JP3502759B2 true JP3502759B2 (ja) | 2004-03-02 |
Family
ID=11982767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01884098A Expired - Lifetime JP3502759B2 (ja) | 1998-01-30 | 1998-01-30 | 半導体素子の実装構造、並びに配線基板の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3502759B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
-
1998
- 1998-01-30 JP JP01884098A patent/JP3502759B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220052A (ja) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP3842478B2 (ja) | 半導体素子実装配線基板の実装構造 | |
| JPH09293968A (ja) | 多層配線基板およびその製造方法 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2002184942A (ja) | 実装基板 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3318498B2 (ja) | 半導体素子実装用回路基板 | |
| JP3732923B2 (ja) | 配線基板 | |
| JP4071893B2 (ja) | 配線基板およびその実装構造 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP2000114424A (ja) | 半導体素子実装基板 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP3696835B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002016176A (ja) | 配線基板およびその接続構造 | |
| JP2001015649A (ja) | 半導体素子実装用配線基板および配線基板実装構造 | |
| JP3610239B2 (ja) | 半導体素子搭載用配線基板およびその実装構造 | |
| JP3744678B2 (ja) | 配線基板の実装構造 | |
| JP2000188362A (ja) | 半導体素子の実装構造 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JP2001102492A (ja) | 配線基板およびその実装構造 | |
| JP2003133656A (ja) | 半導体素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |