JP2001015649A - 半導体素子実装用配線基板および配線基板実装構造 - Google Patents
半導体素子実装用配線基板および配線基板実装構造Info
- Publication number
- JP2001015649A JP2001015649A JP11183268A JP18326899A JP2001015649A JP 2001015649 A JP2001015649 A JP 2001015649A JP 11183268 A JP11183268 A JP 11183268A JP 18326899 A JP18326899 A JP 18326899A JP 2001015649 A JP2001015649 A JP 2001015649A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- mounting
- thermal expansion
- ppm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】封止剤にクラックが発生しないことで、十分な
封止性能を達成し、接続における通電性を高めた半導体
素子実装用配線基板を提供する。 【解決手段】４０〜４００℃における熱膨張係数が８〜
２５ｐｐｍ／℃に規定された絶縁基板１の表面および内
部にメタライズ配線層２を配設してなるＢＧＡ型半導体
素子収納用パッケージＡ上に、半導体素子Ｃを載置し、
ＢＧＡ型半導体素子収納用パッケージＡのメタライズ配
線層２および半導体素子Ｃの接続用電極７とをボンディ
ングワイヤ８を用いて接続し、熱硬化性樹脂にフィラー
を混合して４０〜４００℃における熱膨張係数を８〜２
５ｐｐｍ／℃に、ヤング率を３０ＧＰａ以下に規定した
封止剤９により半導体素子Ｃとボンディングワイヤ８と
を封止せしめた半導体素子実装用配線基板Ｐ。
封止性能を達成し、接続における通電性を高めた半導体
素子実装用配線基板を提供する。 【解決手段】４０〜４００℃における熱膨張係数が８〜
２５ｐｐｍ／℃に規定された絶縁基板１の表面および内
部にメタライズ配線層２を配設してなるＢＧＡ型半導体
素子収納用パッケージＡ上に、半導体素子Ｃを載置し、
ＢＧＡ型半導体素子収納用パッケージＡのメタライズ配
線層２および半導体素子Ｃの接続用電極７とをボンディ
ングワイヤ８を用いて接続し、熱硬化性樹脂にフィラー
を混合して４０〜４００℃における熱膨張係数を８〜２
５ｐｐｍ／℃に、ヤング率を３０ＧＰａ以下に規定した
封止剤９により半導体素子Ｃとボンディングワイヤ８と
を封止せしめた半導体素子実装用配線基板Ｐ。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子実装用配
線基板に関し、 とくに表面実装型の配線基板上にボンデ
ィングワイヤを用いて半導体素子を接続した後、半導体
素子とボンディングワイヤとを熱硬化性樹脂からなる封
止剤を用いて封止し接着せしめた熱履歴特性、耐久性お
よび信頼性に優れた半導体素子実装用配線基板に関する
ものである。さらにかかる本発明の半導体素子実装配線
基板を外部電極回路基板上に設けた配線基板実装構造に
関するものである。
線基板に関し、 とくに表面実装型の配線基板上にボンデ
ィングワイヤを用いて半導体素子を接続した後、半導体
素子とボンディングワイヤとを熱硬化性樹脂からなる封
止剤を用いて封止し接着せしめた熱履歴特性、耐久性お
よび信頼性に優れた半導体素子実装用配線基板に関する
ものである。さらにかかる本発明の半導体素子実装配線
基板を外部電極回路基板上に設けた配線基板実装構造に
関するものである。
【０００２】
【従来の技術】配線基板は絶縁基板の表面あるいは内部
にメタライズ配線層を配設したものであって、代表例と
して半導体素子、とくにＬＳＩ（大規模集積回路素子）
等の半導体集積回路素子を載置するための半導体素子収
納用パッケージがある。
にメタライズ配線層を配設したものであって、代表例と
して半導体素子、とくにＬＳＩ（大規模集積回路素子）
等の半導体集積回路素子を載置するための半導体素子収
納用パッケージがある。
【０００３】この半導体素子収納用パッケージ（以下、
半導体素子収納用パッケージをパッケージと略記する）
によれば、アルミナセラミックスからなる絶縁基板の表
面および内部に、タングステンやモリブデン等の高融点
金属粉末からなる複数個のメタライズ配線層を配設した
ものであって、絶縁基板の上面に載置した半導体素子に
対しワイヤを介して電気的に接続する、いわゆるワイヤ
ボンディング方式が採用される。さらに熱硬化性樹脂か
らなる封止剤により半導体素子とボンディングワイヤと
を封止している。
半導体素子収納用パッケージをパッケージと略記する）
によれば、アルミナセラミックスからなる絶縁基板の表
面および内部に、タングステンやモリブデン等の高融点
金属粉末からなる複数個のメタライズ配線層を配設した
ものであって、絶縁基板の上面に載置した半導体素子に
対しワイヤを介して電気的に接続する、いわゆるワイヤ
ボンディング方式が採用される。さらに熱硬化性樹脂か
らなる封止剤により半導体素子とボンディングワイヤと
を封止している。
【０００４】このような構造のパッケージによれば、半
導体素子の集積度が高くなると、半導体素子に形成され
る電極数が増大し、これに伴って配線基板における端子
数も増大する。
導体素子の集積度が高くなると、半導体素子に形成され
る電極数が増大し、これに伴って配線基板における端子
数も増大する。
【０００５】
【発明が解決しようとする課題】上記パッケージを外部
電極回路基板上に実装するための半導体素子実装用配線
基板として使用する場合、配線基板の接続端子と外部電
極回路基板の配線導体とを電気的に接続するが、通常、
外部電極回路基板は樹脂成分を含有する有機質材料また
は有機質材料と無機質材料との複合材で構成されたプリ
ント基板などで構成する。他方、パッケージの絶縁基板
はアルミナ、ムライトなどのセラミックスにより構成
し、２００ＭＰａ以上の高強度を有し、しかも、メタラ
イズ配線層などの多層化技術を使用することで高い信頼
性が得られる。
電極回路基板上に実装するための半導体素子実装用配線
基板として使用する場合、配線基板の接続端子と外部電
極回路基板の配線導体とを電気的に接続するが、通常、
外部電極回路基板は樹脂成分を含有する有機質材料また
は有機質材料と無機質材料との複合材で構成されたプリ
ント基板などで構成する。他方、パッケージの絶縁基板
はアルミナ、ムライトなどのセラミックスにより構成
し、２００ＭＰａ以上の高強度を有し、しかも、メタラ
イズ配線層などの多層化技術を使用することで高い信頼
性が得られる。
【０００６】このような構成の半導体素子実装用配線基
板においては、半導体素子の作動時に発する熱が絶縁基
板と外部電気回路基板の双方に対し繰り返し印加され、
これにより、接続部間に熱応力による歪みが発生してい
た。ちなみに、絶縁基板と外部電気回路基板の熱膨張係
数差は１０ｐｐｍ／℃以上である。
板においては、半導体素子の作動時に発する熱が絶縁基
板と外部電気回路基板の双方に対し繰り返し印加され、
これにより、接続部間に熱応力による歪みが発生してい
た。ちなみに、絶縁基板と外部電気回路基板の熱膨張係
数差は１０ｐｐｍ／℃以上である。
【０００７】パッケージに設けた接続端子が３００個未
満程度に比較的少ない場合には、熱応力による影響が小
さいが、接続端子が３００個以上になる程度まで大型に
なると、熱応力も増大し、そのため、半導体素子の作動
／停止のサイクルによりパッケージの接続端子の外周部
ならびにこの接続端子と外部電気回路基板の配線導体と
の接合界面に応力が集中し、接続端子が絶縁基板より剥
離したり、接続端子が外部電気回路基板の配線導体から
剥離し、その結果、パッケージの接続端子を外部電極回
路の配線導体に長期にわたり安定して電気的接続できな
いという課題があった。
満程度に比較的少ない場合には、熱応力による影響が小
さいが、接続端子が３００個以上になる程度まで大型に
なると、熱応力も増大し、そのため、半導体素子の作動
／停止のサイクルによりパッケージの接続端子の外周部
ならびにこの接続端子と外部電気回路基板の配線導体と
の接合界面に応力が集中し、接続端子が絶縁基板より剥
離したり、接続端子が外部電気回路基板の配線導体から
剥離し、その結果、パッケージの接続端子を外部電極回
路の配線導体に長期にわたり安定して電気的接続できな
いという課題があった。
【０００８】かかる課題を解消するため、パッケージの
絶縁基板の構成材にアルミナ、ムライトなどのセラミッ
クスに代えて、より熱膨張率の大きい高熱膨張率ガラス
セラミックス等を用いることが検討されている（特開平
８−２７９５７４号、特開平１０−１６７８２２号参
照）。
絶縁基板の構成材にアルミナ、ムライトなどのセラミッ
クスに代えて、より熱膨張率の大きい高熱膨張率ガラス
セラミックス等を用いることが検討されている（特開平
８−２７９５７４号、特開平１０−１６７８２２号参
照）。
【０００９】この高熱膨張率ガラスセラミックスは熱膨
張係数が８〜２５ｐｐｍ／℃であり、アルミナセラミッ
クスと比べて相当に高く、パッケージと外部電気回路基
板との間の接続部との間に生ずる接続不良が回避できた
が、その反面、このような高熱膨張率ガラスセラミック
スを用いることで、シリコンからなる半導体素子( 熱膨
張係数：２〜３ｐｐｍ／℃) との熱膨張差が大きくな
り、これにより、配線基板のメタライズ配線層と半導体
素子の接続用電極とをボンディングワイヤを用いて接続
し、さらに半導体素子とボンディングワイヤとを熱硬化
性樹脂を含む封止剤を用いて封止してなるパッケージ
（絶縁基板）を外部電極回路基板に実装した場合、封止
剤と半導体素子の上面コーナー部との間に応力が集中
し、封止剤にクラックが発生し、十分な封止ができず、
その結果、高温高湿試験等の信頼性試験において接続抵
抗が劣化する（電気抵抗が高くなる）という課題が生じ
た。
張係数が８〜２５ｐｐｍ／℃であり、アルミナセラミッ
クスと比べて相当に高く、パッケージと外部電気回路基
板との間の接続部との間に生ずる接続不良が回避できた
が、その反面、このような高熱膨張率ガラスセラミック
スを用いることで、シリコンからなる半導体素子( 熱膨
張係数：２〜３ｐｐｍ／℃) との熱膨張差が大きくな
り、これにより、配線基板のメタライズ配線層と半導体
素子の接続用電極とをボンディングワイヤを用いて接続
し、さらに半導体素子とボンディングワイヤとを熱硬化
性樹脂を含む封止剤を用いて封止してなるパッケージ
（絶縁基板）を外部電極回路基板に実装した場合、封止
剤と半導体素子の上面コーナー部との間に応力が集中
し、封止剤にクラックが発生し、十分な封止ができず、
その結果、高温高湿試験等の信頼性試験において接続抵
抗が劣化する（電気抵抗が高くなる）という課題が生じ
た。
【００１０】したがって、本発明者らは上記事情に鑑み
て、絶縁基板、半導体素子および封止剤に生じる熱応力
を緩和させるべく鋭意研究を重ねた結果、熱膨張係数が
８〜２５ｐｐｍ／℃に規定された絶縁基板に対し、硬化
後の熱膨張係数（４０〜４００℃）が８〜２５ｐｐｍ／
℃に、ヤング率（４０〜４００℃）が３０ＧＰａ以下に
規定されるような材料組成の封止剤を被覆することで、
かかる熱応力が吸収され、その影響が顕著に小さくなる
ことを見出した。
て、絶縁基板、半導体素子および封止剤に生じる熱応力
を緩和させるべく鋭意研究を重ねた結果、熱膨張係数が
８〜２５ｐｐｍ／℃に規定された絶縁基板に対し、硬化
後の熱膨張係数（４０〜４００℃）が８〜２５ｐｐｍ／
℃に、ヤング率（４０〜４００℃）が３０ＧＰａ以下に
規定されるような材料組成の封止剤を被覆することで、
かかる熱応力が吸収され、その影響が顕著に小さくなる
ことを見出した。
【００１１】本発明は上記知見により完成されたもので
あり、その目的はパッケージ等の配線基板およびに半導
体素子に被覆した封止剤にクラックが発生しないこと
で、十分な封止性能を達成し、接続における通電性を高
めた半導体素子実装用配線基板を提供することにある。
あり、その目的はパッケージ等の配線基板およびに半導
体素子に被覆した封止剤にクラックが発生しないこと
で、十分な封止性能を達成し、接続における通電性を高
めた半導体素子実装用配線基板を提供することにある。
【００１２】本発明の他の目的はパッケージ等の配線基
板を外部電気回路基板に表面実装した際し、長期間にわ
たって強固にかつ安定して接続させ、これによって長期
信頼性を達成した配線基板実装構造を提供することにあ
る。
板を外部電気回路基板に表面実装した際し、長期間にわ
たって強固にかつ安定して接続させ、これによって長期
信頼性を達成した配線基板実装構造を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明の半導体素子実装
用配線基板は、４０〜４００℃における熱膨張係数が８
〜２５ｐｐｍ／℃に規定された絶縁基板の表面および内
部にメタライズ配線層を配設してなる配線基板上に、半
導体素子を載置し、この配線基板のメタライズ配線層お
よび半導体素子の接続用電極とをボンディングワイヤを
用いて接続し、熱硬化性樹脂にフィラーを混合して４０
〜４００℃における熱膨張係数を８〜２５ｐｐｍ／℃
に、ヤング率を３０ＧＰａ以下に規定した封止剤により
半導体素子とボンディングワイヤとを封止せしめたこと
を特徴とする。
用配線基板は、４０〜４００℃における熱膨張係数が８
〜２５ｐｐｍ／℃に規定された絶縁基板の表面および内
部にメタライズ配線層を配設してなる配線基板上に、半
導体素子を載置し、この配線基板のメタライズ配線層お
よび半導体素子の接続用電極とをボンディングワイヤを
用いて接続し、熱硬化性樹脂にフィラーを混合して４０
〜４００℃における熱膨張係数を８〜２５ｐｐｍ／℃
に、ヤング率を３０ＧＰａ以下に規定した封止剤により
半導体素子とボンディングワイヤとを封止せしめたこと
を特徴とする。
【００１４】本発明の配線基板実装構造は、かかる本発
明の半導体素子実装用配線基板を外部電極回路基板上に
設けたことを特徴とする。
明の半導体素子実装用配線基板を外部電極回路基板上に
設けたことを特徴とする。
【００１５】
【発明の実施の形態】以下、本発明を図により詳細に説
明する。図１は前記配線基板であるＢＧＡ型半導体素子
収納用パッケージＡ（以下、パッケージＡ）に半導体素
子を実装した半導体素子実装用配線基板Ｐの断面図であ
る。図２は半導体素子実装用配線基板Ｐを外部電気回路
基板Ｂ（以下、回路基板Ｂ）に実装した配線基板実装構
造Ｓの断面図である。
明する。図１は前記配線基板であるＢＧＡ型半導体素子
収納用パッケージＡ（以下、パッケージＡ）に半導体素
子を実装した半導体素子実装用配線基板Ｐの断面図であ
る。図２は半導体素子実装用配線基板Ｐを外部電気回路
基板Ｂ（以下、回路基板Ｂ）に実装した配線基板実装構
造Ｓの断面図である。
【００１６】図１に示すように半導体素子実装用配線基
板ＰはパッケージＡに半導体素子Ｃを実装したものであ
って、このパッケージＡにおいて、絶縁基板１の表面に
は半導体素子Ｃと接続されるメタライズ配線層２が形成
され、接続パッド３が取り付けられている。メタライズ
配線層２はビアホール導体４を通して接続パッド３に電
気的に接続されている。
板ＰはパッケージＡに半導体素子Ｃを実装したものであ
って、このパッケージＡにおいて、絶縁基板１の表面に
は半導体素子Ｃと接続されるメタライズ配線層２が形成
され、接続パッド３が取り付けられている。メタライズ
配線層２はビアホール導体４を通して接続パッド３に電
気的に接続されている。
【００１７】半導体素子Ｃはシリコン（Ｓｉ）材料から
なり、たとえば熱硬化性樹脂からなる接着層６でもって
絶縁基板１の表面に接着固定されている。この熱硬化性
樹脂にノボラック型エポキシ樹脂やビスフェノールＡ型
エポキシ樹脂を使用すると、絶縁基板１との接着性に優
れる点でよい。また、半導体素子Ｃには接続用電極７が
設けられ、ボンディングワイヤ８によってメタライズ配
線層２と電気的に接続されている。さらに半導体素子Ｃ
およびボンディングワイヤ８を封止剤９でもって封止さ
せる。
なり、たとえば熱硬化性樹脂からなる接着層６でもって
絶縁基板１の表面に接着固定されている。この熱硬化性
樹脂にノボラック型エポキシ樹脂やビスフェノールＡ型
エポキシ樹脂を使用すると、絶縁基板１との接着性に優
れる点でよい。また、半導体素子Ｃには接続用電極７が
設けられ、ボンディングワイヤ８によってメタライズ配
線層２と電気的に接続されている。さらに半導体素子Ｃ
およびボンディングワイヤ８を封止剤９でもって封止さ
せる。
【００１８】パッケージＡに半導体素子Ｃを実装するに
は絶縁基板１表面にダイ付け樹脂を塗布した後、半導体
素子Ｃを載置し、約１００〜２００℃の温度で硬化さ
せ、さらに半導体素子Ｃと絶縁基板１上のメタライズ配
線層２をボンディングワイヤ８で接続し、半導体素子Ｃ
とボンディングワイヤ８とを熱硬化性樹脂でもって被覆
し封止した後、約１００〜２００℃の温度で硬化させ、
封止剤９となす。
は絶縁基板１表面にダイ付け樹脂を塗布した後、半導体
素子Ｃを載置し、約１００〜２００℃の温度で硬化さ
せ、さらに半導体素子Ｃと絶縁基板１上のメタライズ配
線層２をボンディングワイヤ８で接続し、半導体素子Ｃ
とボンディングワイヤ８とを熱硬化性樹脂でもって被覆
し封止した後、約１００〜２００℃の温度で硬化させ、
封止剤９となす。
【００１９】図２に示すように上記構成の半導体素子実
装用配線基板Ｐを接続端子５を介して回路基板Ｂに実装
して配線基板実装構造Ｓとする。接続端子５はボール状
の半田ボールにより構成され、接続パッド３に対して半
田等により取着されている。
装用配線基板Ｐを接続端子５を介して回路基板Ｂに実装
して配線基板実装構造Ｓとする。接続端子５はボール状
の半田ボールにより構成され、接続パッド３に対して半
田等により取着されている。
【００２０】回路基板Ｂは絶縁基体１０を主体とし、絶
縁基体１０はエポキシ樹脂、フェノール樹脂、アラミド
樹脂、ポリイミド樹脂、ポリオレフィン樹脂から選ばれ
る少なくとも１種の熱硬化性樹脂に対し、フィラー成分
としてガラスなどを含むガラス−エポキシ樹脂、ガラス
−ポリイミド樹脂複合材料などからなる。この絶縁基体
１０の表面にＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎから
選ばれた少なくとも１種の金属を含む配線層１１が被着
形成されたものであって、プリント基板などに相当す
る。
縁基体１０はエポキシ樹脂、フェノール樹脂、アラミド
樹脂、ポリイミド樹脂、ポリオレフィン樹脂から選ばれ
る少なくとも１種の熱硬化性樹脂に対し、フィラー成分
としてガラスなどを含むガラス−エポキシ樹脂、ガラス
−ポリイミド樹脂複合材料などからなる。この絶縁基体
１０の表面にＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎから
選ばれた少なくとも１種の金属を含む配線層１１が被着
形成されたものであって、プリント基板などに相当す
る。
【００２１】つぎに絶縁基板１と封止剤９を詳述する。絶縁基板１ ４０〜４００℃における熱膨張係数が８〜２５ｐｐｍ／
℃に規定されるようにセラミックスから材料選択すると
よく、望ましくは４０〜４００℃でのヤング率が２００
ＧＰａ以下、好適には１５０ＧＰａ以下のセラミックス
材により構成する。
℃に規定されるようにセラミックスから材料選択すると
よく、望ましくは４０〜４００℃でのヤング率が２００
ＧＰａ以下、好適には１５０ＧＰａ以下のセラミックス
材により構成する。
【００２２】このような特性の材料として、たとえば特
開平１０−１６７８２２号の明細書中に記載されている
ようなリチウム珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ
系ガラス、ＢａＯ系ガラス等のガラス成分に対し、エン
ステタイト、フォルステライト、ＳｉＯ2 系フィラー、
ＭｇＯ、ＺｒＯ2 、ペタライト等の各種セラミックフィ
ラーを混合し、ついで焼成したものがある。
開平１０−１６７８２２号の明細書中に記載されている
ようなリチウム珪酸系ガラス、ＰｂＯ系ガラス、ＺｎＯ
系ガラス、ＢａＯ系ガラス等のガラス成分に対し、エン
ステタイト、フォルステライト、ＳｉＯ2 系フィラー、
ＭｇＯ、ＺｒＯ2 、ペタライト等の各種セラミックフィ
ラーを混合し、ついで焼成したものがある。
【００２３】これらセラミックフィラーのうち、好適に
はＢａＯを５〜４０重量％含有するガラスを２０〜８０
体積％の割合で、クォーツを８０〜２０体積％の割合で
含有する成形体を焼成して得られた焼結体がよい。さら
に好適には焼結体の耐薬品性の観点からクォーツの一部
をジルコニアに置換して得られた焼結体が望ましい。
はＢａＯを５〜４０重量％含有するガラスを２０〜８０
体積％の割合で、クォーツを８０〜２０体積％の割合で
含有する成形体を焼成して得られた焼結体がよい。さら
に好適には焼結体の耐薬品性の観点からクォーツの一部
をジルコニアに置換して得られた焼結体が望ましい。
【００２４】この焼結体であれば、均質の製品を良好な
再現性でもって容易に製造することができ、加えてガラ
ス成分にＢａＯを５〜４０重量％含有することで、屈伏
点が比較的低くなり、これにより、ガラス成分の添加量
が少なくても低温焼成ができ、その結果、Ｃｕ、Ａｇ等
からなるメタライズ配線層と同時に焼成することができ
る。
再現性でもって容易に製造することができ、加えてガラ
ス成分にＢａＯを５〜４０重量％含有することで、屈伏
点が比較的低くなり、これにより、ガラス成分の添加量
が少なくても低温焼成ができ、その結果、Ｃｕ、Ａｇ等
からなるメタライズ配線層と同時に焼成することができ
る。
【００２５】さらにＢａＯ系ガラスの屈伏点が４００〜
８００℃にまで低くなることで、ガラス含有量が低減で
き、これに伴いフィラー量を増加でき、しかも、焼成収
縮開始温度を上げることもできるので、成形時に添加さ
れた有機樹脂等の成形用バインダーを効率的に除去で
き、絶縁体と同時焼成されるメタライズ層との焼成条件
をマッチングできる。このようにＢａＯ系ガラスの屈伏
点を規定する場合、その屈伏点が４００〜６５０℃の範
囲内になるような組成にするとよい。
８００℃にまで低くなることで、ガラス含有量が低減で
き、これに伴いフィラー量を増加でき、しかも、焼成収
縮開始温度を上げることもできるので、成形時に添加さ
れた有機樹脂等の成形用バインダーを効率的に除去で
き、絶縁体と同時焼成されるメタライズ層との焼成条件
をマッチングできる。このようにＢａＯ系ガラスの屈伏
点を規定する場合、その屈伏点が４００〜６５０℃の範
囲内になるような組成にするとよい。
【００２６】封止剤９ 封止剤９は熱硬化性樹脂にフィラーを混合したものであ
って、その混合状態を調整して、硬化後において４０〜
４００℃における熱膨張係数が８〜２５ｐｐｍ／℃に、
ヤング率が３０ＧＰａ以下になるのであれば、さまざま
な組成がある。
って、その混合状態を調整して、硬化後において４０〜
４００℃における熱膨張係数が８〜２５ｐｐｍ／℃に、
ヤング率が３０ＧＰａ以下になるのであれば、さまざま
な組成がある。
【００２７】この熱硬化性樹脂には、たとえばフェノー
ル樹脂、 ユリア樹脂、 メラミン樹脂、 エポキシ樹脂、 不
飽和ポリエステル樹脂、 フタル酸ジアリル樹脂、 ポリイ
ミド樹脂、 シリコーン樹脂、 ポリウレタン樹脂などがあ
り、就中、ビスフェノール系エポキシ樹脂、 フェノール
ノボラック系エポキシ樹脂、 クレゾールノボラック系エ
ポキシ樹脂、 ブロム化エポキシ樹脂、 脂環式エポキシ樹
脂などのエポキシ樹脂が好ましい。 また、封止剤のヤング率および熱膨張係数を前記の範囲
に制御するためには、熱硬化性樹脂に対して、石英ガラ
ス、アルミナ、マイカ、ジルコニウムシリカケート、リ
チウムシリケート等の無機質を前記熱硬化性樹脂１００
重量部に対して、１００〜１５０重量部でもって配合し
て調整する。
ル樹脂、 ユリア樹脂、 メラミン樹脂、 エポキシ樹脂、 不
飽和ポリエステル樹脂、 フタル酸ジアリル樹脂、 ポリイ
ミド樹脂、 シリコーン樹脂、 ポリウレタン樹脂などがあ
り、就中、ビスフェノール系エポキシ樹脂、 フェノール
ノボラック系エポキシ樹脂、 クレゾールノボラック系エ
ポキシ樹脂、 ブロム化エポキシ樹脂、 脂環式エポキシ樹
脂などのエポキシ樹脂が好ましい。 また、封止剤のヤング率および熱膨張係数を前記の範囲
に制御するためには、熱硬化性樹脂に対して、石英ガラ
ス、アルミナ、マイカ、ジルコニウムシリカケート、リ
チウムシリケート等の無機質を前記熱硬化性樹脂１００
重量部に対して、１００〜１５０重量部でもって配合し
て調整する。
【００２８】このように組成を調整することで、熱硬化
性樹脂が硬化した後での封止剤９の熱膨張係数を８〜２
５ｐｐｍ／℃に、かつヤング率を３０ＧＰａ以下にす
る。
性樹脂が硬化した後での封止剤９の熱膨張係数を８〜２
５ｐｐｍ／℃に、かつヤング率を３０ＧＰａ以下にす
る。
【００２９】熱膨張係数が８ｐｐｍ／℃未満になると、
フィラー量が多くなり、そのために樹脂の流動性が低く
なり、実装効率が低下し、さらに絶縁基板１に対する接
着力が低下する。また、２５ｐｐｍ／℃を超えると高温
時と低温時との間での熱膨張および熱収縮の差が大きく
なり、封止剤９と半導体素子Ｃの上面コーナー部との間
に応力が集中し、封止剤９にクラックが発生する。望ま
しくは熱膨張係数を８〜２０ｐｐｍ／℃にするとよい。
フィラー量が多くなり、そのために樹脂の流動性が低く
なり、実装効率が低下し、さらに絶縁基板１に対する接
着力が低下する。また、２５ｐｐｍ／℃を超えると高温
時と低温時との間での熱膨張および熱収縮の差が大きく
なり、封止剤９と半導体素子Ｃの上面コーナー部との間
に応力が集中し、封止剤９にクラックが発生する。望ま
しくは熱膨張係数を８〜２０ｐｐｍ／℃にするとよい。
【００３０】また、封止剤９のヤング率は３０ＧＰａ以
下に、好適には２５ＧＰａ以下にするとよく、ヤング率
が３０ＧＰａを超えると変形量が小さく、封止剤９と半
導体素子Ｃの上面コーナー部との間に応力が集中し、封
止剤９にクラックが発生する。
下に、好適には２５ＧＰａ以下にするとよく、ヤング率
が３０ＧＰａを超えると変形量が小さく、封止剤９と半
導体素子Ｃの上面コーナー部との間に応力が集中し、封
止剤９にクラックが発生する。
【００３１】かくして本発明の半導体素子実装用配線基
板Ｐによれば、絶縁基板１の熱膨張係数を８〜２５ｐｐ
ｍ／℃（４０〜４００℃）に、望ましくはヤング率を２
００ＧＰａ以下（４０〜４００℃）に規定するととも
に、封止剤９の熱膨張係数を８〜２５ｐｐｍ／℃（４０
〜４００℃）に、ヤング率を３０ＧＰａ以下に規定する
ことで、半導体素子Ｃなどに起因する熱応力が絶縁基板
１のたわみにより吸収されるとともに、絶縁基板１と封
止剤９の熱硬化性樹脂（ポッティング樹脂）との双方の
熱膨張係数を近づけることで、基板に反りが発生するこ
とがなく、回路基板Ｂとの接続部に発生する応力を低減
でき、封止剤９と半導体素子Ｃの上面コーナー部との間
に発生する応力の集中が回避され、その結果、封止剤９
にクラックが発生しなくなり、半導体素子Ｃおよびボン
ディングワイヤ８が保護され、長期使用に対し高い信頼
性が達成される。
板Ｐによれば、絶縁基板１の熱膨張係数を８〜２５ｐｐ
ｍ／℃（４０〜４００℃）に、望ましくはヤング率を２
００ＧＰａ以下（４０〜４００℃）に規定するととも
に、封止剤９の熱膨張係数を８〜２５ｐｐｍ／℃（４０
〜４００℃）に、ヤング率を３０ＧＰａ以下に規定する
ことで、半導体素子Ｃなどに起因する熱応力が絶縁基板
１のたわみにより吸収されるとともに、絶縁基板１と封
止剤９の熱硬化性樹脂（ポッティング樹脂）との双方の
熱膨張係数を近づけることで、基板に反りが発生するこ
とがなく、回路基板Ｂとの接続部に発生する応力を低減
でき、封止剤９と半導体素子Ｃの上面コーナー部との間
に発生する応力の集中が回避され、その結果、封止剤９
にクラックが発生しなくなり、半導体素子Ｃおよびボン
ディングワイヤ８が保護され、長期使用に対し高い信頼
性が達成される。
【００３２】
【実施例】表１に示すとおり３種類のセラミックス（絶
縁基板材Ａ、Ｂ、Ｃ）を用意し、各々のセラミックス材
料でもって５×４×４０ｍｍの形状の焼結体を作製し
た。
縁基板材Ａ、Ｂ、Ｃ）を用意し、各々のセラミックス材
料でもって５×４×４０ｍｍの形状の焼結体を作製し
た。
【００３３】
【表１】
【００３４】ついで、各焼結体についてヤング率および
４０〜４００℃における熱膨張係数を測定したところ、
表２に示すような結果が得られた。
４０〜４００℃における熱膨張係数を測定したところ、
表２に示すような結果が得られた。
【００３５】
【表２】
【００３６】また、各絶縁基板材Ａ、Ｂ、Ｃを用いて、
厚み０．４ｍｍの絶縁基板１を作製した。その際、銅を
主成分とするメタライズ配線層およびスルーホールを形
成し、基板上面のスルーホールと接続する箇所には多数
のＣｕメタライズからなる接続パッドを形成した。
厚み０．４ｍｍの絶縁基板１を作製した。その際、銅を
主成分とするメタライズ配線層およびスルーホールを形
成し、基板上面のスルーホールと接続する箇所には多数
のＣｕメタライズからなる接続パッドを形成した。
【００３７】ついで、Ｓｉからなる半導体素子Ｃ（４０
〜４００℃における熱膨張係数：２．６ｐｐｍ／℃）を
ダイ付け樹脂を用いて１５０℃で１時間大気中で接着し
た。その後、半導体素子Ｃと絶縁基板１上のメタライズ
配線層２をボンディングワイヤ８で接続した。
〜４００℃における熱膨張係数：２．６ｐｐｍ／℃）を
ダイ付け樹脂を用いて１５０℃で１時間大気中で接着し
た。その後、半導体素子Ｃと絶縁基板１上のメタライズ
配線層２をボンディングワイヤ８で接続した。
【００３８】しかる後、絶縁基板材Ａ、Ｂ、Ｃからなる
各種絶縁基板１において、さらに半導体素子Ｃとボンデ
ィングワイヤ８の上に表３および表４に示すような各種
封止材を被覆し、１８０℃の加熱温度でもって２時間大
気中にて硬化させ、試料Ｎｏ．１〜試料Ｎｏ．２４の各
種半導体素子実装用配線基板Ｐを作製した。
各種絶縁基板１において、さらに半導体素子Ｃとボンデ
ィングワイヤ８の上に表３および表４に示すような各種
封止材を被覆し、１８０℃の加熱温度でもって２時間大
気中にて硬化させ、試料Ｎｏ．１〜試料Ｎｏ．２４の各
種半導体素子実装用配線基板Ｐを作製した。
【００３９】これらの表にて示すように、封止材の熱硬
化型樹脂としてフェノールノボラック型エポキシ樹脂や
クレゾールノボラック型エポキシ樹脂を使用し、それに
フィラーとして石英ガラスやアルミナを添加し、そし
て、混練し調製したものを用いた。
化型樹脂としてフェノールノボラック型エポキシ樹脂や
クレゾールノボラック型エポキシ樹脂を使用し、それに
フィラーとして石英ガラスやアルミナを添加し、そし
て、混練し調製したものを用いた。
【００４０】
【表３】
【００４１】
【表４】
【００４２】また、これら半導体素子実装用配線基板Ｐ
に使用する封止材の熱膨張係数およびヤング率を表５と
表６に示す。
に使用する封止材の熱膨張係数およびヤング率を表５と
表６に示す。
【００４３】
【表５】
【００４４】
【表６】
【００４５】これら熱膨張係数αおよびヤング率Ｅはつ
ぎのように求めた。樹脂を１５０℃、１時間保持し、硬
化させ、そして、熱膨張係数αはＴＭＡ法（サンプルサ
イズ：３．５×３．５×１５ｍｍ）で、ヤング率ＥはＤ
ＨＡ法（サンプルサイズ：５×０．５×５０ｍｍ）によ
って求めた。
ぎのように求めた。樹脂を１５０℃、１時間保持し、硬
化させ、そして、熱膨張係数αはＴＭＡ法（サンプルサ
イズ：３．５×３．５×１５ｍｍ）で、ヤング率ＥはＤ
ＨＡ法（サンプルサイズ：５×０．５×５０ｍｍ）によ
って求めた。
【００４６】かくして得られた試料Ｎｏ．１〜試料Ｎ
ｏ．２４の半導体素子実装用配線基板Ｐについて、熱サ
イクル試験をおこなったところ、表５と表６に示すよう
な結果が得られた。
ｏ．２４の半導体素子実装用配線基板Ｐについて、熱サ
イクル試験をおこなったところ、表５と表６に示すよう
な結果が得られた。
【００４７】熱サイクル試験については、−４０℃と１
２５℃の各温度に制御した恒温槽中に試験サンプル（半
導体素子実装用配線基板Ｐ）をそれぞれ１５分間ずつ保
持し、これを１サイクルとし、このサイクルを最高１０
００回まで繰り返した。そして、各サイクル毎に半導体
素子とボンディングワイヤについて、それぞれの封止剤
内での剥がれ状態を確認し、剥がれが発生するまでのサ
イクル数をカウントした。
２５℃の各温度に制御した恒温槽中に試験サンプル（半
導体素子実装用配線基板Ｐ）をそれぞれ１５分間ずつ保
持し、これを１サイクルとし、このサイクルを最高１０
００回まで繰り返した。そして、各サイクル毎に半導体
素子とボンディングワイヤについて、それぞれの封止剤
内での剥がれ状態を確認し、剥がれが発生するまでのサ
イクル数をカウントした。
【００４８】これらの表より明らかなように、封止剤の
熱膨張係数が８〜２５ｐｐｍ／℃でヤング率が３０ＧＰ
ａ以下である材料、試料Ｎｏ．４、５、１０、１１、１
７、２０〜２２では半導体素子とボンディングワイヤと
を配線基板上で封止した封止剤の剥がれは、熱サイクル
１０００回までまったく見られず、きわめて安定で良好
な封止状態を維持できた。上記範囲外の試料Ｎo.１〜
３、６〜９、１２〜１６、１８、１９、２３、２４では
１０００サイクル未満で封止剤の剥がれが発生し、実装
後の信頼性に欠けることがわかった。
熱膨張係数が８〜２５ｐｐｍ／℃でヤング率が３０ＧＰ
ａ以下である材料、試料Ｎｏ．４、５、１０、１１、１
７、２０〜２２では半導体素子とボンディングワイヤと
を配線基板上で封止した封止剤の剥がれは、熱サイクル
１０００回までまったく見られず、きわめて安定で良好
な封止状態を維持できた。上記範囲外の試料Ｎo.１〜
３、６〜９、１２〜１６、１８、１９、２３、２４では
１０００サイクル未満で封止剤の剥がれが発生し、実装
後の信頼性に欠けることがわかった。
【００４９】
【発明の効果】以上のとおり、本発明の半導体素子実装
用配線基板によれば、４０〜４００℃における熱膨張係
数が８〜２５ｐｐｍ／℃に規定された絶縁基板の表面お
よび内部にメタライズ配線層を配設してなる配線基板上
に、半導体素子を載置し、さらに熱硬化性樹脂にフィラ
ーを混合して４０〜４００℃における熱膨張係数を８〜
２５ｐｐｍ／℃に、ヤング率を３０ＧＰａ以下に規定し
た封止剤によって封止したことで、その封止剤にクラッ
クが発生しなくなり、これによって十分な封止性能が達
成され、その結果、接続における通電性を高めた半導体
素子実装用配線基板が提供できた。
用配線基板によれば、４０〜４００℃における熱膨張係
数が８〜２５ｐｐｍ／℃に規定された絶縁基板の表面お
よび内部にメタライズ配線層を配設してなる配線基板上
に、半導体素子を載置し、さらに熱硬化性樹脂にフィラ
ーを混合して４０〜４００℃における熱膨張係数を８〜
２５ｐｐｍ／℃に、ヤング率を３０ＧＰａ以下に規定し
た封止剤によって封止したことで、その封止剤にクラッ
クが発生しなくなり、これによって十分な封止性能が達
成され、その結果、接続における通電性を高めた半導体
素子実装用配線基板が提供できた。
【００５０】また、本発明の配線基板実装構造において
は、かかる本発明の半導体素子実装用配線基板を外部電
極回路基板上に表面実装したことで、長期間にわたって
強固にかつ安定して接続でき、これによって長期信頼性
を達成した配線基板実装構造が提供できた。
は、かかる本発明の半導体素子実装用配線基板を外部電
極回路基板上に表面実装したことで、長期間にわたって
強固にかつ安定して接続でき、これによって長期信頼性
を達成した配線基板実装構造が提供できた。
【図１】本発明の半導体素子実装用配線基板の断面図で
ある。
ある。
【図２】本発明の配線基板実装構造の断面図である。
Ａ ＢＧＡ型半導体素子収納用パッケージ Ｂ 外部電気回路基板Ｂ Ｓ 配線基板実装構造 Ｐ 半導体素子実装用配線基板 Ｃ 半導体素子 １ 絶縁基板 ２ メタライズ配線層 ３ 接続パッド ４ ビアホール導体 ５ 接続端子 ６ 接着層 ７ 接続用電極 ８ ボンディングワイヤ ９ 封止剤 １０ 絶縁基体 １１ 配線層
Claims (2)
- 【請求項１】４０〜４００℃における熱膨張係数が８〜
２５ｐｐｍ／℃に規定された絶縁基板の表面および内部
にメタライズ配線層を配設してなる配線基板上に、半導
体素子を載置し、該配線基板のメタライズ配線層および
半導体素子の接続用電極とをボンディングワイヤを用い
て接続し、熱硬化性樹脂にフィラーを混合して４０〜４
００℃における熱膨張係数を８〜２５ｐｐｍ／℃に、ヤ
ング率を３０ＧＰａ以下に規定した封止剤により前記半
導体素子とボンディングワイヤとを封止せしめた半導体
素子実装用配線基板。 - 【請求項２】請求項１の半導体素子実装用配線基板を外
部電極回路基板上に設けた配線基板実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183268A JP2001015649A (ja) | 1999-06-29 | 1999-06-29 | 半導体素子実装用配線基板および配線基板実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11183268A JP2001015649A (ja) | 1999-06-29 | 1999-06-29 | 半導体素子実装用配線基板および配線基板実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015649A true JP2001015649A (ja) | 2001-01-19 |
Family
ID=16132699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11183268A Pending JP2001015649A (ja) | 1999-06-29 | 1999-06-29 | 半導体素子実装用配線基板および配線基板実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015649A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069486A1 (ja) * | 2004-01-19 | 2005-07-28 | Murata Manufacturing Co., Ltd. | 弾性境界波装置 |
| JP2008060309A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2016090413A (ja) * | 2014-11-06 | 2016-05-23 | 日立オートモティブシステムズ株式会社 | 熱式空気流量計 |
| JP2020079808A (ja) * | 2020-03-02 | 2020-05-28 | 日立オートモティブシステムズ株式会社 | 熱式空気流量計 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163002A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 半導体素子実装基板 |
-
1999
- 1999-06-29 JP JP11183268A patent/JP2001015649A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163002A (ja) * | 1997-11-28 | 1999-06-18 | Kyocera Corp | 半導体素子実装基板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005069486A1 (ja) * | 2004-01-19 | 2005-07-28 | Murata Manufacturing Co., Ltd. | 弾性境界波装置 |
| KR100850861B1 (ko) * | 2004-01-19 | 2008-08-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성 경계파 장치 |
| US7486001B2 (en) | 2004-01-19 | 2009-02-03 | Murata Manufacturing Co., Ltd. | Boundary acoustic wave device |
| JP2008060309A (ja) * | 2006-08-31 | 2008-03-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2016090413A (ja) * | 2014-11-06 | 2016-05-23 | 日立オートモティブシステムズ株式会社 | 熱式空気流量計 |
| US10928232B2 (en) | 2014-11-06 | 2021-02-23 | Hitachi Automotive Systems, Ltd. | Thermal air flow meter |
| JP2020079808A (ja) * | 2020-03-02 | 2020-05-28 | 日立オートモティブシステムズ株式会社 | 熱式空気流量計 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JP2001015649A (ja) | 半導体素子実装用配線基板および配線基板実装構造 | |
| KR100744930B1 (ko) | Ｌｔｃｃ 모듈의 제조 방법 | |
| JP3631638B2 (ja) | 半導体素子用パッケージの実装構造 | |
| JP3318498B2 (ja) | 半導体素子実装用回路基板 | |
| JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP3426827B2 (ja) | 半導体装置 | |
| JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP2000286353A (ja) | 半導体素子収納用パッケージ | |
| JP2000252391A (ja) | 半導体素子実装配線基板およびその実装構造 | |
| JP3502759B2 (ja) | 半導体素子の実装構造、並びに配線基板の実装構造 | |
| JP2000114424A (ja) | 半導体素子実装基板 | |
| JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3740225B2 (ja) | 配線基板の実装構造 | |
| JP2000188362A (ja) | 半導体素子の実装構造 | |
| JP2001244390A (ja) | 半導体素子用パッケージおよびその実装構造 | |
| JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
| JP3784221B2 (ja) | 配線基板およびその製造方法 | |
| JP2002324876A (ja) | 配線基板およびその実装構造 | |
| JP2000022017A (ja) | セラミック配線基板およびその実装構造 | |
| JP3450998B2 (ja) | 配線基板およびその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |