JP2000286353A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2000286353A
JP2000286353A JP8891699A JP8891699A JP2000286353A JP 2000286353 A JP2000286353 A JP 2000286353A JP 8891699 A JP8891699 A JP 8891699A JP 8891699 A JP8891699 A JP 8891699A JP 2000286353 A JP2000286353 A JP 2000286353A
Authority
JP
Japan
Prior art keywords
ring
metallized layer
insulating substrate
semiconductor element
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8891699A
Other languages
English (en)
Inventor
Toshiaki Shigeoka
俊昭 重岡
Satoshi Hamano
智 濱野
Shinya Kawai
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8891699A priority Critical patent/JP2000286353A/ja
Publication of JP2000286353A publication Critical patent/JP2000286353A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Ceramic Products (AREA)

Abstract

(57)【要約】 【課題】ガラスセラミック焼結体からなる絶縁基板表面
のメタライズ層に金属製蓋体を強固に接合し大型のパッ
ケージにおいても高い気密信頼性を有する半導体素子収
納用パッケージを提供する。 【解決手段】表面に半導体素子2が実装されるガラスセ
ラミック焼結体からなる絶縁基板1表面の半導体素子2
実装部の周囲にリング状メタライズ層4を形成し、この
リング状メタライズ層4に対して金属製蓋体3をロウ材
11によって接合して半導体素子2を気密に封止する半
導体素子収納用パッケージAにおいて、リング状メタラ
イズ層4の厚みを3〜30μmとし、その内縁および/
または外縁から20μm以上の幅領域4aを絶縁基板1
内に埋め込むとともに、リング状メタライズ層4の露出
部の幅を1〜5mm、その露出部表面に形成するメッキ
層の厚みを1〜10μmとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子が搭載
され、半導体素子を蓋体によって気密に封止する半導体
素子収納用パッケージに関し、特に、半導体素子を搭載
するパッケージにおける気密封止のための金属製蓋体の
接合構造の改良に関するものである。
【0002】
【従来技術】半導体素子などを搭載する半導体素子収納
用パッケージには、高い信頼性が求められることから、
耐湿性及び放熱性が要求され、従来からこのようなパッ
ケージにはアルミナなどのセラミック製の絶縁基板を金
属製の蓋体で封止するハーメチックパッケージが使用さ
れている。
【0003】しかしながらアルミナセラミックスは誘電
率が高く、また内部配線層として電気抵抗の高いタング
ステンまたはモリブデン材料等を使用しなければならな
いため、近年注目されている高い周波数帯を使用する通
信分野においては電気的特性を必ずしも満足できなくな
っている。
【0004】そこで、高い周波数帯の使用および回路の
高集積化が要求される通信分野においてはガラスセラミ
ックパッケージが注目されている。ガラスセラミックス
は焼成温度が800〜1000℃と低いため、例えば
銅、銀、金等の低抵抗導体との同時焼成によってメタラ
イズ配線層が形成できること、また誘電率が低い等の点
から上記のような特性を満足することができる。
【0005】通常、ガラスセラミックスを絶縁基板とす
るパッケージは、以下の方法によって作製される。ま
ず、ガラスとセラミックフィラーを混合し、これに有機
バインダーを混合して作製されたグリーンシートに穴開
け加工してスルーホールを形成し、このスルーホールに
導体ペーストを充填し、またこのシートの所定の位置に
導体ペーストを印刷して、導体パターンを形成し、これ
らのシートを位置合わせして加圧積層する。このとき半
導体素子を搭載するために上面中央部に半導体素子を収
容するための凹部を形成するために、グリーンシートに
穴開け加工を行っておくとともに、最表面のグリーンシ
ートの表面に金属製蓋体を接合するためのリング状メタ
ライズ層となる導体パターンを被着形成しておく。そし
て、この積層体を加熱して有機バインダーを除去し、さ
らにガラスセラミックスと導体ペーストを同時焼成する
ことにより作製される。
【0006】そして、パッケージの上面中央部に半導体
素子を実装した後、金属製蓋体をリング状メタライズ層
にロウ材により接合して半導体装置が作製される。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ようなガラスセラミックスを絶縁基板とするパッケージ
に半導体素子を気密封止する場合、蓋体の一辺の寸法が
1cmを越えると、絶縁基板、リング状メタライズ層、
ロウ材、蓋体の相互の熱膨張差により発生する熱応力の
ため絶縁基板にクラックが発生し、あるいはメタライズ
層の絶縁基板からの剥離の発生によって気密性が保持で
きなくなるためハーメチック封止が困難となるという問
題があった。
【0008】また、蓋体の一辺の寸法が3cmを越える
ような場合には、メタライズ層の接合強度を向上させる
ために、ガラスセラミックスの絶縁基板の表面に蒸着や
スパッタリングなどの薄膜法により薄膜メタライズ層を
形成することによって、高い気密信頼性を得ることが
K.Miura,Y.Kimura,K.Kondo,
T.Asano,H.Banno,“Characte
ristics oflow−temperature
firing ceramics andits a
plication to MCM”in proc.
ICEMCM,Apr.1995,pp.83−88.
に報告されている。
【0009】しかし、このようにメタライズ層を薄膜法
によって形成する場合には、薄膜形成装置が必要であ
り、しかも作業工程数が増加するために、製造コストが
大幅に高くなるという問題があることから、絶縁基板と
の同時焼成によるリング状メタライズ層の形成が強く求
められている。
【0010】そこで、同時焼成法によって形成されたリ
ング状メタライズ層に対して金属製蓋体を接合してハー
メチック封止を行うことが困難となる原因について検討
した結果、(1)ガラスセラミック絶縁基板の熱膨張係
数が銅などのメタライズ層よりも非常に小さいため、焼
成の冷却過程においてリング状メタライズ層の端部に大
きな熱応力が発生すること、(2)メタライズ層に対し
てメッキ層を施す時、大きな応力がメッキ層形成端部に
集中すること、(3)ガラスセラミックスの機械的強度
がアルミナセラミックスに比較して低いこと、さらに
(4)ガラスセラミック絶縁基板と金属製蓋体の熱膨張
差によってろう付け処理後の冷却あるいは半導体素子の
作動停止により熱応力が発生し、これが接合部に集中す
るなどの原因によるものである。
【0011】特に、熱応力は蓋体を封止する部分の面積
の増加に伴って大きくなるため、半導体素子の寸法が大
きい場合あるいは複数の半導体素子を一括して封止する
場合には蓋体の寸法が大きくなり、たとえ絶縁基板と金
属製蓋体の熱膨張差がわずかであっても大きな熱応力が
発生する。
【0012】また、ガラスセラミックのメタライズ層と
金属製のリードとの接合にあたって、銅メタライズパッ
ドの周辺部を絶縁体基板内に埋め込むことが特開平6−
120363号において提案されている。
【0013】しかしながら、かかる提案によれば、単純
な円形のメタライズ層と非常に小さいリードピンとの接
合に係わるものであり、リードピンよりもサイズが非常
に大きい金属製蓋体を接合するリング状のメタライズ層
に対しては適用できず、また、金属製の蓋体を接合する
メタライズ層はリング状をなしているために熱応力が複
雑であり、かつ熱応力も非常に大きく、かかる提案によ
っても充分に金属製蓋体の封止性の信頼性が得られてい
ないのが現状であった。
【0014】従って、本発明は、半導体素子をガラスセ
ラミック焼結体からなる絶縁基板の表面に気密に封止す
るための金属製蓋体を絶縁基板表面のメタライズ層に強
固に接合し、大型のパッケージにおいても高い信頼性を
有する半導体素子収納用パッケージを提供することを目
的とするものである。
【0015】
【課題を解決するための手段】本発明者らは、半導体素
子を搭載し、同時焼成メタライズ層に金属製蓋体を接合
することによって気密に封止するパッケージにおいて、
絶縁基板と金属製蓋体を接合するためのリング状メタラ
イズ層の構造について検討を重ねた結果、リング状メタ
ライズ層の内側および/または外側をガラスセラミック
スからなる絶縁基板に対して所定の寸法にて埋め込むこ
とによって、上記目的が達成されることを見いだし本発
明に至った。
【0016】即ち、本発明の半導体素子収納用パッケー
ジは、表面に半導体素子が実装されるガラスセラミック
焼結体からなる絶縁基板と、前記絶縁基板表面の前記半
導体素子実装部の周囲に被着形成されたリング状メタラ
イズ層と、前記絶縁基板表面に実装される半導体素子を
気密に封止するために前記リング状メタライズ層に対し
てロウ材によって接合される金属製蓋体とを具備するも
のであり、かかるパッケージにおいて、前記リング状メ
タライズ層の厚みを3〜30μmとし、その内縁および
/または外縁から20μm以上の幅領域を前記絶縁基板
内に埋め込むとともに、前記リング状メタライズ層の露
出部の幅が1〜5mmであり且つその露出部表面に厚み
1〜10μmのメッキ層を形成してなることを特徴とす
るものである。
【0017】また、上記のパッケージにおいては、前記
リング状メタライズ層の埋め込む部分の最大深さが5〜
50μmであること、前記リング状メタライズ層露出部
の内縁における最大径が10mm以上であること、前記
絶縁基板と、前記金属製蓋体との40〜400℃におけ
る熱膨張係数差が2ppm/℃以下であること、前記リ
ング状メタライズ層が銅を主成分とし、前記絶縁基板と
同時焼成によって形成されてなること、さらに前記メッ
キ層がNi、Co、Cr、AuおよびCuの群から選ば
れる少なくとも1種の金属からなることが望ましい。
【0018】
【作用】表面に半導体素子が実装されるガラスセラミッ
ク焼結体からなる絶縁基板の表面に、金属製蓋体を接合
して半導体素子を気密封止するために絶縁基板と同時焼
成によって形成されたリング状メタライズ層に対してメ
ッキ層を施し、そのメッキ層に対して金属製蓋体をロウ
材によって接合した場合、リング状メタライズ層に対し
ては、リング状メタライズ層と絶縁基板との同時焼成時
に発生する応力、リング状メタライズ層表面にメッキ層
形成時に発生する応力、金属製蓋体をリング状メタライ
ズ層に接合する時に発生する絶縁基板、ロウ材および金
属製蓋体間における熱膨張差による応力が発生する。
【0019】本発明の半導体素子収納用パッケージによ
れば、金属製蓋体を接合するためのリング状メタライズ
層における内縁および/または外縁を所定の幅をもって
ガラスセラミックスからなる絶縁基板の表面に埋め込む
とともに、その露出部に所定厚みのメッキ層を形成する
ことによって、リング状メタライズ層と絶縁基板との同
時焼成時に発生する最大熱応力発生箇所Aと、リング状
メタライズ層表面にメッキ層を施した際に発生する最大
応力発生箇所Bと、金属製蓋体をリング状メタライズ層
に接合する時に発生する絶縁基板、ロウ材および金属製
蓋体間における熱膨張差による最大応力発生箇所Cを離
間させることができるために、リング状メタライズ層の
絶縁基板からの剥離や、過酷な環境下で熱サイクルが印
加された場合においても金属製蓋体との接合部へのクラ
ックの発生を防止し、長期にわたってパッケージの気密
封止性を維持することができ、特に、金属製蓋体の一辺
の寸法が大きい場合、例えば3cm以上である場合にお
いても良好な気密信頼性を得ることができる。
【0020】
【発明の実施の形態】本発明の半導体素子収納用パッケ
ージの一例の概略断面図を図1に、また図1のパッケー
ジにおける金属製蓋体のメタライズ層との接合部の拡大
断面図を図2に、さらに図1のパッケージにおける絶縁
基板の平面図を図3に示した。
【0021】(基本構造)図1の半導体素子収納用パッ
ケージAによれば、ガラスセラミックスからなる絶縁基
板1の上面の中央部に半導体素子2を収容するための凹
部1aが形成され、該凹部1aは、金属製蓋体3によっ
て気密に封止される。金属製蓋体3は、絶縁基板1の半
導体素子2が実装される凹部1aの周囲に形成されたリ
ング状メタライズ層4と接合される。また、絶縁基板1
の凹部1a内の表面には、半導体素子2と電気的に接続
されるメタライズ配線層5が被着形成されており、半導
体素子2とワイヤ6などによって電気的に接続されてい
る。また、絶縁基板1の裏面には、絶縁基板1の内部に
形成されたメタライズ配線層5やスルーホール導体7を
経由して電気的に接続された複数の接続パッド8が形成
され、この接続パッド8には、パッケージAを外部電気
回路基板(図示せず)と接続するための接続端子9がロ
ウ付けされている。
【0022】かかる構造において、リング状メタライズ
層4は、ガラスセラミックスからなる絶縁基板1と同時
焼成によって形成されるものであり、その場合、ガラス
セラミックスは800〜1000℃の温度で焼成される
ものであるから、リング状メタライズ層4は、低抵抗導
体である銅を主成分とする導体材料からなることが望ま
しい。
【0023】また、金属製蓋体3は、絶縁基板との熱膨
張係数が近似していることが望ましく、特に40〜40
0℃における熱膨張係数差が2ppm/℃以下であるこ
とが望ましい。これは、熱膨張係数差が2ppm/℃よ
りも大きいと、絶縁基板との熱膨張差によって金属製蓋
体3のリング状メタライズ層4との接合部に大きな応力
が発生しやすく、金属製蓋体3による気密封止性の信頼
性が損なわれる場合があるためである。かかる観点か
ら、特に、金属製蓋体3は、42アロイなどのFeを含
有する金属から構成することが望ましい。
【0024】かかる構成において、42アロイなどの金
属製蓋体3の熱膨張係数はおよそ7ppm/℃と、絶縁
基板を構成する一般的なガラスセラミックスの熱膨張係
数と比較的近い特性を有するが、わずかな差であって
も、蓋体のサイズが大きい場合には熱膨張差による大き
な応力が発生する。
【0025】また、金属製蓋体3を接合するための銅導
体からなるリング状メタライズ層4を絶縁基板1と同時
焼成によって形成する場合、メタライズ層4の熱膨張係
数がおよそ17〜19ppm/℃、絶縁基板を構成する
ガラスセラミックスの熱膨張係数がおよそ5〜7ppm
/℃と、ロウ材として例えば、Au−Sn合金の熱膨張
係数がおよそ20ppm/℃と相互の熱膨張率差が大き
いために、リング状メタライズ層4と絶縁基板1との界
面、特にメタライズ層4の端部に応力が集中し、この応
力集中部から絶縁基板1側にクラックが発生しパッケー
ジの気密性が保持できなくなる。
【0026】本発明の半導体素子収納用パッケージによ
れば、図2、図3に示すように、絶縁基板1の表面に形
成されたリング状メタライズ層4の内縁および/または
外縁から所定の幅にわたって絶縁基板1の表面に埋め込
むことによってパッケージの気密信頼性を向上させるこ
とができる。図2、図3のパッケージにおいては、リン
グ状メタライズ層4の内縁および外縁の両縁が絶縁基板
1の表面に埋め込まれている。
【0027】そして、このリング状メタライズ層4の埋
め込まれていない部分、即ち、メタライズ層の露出部に
は、Ni、Co、Cr、AuおよびCuのうち少なくと
も1種からなるメッキ層10が形成されており、このメ
ッキ層10に対して、金属製蓋体3が半田などのロウ材
11によって接合されている。
【0028】図2に示す本発明におけるリング状メタラ
イズ層4と金属製蓋体3との接合構造においては、
(1)銅メタライズ層とガラスセラミック質絶縁基板1
との同時焼成時に発生する最大熱応力発生箇所A、
(2)リング状メタライズ層4にメッキを施した際に発
生する応力発生箇所B,(3)金属製蓋体3の接合時に
発生するガラスセラミック製基体およびロウ材5である
金錫合金および金属製蓋体3間における熱膨張差による
応力発生箇所Cを図示するように離間していることから
これらの応力の集中を防止し、応力を分散させることが
できる。
【0029】かかる効果を充分に発揮させる上で、リン
グ状メタライズ層4における絶縁基板1内に埋め込み部
4aの埋め込み幅Lは、その内縁および/または外縁か
ら20μm以上、特に100μm以上であることが必要
である。また、リング状メタライズ層4の上記埋め込み
部4aにおける最大深さxが浅いと、メタライズ層を被
う絶縁層の強度が不足して部分的に剥がれが生じやすく
なり、深すぎるとメタライズ層の露出した部分と埋め込
まれた部分の接続部が屈曲し、接続部分の強度が低下
し、その部分からクラックが発生する恐れがあるため、
この最大深さxは、5〜50μm、特に5〜25μmで
あることが望ましい。
【0030】また、絶縁基板1上におけるリング状メタ
ライズ層4の露出部の幅Mが5mmよりも広いと絶縁基
板1との熱膨張差に起因する応力が増加し、また、露出
部の幅Mが1mmよりも小さいと、メタライズ層自体の
絶縁基板への接着強度が低下するためリング状メタライ
ズ層4の露出部における幅Mは1〜5mm、特に1〜3
mmであることが必要である。
【0031】また、リング状メタライズ層4の厚みtが
30μmよりも厚いと絶縁基板1との熱膨張差に起因す
る応力が増加し、3μmよりも薄いとメタライズ層4自
体の強度が低下するため、リング状メタライズ層4の厚
みは3〜30μm、特に10〜20μmであることが必
要である。
【0032】さらに、リング状メタライズ層4表面に形
成されるメッキ層10は、ロウ材11となるAu−Sn
合金などとの濡れ性を改善し、ロウ材11とリング状メ
タライズ層4との接合強度を高めると同時にメタライズ
層4とロウ材11の反応によって金属製蓋体3の接合強
度が低下するのを防止するためのものであり、その厚み
が1μmよりも薄いと上記の反応防止効果が小さい。逆
に、メッキ層の厚みが10μmよりも厚いとメッキ層1
0の形成時にメタライズ層4との間で高い応力が発生
し、この応力によってクラックが発生し、気密信頼性が
損なわれてしまう。従って、メッキ層の厚みNは1〜1
0μm、特に2〜8μmであることが必要である。
【0033】本発明の半導体素子収納用パッケージにお
いて、絶縁基板1を構成するガラスセラミックスとして
は、ガラス成分、あるいはガラス成分とフィラー成分と
の混合物を焼成したものであり、特にフィラー成分を含
むことが強度の向上の点から有利であり、用いられるフ
ィラー成分としては、ジルコン酸カルシウム、珪酸スト
ロンチウム、チタン酸カルシウム、チタン酸ストロンチ
ウム、チタン酸バリウム、アルミナ、シリカ、ムライ
ト、フォルステライト、ジルコニア、スピネル等のセラ
ミックフィラーが好適である。
【0034】また、ガラス成分としては、焼成によって
結晶相を析出する結晶性ガラスが好適に用いられ、ガラ
スの結晶化により絶縁基板1の抗折強度を高くでき、こ
の結果、ガラスセラミックスからなる絶縁基板1表面に
形成されるメタライズ層4の絶縁基板1との接合強度を
高めることができる。
【0035】次に、本発明の半導体素子収納用パッケー
ジの製造方法について説明する。まず、上記ガラスセラ
ミックスを形成するセラミック組成物を有機バインダー
および溶剤とともに混合してスラリーを調製し、このス
ラリーを用いて、周知のドクターブレード法、圧延法等
によって、シート状に成形してグリーンシートを作製す
る。有機バインダとしては、窒素雰囲気中での熱分解性
に優れたアクリル系樹脂、例えばメタクリル酸メチル、
メタクリル酸イソブチル等を用いることが望ましい。
【0036】そして、上記のようにして作製されたグリ
ーンシートの所定位置に銅などの金属粉末を含有するメ
タライズペーストを印刷して導体パターンを形成する。
この際、蓋体3を接続するためのリング状銅メタライズ
層4は、前述した理由から、焼成後のメタライズ厚みが
3〜30μm、特に10〜20μmとなるような厚みで
印刷することが必要である。
【0037】メタライズペースト中には、メタライズ層
とガラスセラミックスからなる絶縁基板との界面におけ
る接合強度を向上させるため、あるいはメタライズペー
ストとガラスセラミックスの焼結収縮率及び速度を一致
させ絶縁基板1の変形を防止するためにガラスを添加す
ることが望ましい。ペーストに用いるビヒクル中のバイ
ンダーには、グリーンシートと同様に窒素雰囲気中での
熱分解性に優れた前述したようなアクリル系樹脂を用い
るのがよい。
【0038】次に、メタライズペーストを印刷して形成
されたリング状メタライズ層4の内縁および/または外
縁から所定の幅の埋め込み部4aに、絶縁基板1と構成
する前述したガラスセラミック組成物からなるグリーン
シートを積層するか、あるいは前記ガラスセラミック組
成物を含むスラリーをリング状メタライズ層4の一方ま
たは両脇に被覆するように印刷する。そして、このスラ
リーやペーストを塗布した後に25〜100kg/cm
2 の圧力を印加してメタライズ層4の内縁および/また
は外縁を絶縁基板1のグリーンシート内に埋め込む。
【0039】また、多層化する場合には、上記と同様に
して所定のグリーンシートにメタライズペーストを導体
パターンに印刷し、場合によっては、グリーンシートの
所定位置にビアホールまたはスルーホールを形成して、
ホール内に上記メタライズペーストを充填し、前記リン
グ状メタライズ層4が形成されたグリーンシートと積層
し圧着する。
【0040】次に、上記のようにしてリング状メタライ
ズ層4の縁が埋め込まれたグリーンシートの積層体を3
00〜500℃の水蒸気を含んだ窒素雰囲気中で熱処理
し、グリーンシート及びペースト中のバインダー、可塑
剤、溶剤を分解除去する。その後、同雰囲気下で温度を
700〜800℃に上げグリーンシート及びペースト中
の残留炭素を除去する。
【0041】そして、窒素雰囲気中で900〜1050
℃の温度で焼成することにより、絶縁基板1とメタライ
ズ層4とを同時焼成して、絶縁基板1の表面にリング状
メタライズ層4を具備した絶縁基板1を作製することが
できる。そして、この絶縁基板1の裏面の接続パッド8
に対して適当な接続端子9をロウ付けする。
【0042】その後、この絶縁基板1のリング状メタラ
イズ層4にNi、Co、Cr、AuおよびCuのうち少
なくとも1種のメッキ層10を形成する。このメッキ層
10の形成は、電解メッキ法、無電解メッキ法のいずれ
でもよく、その厚みが1〜10μm、特に2〜7μmと
なるように形成する。望ましくは、まず、Ni、Co、
CrおよびCuから選ばれる少なくとも1種によるメッ
キ層を形成し、さらにそのメッキ層の表面に最外層とし
てAuからなるメッキ層を施すことによりロウ材11と
の濡れ性を良好に保つことができる。
【0043】そして、最終的に絶縁基板1の凹部1aに
半導体素子2を実装し、ワイヤボンディング法などによ
りメタライズ配線層5と電気的な接続を行った後、メッ
キ層10が被覆されたリング状メタライズ層4に対して
金属製蓋体3をロウ材11によって接合することにより
半導体素子が気密に封止された半導体装置を得ることが
できる。
【0044】
【実施例】実施例1 SiO2 :44重量%、Al2 3 :28重量%、Mg
O:11重量%、ZnO:8重量%、B2 3 :9重量
%の組成を有する結晶性ガラス粉末64重量%と、セラ
ミックフィラーとしてジルコン酸カルシウム5重量%、
シリカ14重量%、珪酸ストロンチウム17重量%から
なるガラスセラミック原料粉末100重量部に対して、
有機バインダーとしてメタクリル酸イソブチル樹脂を固
形分で12重量部、可塑剤としてフタル酸ジブチルを6
重量部添加し、トルエン及び酢酸エチルを溶媒としてボ
ールミルにより40時間混合しスラリーを調製した。
【0045】得られたスラリーをドクターブレード法に
より厚み0.25mmのグリーンシートに成形した。こ
のシート上に、銅粉末100重量部と、軟化点800℃
のホウケイ酸亜鉛ガラス2重量部、メタクリル酸イソブ
チル3重量部、フタル酸ジブチル5重量部、テルピオネ
ール10重量部とからなるペーストを用いて、リング状
に銅メタライズペーストを印刷し、そして、更にこのリ
ング状銅メタライズペーストパターンの内縁および/ま
たは外縁に上述のガラスセラミック組成物100重量部
にメタクリル酸イソブチル5重量部、フタル酸ジブチル
13重量部、テルピオネール38重量部を混合した絶縁
ペーストをスクリーン印刷した。
【0046】そして、このシートを最上層としてシート
を4枚積層して50kg/cm2 の圧力で加圧積層し
た。この積層成形体中の有機成分(バインダー、可塑剤
等)を分解除去するために水蒸気を含んだ窒素雰囲気中
で750℃、3時間の熱処理を行い成形体中の残留炭素
量を200ppm以下に低減した後、930℃で1時間
の焼成を行い銅メタライズ層を施したガラスセラミック
スの絶縁基板1を得た。
【0047】このようにして作製したパッケージは外形
寸法が20mm×30mmであり、リング状銅メタライ
ズ層の露出した部分の寸法は外寸15mm×25mm、
内寸13mm×23mmのリング状とした。なお、作製
したリング状メタライズ層について、メタライズ層の内
縁および/または外縁の埋め込み処理を施した試料につ
いては、埋め込み部の幅Lを100μm、埋め込み部の
最大深さxを10μmに設定し、メタライズ層の露出部
の幅、メタライズ層の厚みは表1のように設定した。
【0048】次に、絶縁基板表面のリング状銅メタライ
ズ層の露出部表面にNiを無電解メッキを施し、さらに
その表面に0.2μmのAuメッキを施した。なお、メ
ッキ層の全体厚みを表1に示した。
【0049】このパッケージに対して、図1に示すよう
に、メッキ層が施されたリング状メタライズ層に対し
て、Au−Sn合金からなるロウ材を用いて42アロイ
からなる厚み0.5mmの金属製蓋体3を接合し、絶縁
基板1の凹部1aを気密に封止した。
【0050】上記のように作製した試料を−65℃にて
5分、150℃にて5分保持を1サイクルとして最高5
00サイクルまでの熱サイクル試験を行い、50サイク
ル、100サイクル、300サイクル、500サイクル
において気密封止性をHeリーク法によって評価した。
Heリーク法は、4.2kgf/cm2 のHe加圧雰囲
気中に2時間保持した後、取り出し、真空雰囲気中で検
出されるHeガス量を測定し、1×10-9atm・cc
/sec以下を○、1×10-9〜5×10-8atm・c
c/secを△、5×10-8atm・cc/secを超
えるものを×として評価した。また、×となった時点
で、封止性が損なわれた原因を調査し、その結果を表
1、2に示した。
【0051】
【表1】
【0052】
【表2】
【0053】表1、2の結果から明らかなように、リン
グ状メタライズ層に対して埋め込み処理を行わずに金属
製蓋体を接合した試料No.1、2では、50サイクルを
行った時点で、リング状メタライズ層4の端部から絶縁
基板側にクラックが発生した。
【0054】これに対して、リング状メタライズ層4の
内縁および/または外縁を絶縁基板に埋め込んだ試料に
おいて、リング状メタライズ層4の露出部の幅が1mm
未満の試料No.7ではメタライズ層自体の強度が低く、
逆に5mmを超える試料No.11ではメタライズ層と絶
縁基板1の熱膨張差による焼成時の熱応力により50サ
イクル後では気密性が保持できなかった。また、リング
状メタライズの厚みが3μmより薄い試料No.12、1
3ではメタライズ層自体の強度が低く、また逆に30μ
mより厚い試料No.21、22ではメタライズ層と絶縁
基板1の熱膨張差による焼成時の熱応力により50サイ
クル後では良好な気密性が保持できなかった。
【0055】また、メッキ層の合計厚みが1μm未満の
試料No.23、24ではメタライズ表面全体をメッキ層
によって均一に覆うことができず、Au−Sn合金のロ
ウ材とメタライズ層とが反応しており50サイクル後で
は気密性が保持できなかった。また逆に10μmを越え
る試料No.32、33では、メッキ層形成時の応力によ
り接合強度が低下し50サイクル後では気密性が保持で
きなかった。
【0056】これらの比較例に対して、リング状メタラ
イズ層の厚みを3〜30μm、前記リング状メタライズ
層の露出部の幅を1〜5mm、メッキ層の合計厚みを1
〜10μmとした本発明の半導体素子収納用パッケージ
では500サイクルの熱サイクルにおいても良好な気密
性が保持された。
【0057】実施例2 実施例1において、リング状メタライズ層の内縁および
外縁に絶縁ペーストを塗布するに際し、塗布量および塗
布幅を変えて塗布し、最終焼結体においてリング状メタ
ライズ層の埋め込み幅および埋め込み部分の最大深さが
表3となるような絶縁基板1を作製し、実施例1と同様
にしてパッケージを作製した。なお、かかるパッケージ
においては、リング状メタライズ層の厚みを15μm、
メタライズ層の露出部の幅を3mm、メッキ層の合計厚
みを5μmとした。そして、実施例1と同様の評価を行
った。
【0058】
【表3】
【0059】表3の結果、リング状メタライズ層4の埋
め込み幅を20μm以上とすることにより、500サイ
クル後においても気密性が保持できた。しかし、埋め込
み幅が20μmよりも狭い試料No.34では、50サイ
クル後で気密性を保持できなかった。また、埋め込み部
の最大深さについては、5〜50μmにおいて最も優れ
た耐久性を示した。
【0060】
【発明の効果】以上詳述したように、本発明によれば、
ガラスセラミックスからなる絶縁基板1表面にリング状
メタライズ層4を形成し、そのリング状メタライズ層4
の内縁および/または外縁の少なくとも一方を絶縁基板
1内に所定の幅をもって埋め込むとともに、金属製蓋体
と接合されるメタライズ層露出部の幅およびメッキ層の
厚みを所定の条件を満足するように制御することによ
り、高い接合強度で金属製の蓋体3を接合することがで
き、過酷な熱サイクルが印加された場合においても高い
気密信頼性を維持することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一例の
概略断面図を示す。
【図2】図1のパッケージにおける金属製蓋体のメタラ
イズ層との接合部の拡大断面図を示す。
【図3】図1のパッケージにおける絶縁基板の平面図を
示す。
【符号の説明】
A 半導体素子収納用パッケージ 1 絶縁基板 1a 凹部 2 半導体素子 3 金属製蓋体 4 リング状メタライズ層 4a 埋め込み部 5 メタライズ配線層 6 ワイヤ 7 スルーホール導体 8 接続パッド 9 接続端子 10 メッキ層 11 ロウ材

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】表面に半導体素子が実装されるガラスセラ
    ミック焼結体からなる絶縁基板と、該絶縁基板表面の前
    記半導体素子実装部の周囲に被着形成されたリング状メ
    タライズ層と、前記絶縁基板表面に実装される半導体素
    子を気密に封止するために前記リング状メタライズ層に
    対してロウ材によって接合される金属製蓋体とを具備す
    る半導体素子収納用パッケージにおいて、 前記リング状メタライズ層の厚みを3〜30μmとし、
    その内縁および/または外縁から20μm以上の幅領域
    を前記絶縁基板内に埋め込むとともに、前記リング状メ
    タライズ層の露出部の幅が1〜5mmであり且つその露
    出部表面に厚み1〜10μmのメッキ層を形成してなる
    ことを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】前記リング状メタライズ層の埋め込み部分
    の最大深さが5〜50μmであることを特徴とする請求
    項1の半導体素子収納用パッケージ。
  3. 【請求項3】前記リング状メタライズ層露出部の内縁に
    おける最大径が10mm以上であることを特徴とする請
    求項1の半導体素子収納用パッケージ。
  4. 【請求項4】前記絶縁基板と、前記金属製蓋体との40
    〜400℃における熱膨張係数差が2ppm/℃以下で
    あることを特徴とする請求項1記載の半導体素子収納用
    パッケージ。
  5. 【請求項5】前記リング状メタライズ層が銅を主成分と
    し、前記絶縁基板と同時焼成によって形成されてなるこ
    とを特徴とする請求項1記載の半導体素子収納用パッケ
    ージ。
  6. 【請求項6】前記メッキ層が、Ni、Co、Cr、Au
    およびCuの群から選ばれる少なくとも1種の金属から
    なることを特徴とする請求項1記載の半導体素子収納用
    パッケージ。
JP8891699A 1999-03-30 1999-03-30 半導体素子収納用パッケージ Pending JP2000286353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8891699A JP2000286353A (ja) 1999-03-30 1999-03-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8891699A JP2000286353A (ja) 1999-03-30 1999-03-30 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2000286353A true JP2000286353A (ja) 2000-10-13

Family

ID=13956261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8891699A Pending JP2000286353A (ja) 1999-03-30 1999-03-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2000286353A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法
JP2003204005A (ja) * 2001-12-20 2003-07-18 Agilent Technol Inc シリコンガスケットを含むウエハレベルパッケージ
JP2007250564A (ja) * 2006-03-13 2007-09-27 Mitsubishi Electric Corp セラミック回路モジュールおよびその製造方法
JP2013140875A (ja) * 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、その製造方法、圧電発振器、及び電子機器
JP2013140874A (ja) * 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、セラミック基板、製造方法、及び圧電発振器
CN115213512A (zh) * 2022-07-27 2022-10-21 有研亿金新材料(山东)有限公司 一种脆性靶材的高性能焊接方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252461A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 配線基板およびその製造方法
JP4688314B2 (ja) * 2001-02-26 2011-05-25 京セラ株式会社 配線基板の製造方法
JP2003204005A (ja) * 2001-12-20 2003-07-18 Agilent Technol Inc シリコンガスケットを含むウエハレベルパッケージ
JP2007250564A (ja) * 2006-03-13 2007-09-27 Mitsubishi Electric Corp セラミック回路モジュールおよびその製造方法
JP2013140875A (ja) * 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、その製造方法、圧電発振器、及び電子機器
JP2013140874A (ja) * 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、セラミック基板、製造方法、及び圧電発振器
CN115213512A (zh) * 2022-07-27 2022-10-21 有研亿金新材料(山东)有限公司 一种脆性靶材的高性能焊接方法
CN115213512B (zh) * 2022-07-27 2023-12-12 有研亿金新材料(山东)有限公司 一种脆性靶材的高性能焊接方法

Similar Documents

Publication Publication Date Title
JP3347578B2 (ja) 配線基板
JP2000286353A (ja) 半導体素子収納用パッケージ
JP3618063B2 (ja) 半導体素子収納用パッケージ
JP2009224651A (ja) 配線基板およびその製造方法
JP3495773B2 (ja) 回路基板
JP4688314B2 (ja) 配線基板の製造方法
JP2627509B2 (ja) 導電層を有する電子部品
JP2851732B2 (ja) 電子部品収納用パッケージ
JP4105928B2 (ja) リードピン付き配線基板
JP3645744B2 (ja) セラミック配線基板
JP3692214B2 (ja) 多層配線基板
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP4364033B2 (ja) リードピン付き配線基板
JP2831182B2 (ja) 金の導電層を有する電子部品
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP4109391B2 (ja) 配線基板
JP2690643B2 (ja) 配線基板
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JPH04349690A (ja) 回路基板
JP2002353375A (ja) 配線基板
JPH06163733A (ja) 半導体素子収納用パッケージの製造方法
JP2003046033A (ja) 配線基板
JP2001035959A (ja) 半導体素子収納用パッケージ
JPH09289261A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050125