JP4688314B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4688314B2
JP4688314B2 JP2001050977A JP2001050977A JP4688314B2 JP 4688314 B2 JP4688314 B2 JP 4688314B2 JP 2001050977 A JP2001050977 A JP 2001050977A JP 2001050977 A JP2001050977 A JP 2001050977A JP 4688314 B2 JP4688314 B2 JP 4688314B2
Authority
JP
Japan
Prior art keywords
conductor layer
layer
conductor
wiring board
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001050977A
Other languages
English (en)
Other versions
JP2002252461A (ja
Inventor
洋二 古久保
哲也 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001050977A priority Critical patent/JP4688314B2/ja
Publication of JP2002252461A publication Critical patent/JP2002252461A/ja
Application granted granted Critical
Publication of JP4688314B2 publication Critical patent/JP4688314B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、例えば、絶縁基板表面に半導体素子が搭載され、半導体素子を蓋体によって気密に封止したり、絶縁基板下面に接続端子を有する半導体素子収納用パッケージ等に適した配線基板とその製造方法に関する。
【0002】
【従来技術】
半導体素子などを搭載する半導体素子収納用パッケージには、高い信頼性が求められることから、耐湿性及び放熱性が要求され、従来からこのようなパッケージにはアルミナなどのセラミック製の絶縁基板を金属製の蓋体で封止するハーメチックパッケージが使用されている。
【0003】
しかしながらアルミナセラミックスは誘電率が高く、また内部配線層として電気抵抗の高いタングステンまたはモリブデン材料等を使用しなければならないため、近年注目されている高い周波数帯を使用する通信分野においては電気的特性を必ずしも満足できなくなっている。
【0004】
そこで、高い周波数帯の使用および回路の高集積化が要求される通信分野においては低温焼成セラミックスを絶縁基板として用いたパッケージが注目されている。低温焼成セラミックスは焼成温度が800〜1050℃と低いため、例えば銅、銀等の低抵抗導体との同時焼成によってメタライズ配線層が形成できること、また誘電率が低い等の点から通信分野で多用化されつつある。
【0005】
通常、低温焼成セラミックスを絶縁基板とするパッケージは、以下の方法によって作製される。例えば、ガラスとセラミックフィラーからなる組成物によってグリーンシートを作製し、これに貫通孔を形成して導体ペーストを充填し、またこのシートの所定の表面に導体ペーストを印刷して、導体パターンを形成し、これらのシートを位置合わせして加圧積層する。このとき、最表面に位置するのグリーンシートには、半導体素子を収納するために上面中央部に凹部を形成するとともに、シート表面には、金属製の蓋体を接合するためのリング状導体層となる導体パターンを被着形成する。あるいは最下面のグリーンシートには、ボール端子などの接続端子を接合するためのパッドとなる導体パターンを被着形成する。そして、この積層体を導体層とともに同時焼成することによって作製される。
【0006】
そして、パッケージの上面中央部に半導体素子を実装した後、金属製蓋体をリング状導体層にロウ材により接合し、さらにはパッケージの下面のパッド用導体層に、接続端子等がろう接されて、半導体装置が作製される。
【0007】
ところが、上記のような低温焼成セラミック基板に形成された導体層は、接着強度が低いという問題があり、接続端子や金属製蓋体と接合した場合に、接続端子が外れたり、蓋体による気密性が損なわれるという問題があった。このような問題を解決する手段として、導体層の外周に絶縁層と同一のセラミック材料からなるセラミック被覆層を設け、導体層を補強することが、特開平6−310614号、特開2000−286353号公報等にて提案されている。
【0008】
一方、最近では、低温焼成セラミックスを絶縁基板とする配線基板において、焼成収縮に伴う寸法精度の低下を防止するために、低温焼成セラミック組成物からなるグリーンシート積層物の表面に、焼成温度では焼結しないセラミック組成物からなる拘束シートを積層圧着した後、焼成することによって、グリーンシート積層物のX−Y方向への焼成収縮を拘束シートによって抑制しZ方向に収縮させることによって、X−Y方向の寸法精度を高める製造方法が特開平5−102666号、特開平4−243978号等にて提案されている。
【0009】
【発明が解決しようとする課題】
しかしながら、導体層の絶縁基板への密着強度を高めるために、導体層の周辺にセラミック被覆層を形成した配線基板を作製するにあたり、X−Y方向の寸法精度を高めるために、上記のような焼成収縮を抑制した焼成方法を適用した場合、次のような問題が発生する。
【0010】
即ち、図6に示すように、セラミックグリーンシート31表面に導体層32を形成し(a)、その導体層32の周辺に補強のための被覆層33を施した後(b)、その表面に拘束シート34を積層して焼成し(c)、拘束シート34を除去する(d)と、導体層32が露出するまで拘束シート34を除去することが必要であるが、その場合、導体層32の周辺に形成された被覆層33がこの除去作業によって剥がれてしまうという問題があった。
【0011】
従って、本発明は、上記の課題を解消することを目的とするものであって、具体的には、接続端子や蓋体などの金属部材とロウ接される接着強度の高い導体層を有するとともに、寸法精度に優れた配線基板とそれを製造するための方法を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
本発明者らは、上記の課題に対して種々検討を重ねた結果、本発明の配線基板の製造方法は、a)第1のセラミック組成物によって、第1のグリーンシートを作製する工程と、b)第1のグリーンシートの表面に導体層を被着形成する工程と、c)前記導体層周辺の少なくとも一部に、前記第1のセラミック組成物を被覆する工程と、d)前記導体層における前記第1のセラミック組成物を被覆していない領域表面にさらに導体層を形成する工程と、e)前記d)工程後の前記第1のグリーンシートにおける少なくとも導体層を形成した表面側に、第1のセラミック組成物の焼成温度で焼結しない第2のセラミック組成物からなる第2のグリーンシートを積層する工程と、f)e)工程後の積層体を第1のセラミック組成物が焼成し、第2のセラミック組成物が焼成しない温度で焼成する工程と、g)e)工程後の焼成物から、第2のグリーンシートを除去する工程と、を具備することを特徴とするものである。
【0013】
即ち、本発明によれば、上記のグリーンシートの表面に形成した導体層の周辺に被覆層を形成した後、導体層の被覆されていない露出部にさらに導体層を施し、導体層の露出部の厚みを厚くすることによって、導体層が露出するまで第2のグリーンシートである拘束シートを除去した場合においても、被覆層の剥がれを防止することができ、被覆層による導体層周辺を補強することができる。
【0014】
また、上記のようにして作製された配線基板は、セラミック絶縁基板の表面に、金属部材とロウ接続される導体層を具備するものであって、前記導体層の周辺の少なくとも一部にセラミック被覆層が形成され、該導体層の露出部の厚さが周辺部よりも厚いことによって、被覆層によって被覆された周辺部をより深く埋め込むことができるために、導体層をより強固に補強することが可能となる。
【0015】
なお、上記の配線基板においては、前記導体層に、ボール端子やリード端子などの接続端子や金属製蓋体などの金属部材がロウ接されるものであって、接続端子をロウ接する場合には、前記導体層の全周辺に被覆層が形成され、蓋体の場合には、導体層はリング状に形成され、リング状の導体層の内縁および/または外縁に被覆層が形成されることが望ましく、さらに、この導体層にロウ接する場合には、導体層の表面に、メッキ層を形成することが望ましい。
【0016】
【発明の実施の形態】
本発明の配線基板の製造方法の一例の工程図を図1に示した。
【0017】
図1の製造方法によれば、まず、所定の低温焼成セラミック組成物に有機バインダーおよび溶剤とともに混合してスラリーを調製し、このスラリーを用いて、周知のドクターブレード法、圧延法等によってシート状に成形して、図1(a)に示すように厚さ約50〜500μmのグリーンシート1aを作製する。そして、このグリーンシート1aにレーザーやマイクロドリル、パンチングなどにより、直径80〜200μmの貫通孔を形成し、その内部に導体ペーストを充填してビアホール導体2を形成する。
【0018】
導体ペースト中には、Cu、Ag、等の金属成分と、それ以外にアクリル樹脂などからなる有機バインダー、トルエン、イソプロピルアルコール、アセトンなどの有機溶剤とを混合して形成される。有機バインダーは金属成分100重量部に対して0.5〜15.0重量部、有機溶剤は固形成分及び有機バインダー100重量部に対して5〜100重量部の割合で混合されることが望ましい。なお、この導体ペースト中には若干のガラス成分等を添加してもよい。
【0019】
次に、図1(b)に示すように、ビアホール導体2を形成したグリーンシート1aの表面に、導体層3を形成して、ビアホール導体2および導体層3を具備する一単位のグリーンシート1aを形成することができる。
【0020】
この導体層3は、金属部材との接合強度を高める上で、焼成後の厚みが3〜30μm、特に10〜20μmとなるような厚みで印刷することが望ましい。
【0021】
導体層3としては、Cu、Ag、Alの群から選ばれる少なくとも1種の金属粉末を含有する導体ペーストを用いてスクリーン印刷法等により形成することができる。導体ペースト中には、導体層3とセラミック絶縁基板との界面における接合強度を向上させるため、あるいは導体層3とグリーンシート1aとの焼結収縮率及び速度を一致させ配線基板の変形を防止するために10重量%以下のガラスを添加することが望ましい。また、ペーストに用いるビヒクル中のバインダーには、グリーンシート1aと同様に窒素雰囲気中での熱分解性に優れた前述したようなアクリル系樹脂を用いるのがよい。
【0022】
また、他の方法として、特に導体層3によって形成する回路の幅が75μm以下、特に50μm以下、かつ導体層3間のピッチが150μm以下、特に100μm以下の微細配線化する上では、純度99重量%以上のCu、Ag、Al、Au、Ni、Pt、Pdの群から選ばれる少なくとも1種の高純度金属からなる金属箔によって形成することが望ましい。その場合には、所定の高分子材料等からなる転写フィルム表面に金属箔を接着してエッチングして回路パターンを形成した後、グリーンシート1aの表面に転写することによって形成できる。
【0023】
次に、図1(c)に示すように、最上層となるグリーンシート1a表面に形成された導体層3の周辺に、グリーンシート1aを構成する低温焼成セラミック組成物からなるスラリーを塗布して被覆層4を形成する。この時の被覆層4の厚みは、10〜60μmであることが導体層3の周辺の補強を有効に補強する上で望ましい。
【0024】
その後、図1(d)に示すように、被覆層4が形成された導体層3の被覆層4が形成されていない導体層3の露出部に、さらに上記のペーストを塗布する。
【0025】
そして、上記の図1(a)〜(d)によって形成されたグリーンシート1aに対して、上記(a)(b)と同様にして作製された複数のグリーンシート1b〜1cを積層圧着して図1(e)に示すような積層体を形成する。グリーンシート1a〜1cの積層には、積み重ねられたグリーンシート1に熱と圧力を加えて熱圧着する方法、有機バインダー、可塑剤、溶剤等からなる接着剤をシート間に塗布して熱圧着する方法等が採用可能である。
【0026】
次に、グリーンシート1a〜1cの積層体の焼成温度で難焼結性のセラミック組成物を用いてドクターブレード法や圧延法などによって、前記グリーンシート1a〜1cと同一以上の大きさのグリーンシート5(以下、単に拘束シート5という。)を作製する。
【0027】
そして、図1(f)に示すように、この拘束シート5をグリーンシート1a〜1cの積層体の両面又は片面に加圧積層する。グリーンシート1a〜1cの積層体に積層される拘束シート5の厚さは、拘束力を高めるとともに有機成分の揮散を容易にしかつ焼成後の拘束シート5の除去性を考慮すれば、グリーンシート1a〜1cの積層体の全体厚さに対して10〜200%であることがよい。なお、拘束シート5の厚さは、積層体の一方の表面に積層される拘束シート5の厚みを指す。
【0028】
次に、上記積層体を100〜850℃、特に400〜750℃の酸化性または弱酸化性雰囲気中で加熱処理してグリーンシート1a〜1c内やビアホール導体ペースト中の有機成分を分解除去した後、グリーンシート1a〜1cが焼結し得る温度、例えば、800〜1100℃の酸化性または非酸化性雰囲気中で焼成し、グリーンシートとともに導体層3やビアホール導体2をも同時に焼成する。また、導体層3としてCu導体を用いる場合、非酸化性雰囲気で焼成し、導体層3としてAg導体を用いる場合、大気中等の酸化性雰囲気で焼成することができる。
【0029】
かかる焼成によれば、グリーンシート1a〜1cは、この焼成温度で焼結しない拘束シート5が密着していることによって、X−Y方向への焼成収縮が抑制され、グリーンシート1a〜1cは厚さ方向(Z方向)にのみ焼成収縮する。
【0030】
なお、このような焼成後の冷却速度が早すぎると、セラミック絶縁層と導体層3、拘束シート5の温度差および熱膨張差によってクラックが発生するために、冷却速度は400℃/hr以下であることが望ましい。また、焼成時には反りを防止するために積層体上面に重しを載せる等して50Pa〜1MPaの荷重をかけてもよい。
【0031】
そして、焼成後の積層体から、図1(g)に示すように、焼成後のグリーンシート1a〜1cの積層体(以下、セラミック絶縁基板6という。)の最表面に形成された拘束シート5を超音波洗浄、研磨、ウォータージェット、ケミカルブラスト、サンドブラスト、ウェットブラスト等で除去する。この時、セラミック絶縁基板6の最表面の導体層3が表面に露出するまで除去することによって、導体層3の周辺が絶縁基板6内に埋め込まれた配線基板を形成することができる。
【0032】
また、拘束シート5を除去した後の導体層3は、図2に示すように、その中央部、即ち表面に露出している部分の厚みが、導体層3の周辺の絶縁基板6内に埋め込まれている部分の厚みに比較して厚くなっており、これによってこの導体層3に接続端子や金属製蓋体などを接合した場合において、導体層3の中央部が厚くなっている分だけ導体層3の周辺上に存在する被覆層4の厚みtを厚くできる結果、被覆層4による導体層3周辺の補強をより強固なものとすることができる。
【0033】
なお、この導体層3には、接続端子や金属蓋体などの金属部材をロウ接されるが、その場合には、導体層3の露出表面に、Ni、Co、Cr、AuおよびCuのうち少なくとも1種のメッキ層を電解あるいは無電解メッキ法によって1〜10μm、特に2〜7μmの厚みで形成する。望ましくは、Ni、Co、CrおよびCuから選ばれる少なくとも1種によるメッキ層を形成し、さらにそのメッキ層の表面に最外層としてAuからなるメッキ層を施すことによりロウ材との濡れ性を良好に保ち、金属部材との接合強度を高めることができる。
【0034】
本発明において、配線基板の絶縁層を形成するセラミック組成物としては、銅、銀等の低抵抗導体によって回路形成ができるとともに、概して誘電率が低い等の長所から、800〜1050℃の低温で焼結可能な低温焼成セラミック組成物が好適に用いられる。このような低温焼成セラミック組成物としては、例えばガラス成分と、セラミックフィラー成分との混合物が用いられる。
【0035】
用いられるガラス成分としては、少なくともSiO2を含み、Al23、B23、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種以上を含有したものであって、例えば、SiO2−B23系、SiO2−B23−Al23−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。
【0036】
また、これらのガラスは焼成処理することによっても非晶質ガラスであるもの、また焼成処理によって、アルカリ金属シリケート、クォーツ、クリストバライト、コージェライト、ムライト、エンスタタイト、アノーサイト、セルジアン、スピネル、ガーナイト、ディオプサイド、イルメナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種を析出するものが用いられる。
【0037】
また、セラミックフィラー成分としては、クォーツ、クリストバライト等のSiO2や、Al23、ZrO2、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシアの群から選ばれる少なくとも1種が好適に用いられる。
【0038】
上記ガラス成分とセラミックフィラー成分とは、ガラス成分10〜90体積%、特に50〜80体積%と、セラミックフィラー成分10〜90体積%、特に20〜50体積%の割合で混合したものが用いられる。
【0039】
また、他の低温焼成セラミック組成物としては、ガラス成分を用いずに、SiO2、B23、Al23、CaO、BaO、MgOなどのアルカリ土類金属酸化物、Li2O、Na2Oなどのアルカリ金属酸化物などを混合した公知の低温焼成セラミック組成物を用いることもできる。
【0040】
また、上記の製造方法において、拘束シート5は、難焼結性セラミック材料を主体とし、特にガラスを0.5〜15重量%添加した無機成分に、有機バインダー、可塑剤、溶剤等を加えたスラリーをシート状に成形して得られる。難焼結性セラミック材料としては、具体的には1050℃以下の温度で緻密化しないようなセラミック組成物から構成され、具体的には平均粒径1〜20μm、特に3〜10μmのAl23、SiO2、MgO、ZrO2、BN、TiO2の群から選ばれる少なくとも1種および/またはこれらの複合酸化物(Mg2SiO4、MgSiO3など)の粉末が挙げられる。また、有機バインダー、可塑剤及び溶剤としてはグリーンシートに配合されたものと同じもの、具体的にはアクリル系バインダー、ジブチルフタレート等の可塑剤、イソプロピルアルコール、アセトン、トルエン等の溶剤等が好適に使用できる。
【0041】
また、拘束シート5中のガラス成分としては、グリーンシート1からの有機成分の除去性、セラミックグリーンシート1と拘束シート5との接着性を高める上で、ガラス軟化点が焼成温度以下で、かつ拘束シート5中の有機成分の分解揮散温度よりも高いこと、特に450〜1050℃程度であることが好ましい。
【0042】
また、グリーンシート1を焼成したセラミック絶縁基板6と拘束シート5との40〜400℃における平均熱膨張係数差(以下、単に平均熱膨張係数差と略す。)が3×10-6/℃以下、特に2×10-6/℃以下であることが望ましく、これによって焼成後の冷却時にセラミック絶縁基板6の拘束シート5接着面付近に発生するクラックや剥離、またはガラスセラミック絶縁基板6内に発生するクラックを防止することができる。また、セラミック絶縁基板6の表面(主平面)における焼成収縮を小さくする点では、拘束シート5の熱膨張係数がセラミック絶縁基板6の熱膨張係数以下であることが望ましく、セラミック絶縁基板6内に熱膨張差に伴う引張り応力を残存させない点では、拘束シート5の熱膨張係数がセラミック絶縁基板6の熱膨張係数以上であることが望ましい。拘束シート5の熱膨張係数は、難焼結性セラミック材料およびガラスの種類および粉末の粒径等を変えることによって容易に調整することができる。
【0043】
上記方法によって得られる配線基板は、焼成時の収縮が拘束シート5によって厚さ方向だけに抑えられているので、その積層体面内の収縮を、例えば、積層体が矩形形状の場合には、一辺の長さの収縮率が0.5%以下に抑えることが可能となり、しかもセラミックグリーンシート1は拘束シート5によって全面にわたって均一にかつ確実に結合されているので、拘束シート5の一部剥離等によって反りや変形が起こるのを防止することができる。
【0044】
上記方法によって得られる配線基板の一例として、半導体素子収納用パッケージの概略断面図を図3に示す。図3の半導体素子収納用パッケージAによれば、絶縁基板10は、厚み50〜250μmの複数のセラミック絶縁層を積層してなる積層体から構成されている。また、セラミック絶縁基板10の表面の中央部には、半導体素子11を収容するための凹部10aが形成され、該凹部10aは、金属製蓋体12によって気密に封止される。金属製蓋体12は、絶縁基板10の半導体素子11が実装される凹部10aの周囲に形成されたリング状導体層13と接合される。
【0045】
また、絶縁基板10の凹部10a内の表面には、半導体素子11と電気的に接続される配線導体層14が被着形成されており、半導体素子11とワイヤ15などによって電気的に接続されている。また、絶縁基板10の裏面には、絶縁基板10の内部に形成された配線導体層14やビアホール導体16を経由して電気的に接続された複数の接続パッド用導体層17が形成され、この接続パッド用導体層17には、パッケージAを外部電気回路基板(図示せず)と接続するためのボール端子18などの接続端子がロウ接されている。
【0046】
かかる構造において、リング状導体層13、接続パッド17は、セラミック絶縁基板10と同時焼成によって形成されるものであり、特に800〜1050℃の温度で焼成されるものである場合、リング状導体層13、接続パッド用導体層17は、低抵抗導体である銅、銀を主成分とする導体材料からなることが望ましい。
【0047】
また、金属製蓋体12は、絶縁基板10との熱膨張係数が近似していることが望ましく、特に40〜400℃における熱膨張係数差が2ppm/℃以下であることが望ましい。これは、熱膨張係数差が2ppm/℃よりも大きいと、絶縁基板10との熱膨張差によって金属製蓋体12のリング状導体層13との接合部に大きな応力が発生しやすく、金属製蓋体12による気密封止性の信頼性が損なわれる場合があるためである。かかる観点から、特に、金属製蓋体12は、42アロイなどのFeを含有する金属から構成することが望ましい。
【0048】
かかる構成において、42アロイなどの金属製蓋体12の熱膨張係数はおよそ7ppm/℃と、絶縁基板を構成する一般的な低温焼成セラミックスの熱膨張係数と比較的近い特性を有するが、わずかな差であっても、蓋体のサイズが大きい場合には熱膨張差による大きな応力が発生する。
【0049】
本発明のパッケージAによれば、図4に示すように、絶縁基板10の表面に形成されたリング状導体層13の内縁および/または外縁を所定の幅にわたる被覆層19によって絶縁基板10内に埋め込むことによって、リング状導体層13の絶縁基板10への接着強度を高めることができる結果、金属製蓋体12によるパッケージの気密信頼性を向上させることができる。
【0050】
また、図5に示すように、絶縁基板1の裏面に形成された接続パッド用導体層17の周辺から所定の幅に被覆層19によって絶縁基板10内に埋め込むことによって、接続パッド用導体層17の絶縁基板10への接着強度を高めることができる結果、接続パッド用導体層17にロウ接される接続端子18の接合強度を高めることができる。
【0051】
なお、このリング状導体層13や接続パッド用導体層17における絶縁基板10内に埋め込まれていない部分、即ち、露出部には、いずれもNi、Co、Cr、AuおよびCuのうち少なくとも1種からなるメッキ層20が形成されており、このメッキ層20に対して、金属製蓋体12や接続端子18が半田などのロウ材21によって接合されている。
【0052】
この被覆層19による効果を充分に発揮させる上で、導体層13、17における絶縁基板10内の埋め込み幅Lは、その内縁および/または外縁から20μm以上、特に100μm以上であることが望ましい。
【0053】
本発明によれば、この導体層13、17の中央部の厚さt1は、周辺部における厚さt2よりも厚く形成されていることから、上記埋め込み部における深さxが大きくできるために、導体層13、17の被覆層19の厚みが厚くなり導体層13、17に対する補強効果をさらに発揮することができる。この導体層13、17の非露出部における被覆層19の平均厚み((最小厚み+最大厚み)/2)は、10〜70μmであることが望ましい。
【0054】
また、絶縁基板10上における金属製蓋体12とロウ接されるリング状導体層13の露出部の幅Mは5mmよりも広いと絶縁基板10との熱膨張差に起因する応力が増加し、また、露出部の幅Mが1mmよりも小さいと、メタライズ層自体の絶縁基板への接着強度が低下するためリング状導体層13の露出部における幅Mは1〜5mm、特に1〜3mmであることが望ましい。
【0055】
さらに、導体層13、17の露出部表面に形成されるメッキ層10は、ロウ材21となるAu−Sn合金などとの濡れ性を改善し、ロウ材21と導体層13、17との接合強度を高めると同時に導体層13、17とロウ材21の反応によって金属部材の接合強度が低下するのを防止するためのものであり、その厚みが1μmよりも薄いと上記の反応防止効果が小さく、逆に、メッキ層20の厚みが10μmよりも厚いとメッキ層20の形成時に導体層13、17との間で高い応力が発生し、この応力によってクラックが発生し、気密信頼性などが損なわれてしまう。従って、メッキ層20の厚みは1〜10μm、特に2〜8μmであることが望ましい。
【0056】
【実施例】
実施例
(a)低温焼成セラミック組成物として、SiO2−Al23−B23−CaO−BaO系ガラスを50重量部、SiO2を50重量部の組成からなる混合物100重量部に対し、アクリル系バインダーを12重量部、ジブチルフタレートを5重量部、トルエンを30重量部加えスラリー化した。このスラリーをドクターブレード法により厚さ250μmのグリーンシートを成形した。そして、このグリーンシートに貫通孔を形成して銅を主成分とする導体ペーストを充填してビアホール導体を形成した。
(b)また、この導体ペーストをスクリーン印刷法でボール端子をロウ接するための直径1mmの大きさの電極パッド用導体層パターンを焼成後の厚みが10μmとなるように被着形成した。
(c)さらにこの電極パッド用導体層の周囲150μmの幅に、上記スラリーを焼成後の厚みが20μmとなるように被覆した。
(d)その後、電極パッド用導体層の露出部分に上記導体ペーストをさらに10μmの厚みで塗布した。
(e)上記のように電極パッド用導体層を形成したグリーンシートとともに、導体層を施した5層のグリーンシートを積層圧着した。
(f)一方、拘束シートとして、SiO2100重量部に5重量部のSiO2−Al23−B23−CaO−BaO系ガラスを添加したものを使用し、ドクターブレード法によって厚さ300μmの拘束シートを作製し、上記のグリーンシート積層体の両面に、上記の拘束シートを重ね、温度55℃、圧力20MPaの条件にて積層した。そして、この積層体を、水蒸気含有の窒素雰囲気中で900℃で1時間の保持して焼成した。
(g)その後、焼結体の両面の拘束シートをウェットブラスト法により電極パッド用導体層が露出するまで除去することによって配線基板を作製した。
【0057】
上記のようにして作製した配線基板のX−Y方向の焼成収縮は、0.1%と非常に小さく、平面方向での寸法変化が非常に小さいものであった。
【0058】
また、この配線基板の電極パッド用導体層の断面を観察して、電極パッド用導体層の中央付近の厚さと電極パッド用導体層の周辺部分の厚さを測定した結果、中央付近で20μm、周辺部分で10μmであり、中央付近が周辺よりも厚くなっていることを確認した。
【0059】
さらに、電極パッドの周辺を被覆している被覆層の平均厚み(最小厚み+最大厚み)/2を測定した結果、14μmであった。
【0060】
そして、この電極パッド用導体層に対して、2μmのNiメッキと0.1μmのAuメッキをした後、半田によって直径が0.5mmのボール端子をロウ接して接合強度を測定した。測定では、ボール端子を治具でつかみ10mm/minの速度で垂直に引き上げた時、ボール端子が取れる時の最大荷重を接合強度とした。その結果、接合強度は5.5kgであった。
【0061】
比較例1
実施例1において、(d)工程を行なわない以外は、全く同様にして配線基板を作製した。その結果、寸法変化は0.1%と良好であったが、(g)工程で、拘束シートを除去する際、導体層の周辺に形成していた被覆層まで除去されてしまっていたために、ピールテストを行った結果、接合強度は2.5kgと低いものであった。
【0062】
比較例2
実施例1において、(d)(f)(g)工程を行わない以外は、全く同様にして配線基板を作製した。その結果、寸法変化は0.7%と大きく、また、ピールテストによる接合強度は、5.0kgと比較例1よりも良好であったが、本発明品よりも低いものであった。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法を説明するための工程図を示す。
【図2】図2の配線基板の製造工程における拘束シート除去後の導体層の拡大断面図を示す。
【図3】本発明の配線基板の一例として半導体素子収納用パッケージの概略断面図を示す。
【図4】図3の半導体素子収納用パッケージにおけるリング状導体層の拡大断面図を示す。
【図5】図3の半導体素子収納用パッケージにおける接続パッド用導体層の拡大断面図を示す。
【図6】従来の配線基板の製造方法を説明するための工程図を示す。
【符号の説明】
1 グリーンシート
2 ビアホール導体
3 導体層
4 被覆層
5 拘束シート
6 絶縁基板

Claims (6)

  1. a)第1のセラミック組成物によって、第1のグリーンシートを作製する工程と、
    b)第1のグリーンシートの表面に導体層を被着形成する工程と、
    c)前記導体層周辺の少なくとも一部に、前記第1のセラミック組成物を被覆する工程と、
    d)前記導体層における前記第1のセラミック組成物を被覆していない領域表面にさらに導体層を形成する工程と、
    e)前記d)工程後の前記第1のグリーンシートにおける少なくとも導体層を形成した表面側に、第1のセラミック組成物の焼成温度で焼結しない第2のセラミック組成物からなる第2のグリーンシートを積層する工程と、
    f)e)工程後の積層体を第1のセラミック組成物が焼成し、第2のセラミック組成物が焼成しない温度で焼成する工程と、
    g)e)工程後の焼成物から、第2のグリーンシートを除去する工程と、を具備することを特徴とする配線基板の製造方法。
  2. 前記導体層に、金属部材がロウ接される請求項記載の配線基板の製造方法。
  3. 前記金属部材が、接続端子であって、前記c)工程において、前記導体層の全周辺に被覆層を形成することを特徴とする請求項記載の配線基板の製造方法。
  4. 前記金属部材が、蓋体であって、前記b)工程において、前記導体層を第1のグリーンシートの表面にリング状に形成してなり、前記c)工程において、該リング状の導体層の内縁および/または外縁に被覆層を形成することを特徴とする請求項記載の配線基板の製造方法。
  5. 前記f)工程が、1050℃以下の低温で行われ、前記導体層が、銅または銀を主成分とする導体からなる請求項乃至請求項のいずれか記載の配線基板の製造方法。
  6. 前記g)工程後に、前記導体層の露出表面に、メッキ層を形成する工程を有する請求項乃至請求項のいずれか記載の配線基板の製造方法。
JP2001050977A 2001-02-26 2001-02-26 配線基板の製造方法 Expired - Fee Related JP4688314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001050977A JP4688314B2 (ja) 2001-02-26 2001-02-26 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001050977A JP4688314B2 (ja) 2001-02-26 2001-02-26 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2002252461A JP2002252461A (ja) 2002-09-06
JP4688314B2 true JP4688314B2 (ja) 2011-05-25

Family

ID=18911849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001050977A Expired - Fee Related JP4688314B2 (ja) 2001-02-26 2001-02-26 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4688314B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123677A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd 積層セラミック基板の製造方法
JP5014642B2 (ja) * 2006-02-16 2012-08-29 株式会社トクヤマ リード内蔵メタライズドセラミックス基板およびパッケージ
CN101543151B (zh) * 2007-04-20 2011-04-13 株式会社村田制作所 多层陶瓷基板及其制造方法以及电子器件
JP2014067891A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240434A (ja) * 1994-03-02 1995-09-12 Oki Electric Ind Co Ltd バンプ電極、およびその製造方法
JPH10335531A (ja) * 1997-06-04 1998-12-18 Nikko Co ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2000286353A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240434A (ja) * 1994-03-02 1995-09-12 Oki Electric Ind Co Ltd バンプ電極、およびその製造方法
JPH10335531A (ja) * 1997-06-04 1998-12-18 Nikko Co ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
JP2000164996A (ja) * 1998-11-30 2000-06-16 Kyocera Corp セラミック配線基板
JP2000286353A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 半導体素子収納用パッケージ

Also Published As

Publication number Publication date
JP2002252461A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
JP2008166307A (ja) 多層セラミックス基板
JP3652196B2 (ja) セラミック配線基板の製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JP4688314B2 (ja) 配線基板の製造方法
JP4703207B2 (ja) 配線基板
JP2002362937A (ja) ガラス組成物、ガラス焼結体およびそれを用いた配線基板
JP4535576B2 (ja) 多層配線基板の製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP3886791B2 (ja) 多層配線基板の製造方法
JP2004087989A (ja) 多層配線基板
JP4028810B2 (ja) 多層配線基板の製造方法
JP2004063811A (ja) 配線基板およびその製造方法
JP4587562B2 (ja) 多層配線基板の製造方法
JP2002050865A (ja) ガラスセラミック配線基板及びその製造方法
JP2008159726A (ja) 多層配線基板
JP4850275B2 (ja) セラミック配線基板の製造方法
JP2000286353A (ja) 半導体素子収納用パッケージ
JP2001015895A (ja) 配線基板およびその製造方法
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP3426920B2 (ja) 配線基板
JP4610066B2 (ja) 多層配線基板およびその製造方法
JP3643264B2 (ja) 導体ペーストおよびこれを用いた配線基板
JP4157352B2 (ja) 配線基板
JP2010080683A (ja) 半導体装置の製造方法
JPH07202356A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees