JP2006086399A - 半導体パッケージの製造方法、中継基板の製造方法 - Google Patents

Abstract

【課題】 比較的低コストで、中継基板と実装基板との間に発生する応力を緩和できる半導体パッケージの製造方法を提供すること。
【解決手段】 半導体パッケージ１１は、はんだ溶融工程、ギャップ拡張工程及びはんだ固化工程を経て製造される。はんだ溶融工程では、インターポーザ３１及び配線基板４１の間にインターポーザ実装用はんだバンプ７０が配置される。そして、溶融したインターポーザ実装用はんだバンプ７０を介してインターポーザ３１と配線基板４１とが接合される。ギャップ拡張工程では、インターポーザ実装用はんだバンプ７０が溶融した状態で、インターポーザ３１と配線基板４１との間の距離が広げられる。はんだ固化工程では、インターポーザ実装用はんだバンプ７０が冷却して固化する。
【選択図】 図１

Description

本発明は、中継基板を実装基板上に実装する方法に特徴を有する半導体パッケージの製造方法、及び、半導体素子を中継基板上に実装する方法に特徴を有する中継基板の製造方法に関するものである。

近年、ＩＣチップが搭載された配線基板（ＩＣ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板−マザーボード間にインターポーザと呼ばれる中継基板を介在させることで接続を図ったものが各種知られている。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「セカンドレベルインターポーザ」と呼び、後者を「ファーストレベルインターポーザ」と呼ぶことにする。ここで、ファーストレベルインターポーザを配線基板に取り付けた構造物を製造する手順の従来例を示す。

まず、図１２に示すような構造のインターポーザ１０１及び配線基板１１１をそれぞれ作製する。インターポーザ１０１を構成する板状のインターポーザ本体１０２には、多数のビア１０３を貫通形成する。各ビア１０３内には導体柱１０４を設ける。各々の導体柱１０４の上端及び下端には、それぞれ中継基板側はんだバンプ１０５，１０６を設ける。一方、インターポーザ１０１が搭載されるべき配線基板１１１の上面には、複数の基板側はんだバンプ１１３を形成する。

次に、インターポーザ１０１の有する各中継基板側はんだバンプ１０６と配線基板１１１の有する各基板側はんだバンプ１１３とを対応させて配置し、この状態でインターポーザ１０１を配線基板１１１上に載置する。そして、所定温度及び所定時間に加熱してはんだをリフローさせ、バンプ１０６，１１３同士を接合する（図１３参照）。この結果、インターポーザ１０１側と配線基板１１１側とが電気的に接合される。

ところで、ＩＣチップは一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成されている。これに対して、配線基板１１１は半導体材料よりもかなり熱膨張係数が大きな材料、例えば１０．０ｐｐｍ／℃以上の樹脂材料等を用いて形成されている。よって、インターポーザ１０１にＩＣチップを実装した場合には、ＩＣチップ−配線基板１１１間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザ１０１と他部品との接合部分やＩＣチップ自身にクラックを発生させ、信頼性を低下させる要因となる。

このような事情の下、応力を緩和してクラックの発生を抑えるためには、ＩＣチップと配線基板１１１との隙間（ギャップ１１５）を広げればよいということが従来から知られている。その一例として、図１４に示されるような柱状コア１１６を設けてギャップ１１５を広げること等が提案されている。なお、これと同様の技術は特許文献１においても開示されている。
特開２０００−１６４７５８号公報（図１等）

ところが、特許文献１に記載の従来技術においては、柱状コア１１６を設ける工数が余分にかかってしまうため、低コスト化が困難になるという問題がある。

また、図１３に示されるように、柱状コア１１６を設けずにはんだをリフローさせると、はんだの温度が融点以上になった際に、インターポーザ１０１やＩＣチップが自重により沈んでしまう。このため、インターポーザ１０１と配線基板１１１とのギャップ１１５やインターポーザ１０１とＩＣチップとのギャップが狭くなってしまう。その結果、応力を緩和できなくなる上、ギャップ内のフラックス洗浄や、ギャップ内へのアンダーフィル材の充填にも支障をきたすことになる。仮に、はんだの量を増やしてギャップを広げようとしても、隣接するはんだ間のピッチが狭くなるため、はんだブリッジが発生しやすくなる。

本発明は上記の課題に鑑みてなされたものであり、その第１の目的は、比較的低コストで、中継基板と実装基板との間に発生する応力を緩和できる半導体パッケージの製造方法を提供することにある。本発明の第２の目的は、比較的低コストで、半導体素子と中継基板との間に発生する応力を緩和できる半導体素子付き中継基板の製造方法を提供することにある。

そして上記課題を解決するための手段としては、半導体素子を実装可能な中継基板が実装基板上にはんだ付けにより実装された半導体パッケージの製造方法であって、互いに対向して配置された前記中継基板及び前記実装基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記中継基板と前記実装基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記中継基板と前記実装基板との間の距離を広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体パッケージの製造方法がある。

従って、この半導体パッケージの製造方法では、はんだが溶融している状態でギャップ拡張工程を行うことにより、中継基板と実装基板との距離を広げることができる。その結果、はんだが基板厚さ方向に長くなって変形しやすくなるため、中継基板と実装基板との間に発生する応力がはんだの変形によって緩和され、クラックの発生が防止される。よって、半導体パッケージに高い信頼性を付与することができる。また、中継基板と実装基板との距離が広くなることで、中継基板と実装基板とのギャップ（隙間）内のフラックス洗浄や、同ギャップ内へのアンダーフィル材の充填が容易になる。

しかも、中継基板と実装基板との間に例えば柱状コアのような別の部材を設けたりしなくても、ギャップ拡張工程により中継基板と実装基板との間の距離を広げることができる。よって、中継基板と実装基板との間に発生する応力を緩和できる半導体パッケージを比較的低コストで得ることができる。

また、上記課題を解決するための別の手段としては、半導体素子が中継基板上にはんだ付けにより実装された半導体素子付き中継基板の製造方法であって、互いに対向して配置された前記半導体素子及び前記中継基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記半導体素子と前記中継基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記半導体素子と前記中継基板との間の距離を広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体素子付き中継基板の製造方法がある。

従って、この半導体素子付き中継基板の製造方法では、はんだが溶融している状態でギャップ拡張工程を行うことにより、半導体素子と中継基板との距離を広げることができる。その結果、はんだが基板厚さ方向に長くなって変形しやすくなるため、半導体素子と中継基板との間に発生する応力がはんだの変形によって緩和され、クラックの発生が防止される。よって、半導体素子付き中継基板に高い信頼性を付与することができる。また、半導体素子と中継基板との距離が広くなることで、半導体素子と中継基板とのギャップ（隙間）内のフラックス洗浄や、同ギャップ内へのアンダーフィル材の充填が容易になる。

しかも、半導体素子と中継基板との間に例えば柱状コアのような別の部材を設けたりしなくても、ギャップ拡張工程により半導体素子と中継基板との間の距離を広げることができる。よって、半導体素子と中継基板との間に発生する応力を緩和できる半導体素子付き中継基板を比較的低コストで得ることができる。

ここで、半導体素子としては、例えば、ＸＹ方向の熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。なお、中継基板上に実装されるべき半導体素子の数は、１つであってもよく２つ以上であってもよい。なお、「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう（以下、同じ）。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。

なお、半導体素子は、中継基板と対向する面に半導体素子側導体を備えていてもよい。前記半導体素子側導体とは、電気的接続のための端子用パッドであって、面接続によって接続を行うものなどが挙げられる。このような半導体素子側導体は例えば線状や格子状（千鳥状も含む）に形成される。

また、中継基板を形成する材料としては、セラミック、ガラス、金属、半導体、樹脂などを挙げることができ、用途に応じてそれらの中から適宜選択することができる。セラミック材料の好適例としては、例えばアルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などがある。金属材料の好適例としては、銅、銅合金、鉄ニッケル合金などがある。半導体材料の好適例としては、例えばシリコンなどがある。そして、樹脂材料の好適例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）、ゴム系樹脂などがある。

中継基板は略板形状の部材であって、その厚さは特に限定されないが、強いて言えば０．１ｍｍ以上０．７ｍｍ以下であることが好ましく、特には０．２ｍｍ以上０．５ｍｍ以下であることがより好ましい。このような厚さ範囲内であると、中継基板上に半導体素子を搭載したときに素子接合部分に加わる熱応力が比較的小さくなり、中継基板自身の反りや、半導体素子の接合部分におけるクラック防止に有利となる。

なお、中継基板は、複数の貫通孔を有していることが好ましい。また、各々の貫通孔内には導体柱がそれぞれ配置されていることが好ましい。前記複数の貫通孔は中継基板の厚さ方向（Ｚ方向）に平行に形成されていることがよい。

貫通孔の直径（即ち導体柱の直径）は特に限定されないが、例えば１２５μｍ以下（ただし、０μｍは含まず。）であることがよく、５０μｍ以上１００μｍ以下であることがよりよい。隣接する貫通孔間の中心間距離（即ち隣接する導体柱間の中心間距離）は、例えば２５０μｍ以下（ただし、０μｍは含まず。）であることがよく、特には１３０μｍ以上２００μｍ以下であることがよりよい。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。

前記導体柱は、例えば、複数の貫通孔内に導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、錫、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。また、はんだ等の合金を導電性金属として用いることも可能である。導体柱に使用されるはんだの好適例としては、Ｓｎ／Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等の鉛フリーはんだがあるほか、錫鉛共晶はんだに代表されるＳｎ／Ｐｂ系はんだがある。

なお、前記中継基板は、前記半導体素子と対向する面及び前記実装基板と対向する面の少なくとも一方に中継基板側導体を備えていてもよい。前記中継基板側導体とは、電気的接続のための端子用パッドであって、面接続によって接続を行うものなどが挙げられる。このような中継基板側導体は例えば線状や格子状（千鳥状も含む）に形成される。

半導体パッケージを構成する実装基板とは、樹脂材料またはセラミック材料などを主体として構成された基板のことを意味する。樹脂材料を主体として構成された実装基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。また、セラミック材料を主体として構成された実装基板の具体例としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などのセラミック材料からなる基板などがある。

この場合において実装基板の熱膨張係数は、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがよい。熱膨張係数が１０．０ｐｐｍ／℃未満になると、実装基板が高コスト化しやすくなるからである。また、熱膨張係数が３０．０ｐｐｍ／℃を超える実装基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を付けたとしても応力の影響を十分に低減できない可能性があるからである。

なお、実装基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。

また、実装基板は、前記中継基板と対向する面に実装基板側導体を備えていてもよい。前記実装基板側導体とは、電気的接続のための端子用パッドであって、面接続によって接続を行うものなどが挙げられる。このような実装基板側導体は例えば線状や格子状（千鳥状も含む）に形成される。

前記中継基板及び前記実装基板の間にはんだを配置する態様としては、中継基板側導体及び実装基板側導体のいずれか一方にはんだを配置することや、中継基板側導体及び実装基板側導体の両方にはんだを配置することが挙げられるが、中継基板側導体及び実装基板側導体の両方に配置されることが好ましい。このようにすれば、中継基板と実装基板とを接合した際に、中継基板側導体及び実装基板側導体の両方にはんだが確実に接触するからである。また、前記半導体素子及び前記中継基板の間にはんだを配置する態様としては、半導体素子側導体及び中継基板側導体のいずれか一方にはんだを配置することや、半導体素子側導体及び中継基板側導体の両方にはんだを配置することが挙げられるが、半導体素子側導体及び中継基板側導体の両方に配置されることが好ましい。このようにすれば、半導体素子と中継基板とを接合した際に、半導体素子側導体及び中継基板側導体の両方にはんだが確実に接触するからである。

なお、はんだは、複数の半導体素子側導体の表面上にそれぞれ配置されていてもよいし、複数の中継基板側導体の表面上にそれぞれ配置されていてもよいし、複数の実装基板側導体の表面上にそれぞれ配置されていてもよい。隣接するはんだ間の中心間距離は、例えば２５０μｍ以下（ただし、０μｍは除く。）、好ましくは１３０μｍ以上２００μｍ以下に設定される。

はんだの種類は、用途に応じて任意に選択可能である。好適なはんだの具体例を挙げると、Ｓｎ／Ａｇ系はんだなどの鉛フリーはんだ（鉛を全くまたは殆ど含まないはんだ）がある。勿論、Ｓｎ／Ａｇ系はんだ以外の鉛フリーはんだを使用してもよく、例えば、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等を使用してもよい。なお、上記各系のはんだには微量元素（例えばＡｕ，Ｎｉ，Ｇｅ等）が含まれていてもよい。さらには、上記のような鉛フリーはんだ以外にも、鉛入りはんだを選択することが可能である。鉛入りはんだとしては、例えば、錫鉛共晶はんだ（６３Ｓｎ／３７Ｐｂ：融点１８３℃）などがある。勿論、錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えば６２Ｓｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）、９０Ｓｎ／１０Ｐｂという組成のはんだ、９５Ｓｎ／５Ｐｂという組成のはんだなどを使用してもよい。

ここで、はんだ溶融工程前における前記はんだは、フラックスなどが入ったクリームの状態であってもよいが、一度加熱溶融してはんだクリーム中のフラックスを蒸発させたはんだバンプの状態であることが好ましい。仮に、はんだがクリームの状態であると、はんだ溶融工程においてフラックスを蒸発させたとしても、気化したフラックスを、中継基板と実装基板との間や半導体素子と中継基板との間から逃がすことが困難だからである。

なお、前記中継基板と前記実装基板との間の距離を広げるギャップ拡張工程を行った場合、前記ギャップ拡張工程後における前記はんだは、中継基板側導体及び実装基板側導体に接触するとともに、前記中継基板側導体との接触部及び前記実装基板側導体との接触部のうちの少なくとも一方に最大径部位を有し、前記中継基板側導体と前記実装基板側導体との間に最小径部位を有し、前記最小径部位の直径が前記最大径部位の直径の３０％以上１００％以下の大きさとなることが好ましい。より好ましくは、前記最小径部位の直径が前記最大径部位の直径の５０％以上８０％以下の大きさとなることがよい。また、前記半導体素子と前記中継基板との間の距離を広げるギャップ拡張工程を行った場合、前記ギャップ拡張工程後における前記はんだは、半導体素子側導体及び中継基板側導体に接触するとともに、前記半導体素子側導体との接触部及び前記中継基板側導体との接触部のうちの少なくとも一方に最大径部位を有し、前記半導体素子側導体と前記中継基板側導体との間に最小径部位を有し、前記最小径部位の直径が前記最大径部位の直径の３０％以上１００％以下の大きさとなることが好ましい。より好ましくは、前記最小径部位の直径が前記最大径部位の直径の５０％以上８０％以下の大きさとなることがよい。

仮に、最小径部位の直径が最大径部位の直径の３０％以下の大きさとなると、くびれの度合いが大きくなってはんだが変形しやすくなるものの、導通断面積の低下によって電気抵抗が大きくなってしまうおそれがある。しかも、機械的強度の低下によってはんだが破断しやすくなるおそれもある。一方、最小径部位の直径が最大径部位の直径の１００％以上の大きさとなると、はんだの体積増及び過度の近接によって、はんだブリッジが発生しやすくなったり、前記アンダーフィル材の充填が困難になったりするおそれがある。しかも、はんだが基板厚さ方向に長くならず、はんだが変形しにくくなるため、中継基板と実装基板との間に発生する応力や、半導体素子と中継基板との間に発生する応力を緩和しにくくなり、クラックが発生しやすくなるおそれがある。

なお、前記中継基板及び前記実装基板の間に配置されるはんだの最小径部位は、中継基板側導体と実装基板側導体との間において中継基板側導体寄りまたは実装基板側導体寄りに有していてもよいし、中継基板側導体と実装基板側導体との略中間位置に有していてもよい。また、前記半導体素子及び前記中継基板の間に配置されるはんだの最小径部位は、半導体素子側導体と中継基板側導体との間において半導体素子側導体寄りまたは中継基板側導体寄りに有していてもよいし、半導体素子側導体と中継基板側導体との略中間位置に有していてもよい。

ここで、はんだの最大径部位及び最小径部位は、断面円形状をなすことが好ましいが、それ以外の形状をなしていてもよい。この場合、はんだの最大径部位及び最小径部位の直径は、断面円形状をなしていると仮想した場合の仮想円の直径をいう。

また、はんだの最大径部位の直径は、前記隣接するはんだ間の中心間距離の半分以下に設定されることがよく、具体的には１５０μｍ以下（ただし、０μｍは除く。）、好ましくは６０μｍ以上１００μｍ以下である。はんだの最大径部位の直径が隣接するはんだ間の中心間距離の半分を超えるようになると、はんだの体積増及び過度の近接によって、はんだブリッジが発生しやすくなるおそれがあるからである。逆に、はんだの最大径部位の直径が隣接するはんだ間の中心間距離に比べてかなり小さい（例えば１／４未満である）と、はんだの体積不足によって、中継基板と実装基板との接続状態や半導体素子と中継基板との接続状態が低下するおそれがあるからである。

以下、本発明の製造方法について説明する。

まず、基板作製工程を実施し、実装基板を作製しておく。また、中継基板作製工程を実施し、あらかじめ中継基板を作製しておく。具体的にいうと、例えば、複数の貫通孔を有する中継基板本体を用意し、前記複数の貫通孔内に導電性金属を充填して導体柱を形成する。

複数の貫通孔内に導電性金属を充填して導体柱を形成する具体的な手法としては、例えば、導電性金属を含む非固形材料（例えば導電性金属ペースト）を作製しそれを印刷充填した後にそれを固化する手法があるほか、導電性金属めっきを施す手法などがある。導電性金属を含む非固形材料を固化する手法としては、例えば、材料中の有機成分を蒸発させること、さらには材料中の導電性金属を焼結させることが好適である。導電性金属ペーストの好適例としては、銅ペースト、銀ペースト、はんだペーストなどがある。また、金属塊や金属柱などの固形材料を貫通孔内に埋め込むという手法を採用してもよい。なお、導電性金属の充填によって導体柱を形成する場合、内部に空洞が生じないように貫通孔をほぼ完全に埋めることが好ましい。その理由は、導体柱の低抵抗化を図るとともに、導体柱自体の強度を高めるためである。

次に、中継基板を実装基板上に実装する中継基板実装工程を実施する。この中継基板実装工程においては、まず、下記のはんだ溶融工程を実施する。

はんだ溶融工程では、互いに対向して配置された中継基板と実装基板との間にはんだを配置する。このとき、中継基板の有する複数の導体柱と、複数のはんだとを接触させる。そして、複数のはんだを加熱して溶融させ、それら溶融したはんだを介して中継基板と実装基板とを接合する。このようなはんだ溶融工程の温度条件等は特に限定されないが、少なくともはんだ融点以上の温度、例えば２２０℃以上２８０℃以下に設定されることがよい。２２０℃未満の温度であると、適用できるはんだの種類が限定されてしまい、低コスト化を達成しにくくなるおそれがあるからである。逆に、２８０℃を越える温度であると、実装基板等が樹脂材料にて構成されている場合には、実装基板等に熱的なダメージを与えるおそれがあり、好ましくないからである。

なお、前記はんだ溶融工程では、部品実装装置のヒートツールを用いて前記中継基板を前記実装基板側に押し付けながら、前記はんだをはんだ融点以上の温度に加熱して溶融させることが好ましい。このように加圧すれば、はんだを介して中継基板と実装基板とをより確実に接合できる。

はんだ溶融工程が終了すると、はんだ融点をはんだ融点以上の温度に保持した状態で、中継基板と実装基板との間の距離を広げるギャップ拡張工程を実施する。なお、前記ギャップ拡張工程では、前記中継基板を持ち上げることにより、前記中継基板と前記実装基板との間の距離を広げるようにしてもよいし、実装基板を下降させることにより、中継基板と実装基板との間の距離を広げるようにしてもよい。特に好ましくは、前記ギャップ拡張工程では、前記ヒートツールを用いて前記中継基板を持ち上げることにより、前記中継基板と前記実装基板との間の距離を広げるようにすることがよい。このようにすれば、中継基板を持ち上げるための持ち上げ機構を、ヒートツールとは別に設ける必要がなくなるからである。

なお、部品実装装置のヒートツールは、汎用のものを用いることが可能であるが、中継基板の実装方向（Ｚ方向）にミクロン単位で移動できるものがよい。このようにすることで、中継基板と実装基板との間の距離を高精度に設定できるからである。

また、前記ギャップ拡張工程後の中継基板と実装基板との間の距離は、前記はんだ溶融工程終了時における中継基板と実装基板との距離の１．３倍以上２．５倍以下の大きさであることが好ましく、特には、１．５倍以上２．２倍以下の大きさであることが好ましい。仮に、前記ギャップ拡張工程後の中継基板と実装基板との間の距離が、前記はんだ溶融工程終了時における中継基板と実装基板との距離の１．３倍よりも小さくなると、中継基板と実装基板との隙間内へのアンダーフィル材の充填が困難になるからである。一方、前記ギャップ拡張工程において広げられる中継基板と実装基板との間の距離が、前記はんだ溶融工程終了時における中継基板と実装基板との距離の２．５倍よりも大きくなると、ギャップ拡張工程を行っているときに、溶融したはんだが分断してしまう可能性があるからである。

そして、ギャップ拡張工程終了後、はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程を実施することにより、前記中継基板実装工程が終了する。なお、前記はんだ固化工程では、前記ヒートツールによる加熱を止めるとともに、送風手段により前記はんだに風を送って冷却することが好ましい。このようにすれば、はんだを素早く冷却することができるため、半導体パッケージの生産性の向上を図ることできる。

なお、送風手段は、ヒートツールに設けられていてもよいし、ヒートツールとは別々に設けられていてもよい。

また、前記はんだ固化工程後に前記中継基板と前記実装基板との間にアンダーフィル材を充填するアンダーフィル充填工程をさらに含むことが好ましい。このようにすることで、はんだ同士の絶縁性を確保できるからである。

次に、半導体素子を中継基板上に実装する半導体素子実装工程を実施する。この半導体素子実装工程は、前記中継基板実装工程と略同様の工程である。なお、半導体素子実装工程は、実装基板実装工程の前に行ってもよい。ただし、半導体素子実装工程及び中継基板実装工程のうち後工程で用いるはんだのはんだ融点を、前工程で用いたはんだのはんだ融点よりも低い温度にすることが好ましい。仮に、後工程で用いるはんだのはんだ融点を、前工程で用いたはんだのはんだ融点と同じ温度にしたり、前工程で用いたはんだのはんだ融点よりも高くすると、後の工程ではんだを溶融したときに、前の工程で固化したはんだが再び溶け出してしまう可能性があるからである。

そして、この半導体素子実装工程を終了することにより、半導体パッケージが完成する。

このようにすれば、中継基板と実装基板との間に例えば柱状コアのような別の部材を設けたりしなくても、中継基板と実装基板との間の距離を広げることができる。また、半導体素子と中継基板との間に例えば柱状コアのような別の部材を設けたりしなくても、半導体素子と中継基板との間の距離を広げることができる。よって、このような製造方法によれば、上記の優れた半導体パッケージ及び半導体素子付き中継基板を、低コストでしかも効率よく製造することが可能となる。

以下、本発明を具体化した実施形態を図１〜図１０に基づき詳細に説明する。図１は、ＩＣチップ２１がインターポーザ付き配線基板６１上に実装された本実施形態の半導体パッケージ１１を示す概略断面図である。図２，図３は、図１の要部拡大断面図である。図４は、半導体パッケージ１１の製造過程において、インターポーザ３１と配線基板４１とを位置決めした状態を示す概略断面図である。図５，図６は、インターポーザ３１を配線基板４１に実装するときの様子を示す概略断面図である。図７は、ＩＣチップ２１とインターポーザ付き配線基板６１とを位置決めした状態を示す概略断面図である。図８，図９は、インターポーザ付き配線基板６１上にＩＣチップ２１を実装するときの様子を示す概略断面図である。

図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１（半導体素子）をインターポーザ付き配線基板６１上に実装した構造のＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。このインターポーザ付き配線基板６１は、インターポーザ３１（中継基板）と配線基板４１（実装基板）とによって構成されている。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。ＩＣチップ２１は、インターポーザ３１に対向する下面２４を有している。そして、ＩＣチップ２１の下面２４側の表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面２４側には、複数の面接続パッド２２（半導体素子側導体）が格子状に設けられている。本実施形態では、各面接続パッド２２の直径が約１００μｍに設定され、隣接する面接続パッド２２間のピッチが約１８０μｍに設定されている。

図１に示されるように、本実施形態のインターポーザ３１は、いわゆるファーストレベルインターポーザと呼ばれるべきものである。インターポーザ３１は、矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。インターポーザ本体３８は、ＩＣチップ２１に対向する上面３２と、配線基板４１に対向する下面３３を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のアルミナにより形成された板材からなる。かかる板材の熱膨張係数は約１０ｐｐｍ／℃、ヤング率は１〜５ＧＰａ程度である。勿論、アルミナ以外のセラミック、例えば窒化アルミニウムや窒化珪素を、インターポーザ本体３８用の材料として採用することもできる。

インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４が格子状に形成されている。本実施形態では、ビア３４の直径が約１００μｍに設定され、隣接するビア３４間の中心間距離（ビアピッチ）が約１８０μｍに設定されている。これらのビア３４は、前記ＩＣチップ２１が有する前記各面接続パッド２２の位置に対応している。そして、かかるビア３４内には、Ｓｎ／Ａｇという組成のはんだからなる導体柱３５（中継基板側導体）が設けられている。

図１に示されるように、ＩＣチップ２１及びインターポーザ３１の間には、複数のチップ実装用はんだバンプ８０（はんだ）が配置されている。このため、チップ実装用はんだバンプ８０は、面接続パッド２２の表面に接触するとともに、導体柱３５の上端に接触した状態となっている。ゆえに、インターポーザ３１とＩＣチップ２１とが電気的に接続されるようになる。なお、チップ実装用はんだバンプ８０は、Ｓｎ／Ａｇという組成のはんだからなっている。

図２に示されるように、チップ実装用はんだバンプ８０は、面接続パッド２２との接触部及び導体柱３５との接触部にそれぞれ最大径部位８１を有している。さらに、チップ実装用はんだバンプ８０は、面接続パッド２２と導体柱３５との略中間位置に最小径部位８２を有している。なお、本実施形態において、チップ実装用はんだバンプ８０の最大径部位８１の直径Ａ１は、約１００μｍに設定されている。そして、チップ実装用はんだバンプ８０の最小径部位８２の直径Ｂ１は、最大径部位８１の直径Ａ１の５０％の大きさ（即ち、約５０μｍ）に設定されている。即ち、最大径部位８１の直径Ａ１と最小径部位８２の直径Ｂ１との比は、１：０．５に設定されている。従って、チップ実装用はんだバンプ８０は、略中間位置においてくびれを有している。

そして、ＩＣチップ２１の下面２４とインターポーザ本体３８の上面３２との隙間（ギャップ５５）には、アンダーフィル材５６が充填されており、両者がそのアンダーフィル材５６を介して接着されている。

図１に示されるように、前記配線基板４１は、矩形平板状（４５ｍｍ角）の樹脂製多層配線基板であり、前記インターポーザ３１に対向する上面４２と、下面４３とを有している。この多層配線基板は、スルーホール導体５１を有する樹脂製のコア基板５２と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層４４と複数層の導体回路４５とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６（実装基板側導体）が格子状に形成されている。本実施形態では、各面接続パッド４６の直径が約１００μｍに設定され、隣接する面接続パッド４６間のピッチが約１８０μｍに設定されている。一方、配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、スルーホール導体５１、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図１のインターポーザ３１以外にも、チップキャパシタ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。

図１に示されるように、インターポーザ３１及び配線基板４１の間には、複数のインターポーザ実装用はんだバンプ７０（はんだ）が配置されている。このため、インターポーザ実装用はんだバンプ７０は、導体柱３５の下端に接触するとともに、面接続パッド４６の表面に接触した状態となっている。ゆえに、インターポーザ３１と配線基板４１とが電気的に接続されるようになる。なお、インターポーザ実装用はんだバンプ７０は、Ｓｎ／Ａｇという組成のはんだからなっている。また、インターポーザ実装用はんだバンプ７０は、前記チップ実装用はんだバンプ８０よりもはんだ融点の温度が高いものが用いられている。

図３に示されるように、インターポーザ実装用はんだバンプ７０は、面接続パッド４６との接触部及び導体柱３５との接触部にそれぞれ最大径部位７１を有している。さらに、インターポーザ実装用はんだバンプ７０は、面接続パッド４６と導体柱３５との略中間位置に最小径部位７２を有している。なお、本実施形態において、インターポーザ実装用はんだバンプ７０の最大径部位７１の直径Ａ２は、約１００μｍに設定されている。そして、インターポーザ実装用はんだバンプ７０の最小径部位７２の直径Ｂ２は、最大径部位７１の直径Ａ２の５０％の大きさ（即ち、約５０μｍ）に設定されている。即ち、最大径部位７１の直径Ａ２と最小径部位７２の直径Ｂ２との比は、１：０．５に設定されている。従って、インターポーザ実装用はんだバンプ７０は、略中間位置においてくびれを有している。

そして、インターポーザ本体３８の下面３３と配線基板４１の上面４２との隙間（ギャップ５４）には、アンダーフィル材５３が充填されており、両者がそのアンダーフィル材５３を介して接着されている。また、各導体柱３５の下端面は、インターポーザ実装用はんだバンプ７０を介して各面接続パッド４６に電気的に接続されている。このような接続関係により、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが導通されている。ゆえに、インターポーザ３１を経由して配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。

ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。

まず、下記の要領で配線基板４１を作製する（配線基板作製工程）。即ち、スルーホール導体５１を有するコア基板５２を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層４４、導体回路４５、面接続パッド４６，４７をあらかじめ形成する。次に、配線基板４１の上面４２に対するはんだペースト印刷を行い、各面接続パッド４６の表面に基板側はんだバンプ３７を形成する（図４参照）。ここで使用するはんだペーストは、Ｓｎ／Ａｇという組成のはんだを含んでいる。

次に、下記の要領でインターポーザ３１を作製する（中継基板作製工程）。

まず、アルミナを含むセラミックグリーンシートを出発材料として使用する。そして、このセラミックグリーンシートに対してレーザー加工等を行って多数のビア３４を形成する。次に、アルミナが焼結しうる加熱温度（例えば１６５０℃〜１９５０℃）にて焼成工程を行う。これにより、未焼結のセラミックグリーンシートを焼結させてインターポーザ本体３８とする。次に、所定のはんだレジストを設け、この状態ではんだペーストを印刷することにより、はんだペーストを各ビア３４内に充填する。ここで使用するはんだペーストは、Ｓｎ／Ａｇという組成のはんだを含んでいる。次に、はんだレジストを除去し、さらにリフローを行って下端側にインターポーザ側はんだバンプ３９を有する導体柱３５を形成すれば、図４に示す構造のインターポーザ３１が完成する。なお、ビア３４内に高融点金属ペースト（例えばタングステンペースト）を充填した状態で焼成工程を行うことにより、インターポーザ本体３８と導体柱３５とを同時に焼結させるようにしてもよい。

次に、インターポーザ３１を配線基板４１上に実装するインターポーザ実装工程を実施する。このインターポーザ実装工程においては、まず、下記の位置決め工程を実施する。具体的には、インターポーザ３１を部品実装装置のヒートツール９１に吸着させた状態で、カメラ（図示略）にて位置合わせを行う。即ち、複数のインターポーザ側はんだバンプ３９と複数の基板側はんだバンプ３７とを対応させて配置する（図４参照）。上記のヒートツール９１は、金属製のツール本体９２、同ツール本体９２に設けられた真空吸引孔（図示略）を真空状態にしてインターポーザ３１などを吸着させる吸着装置（図示略）、ヒータ（図示略）などを備えた構造となっている。

次に、ヒートツール９１を垂直に下降させ、複数のインターポーザ側はんだバンプ３９と複数の基板側はんだバンプ３７とを接触させる（図５参照）。このとき、ヒートツール９１から配線基板４１側に荷重を加えることにより、インターポーザ本体３８が所定の押圧力（本実施形態では４０Ｎ）で配線基板４１側に押し付けられる。

そして、この状態においてヒータを作動させ、所定温度及び所定時間加熱を行う。本実施形態では、このときの温度を約２５０℃に設定して加熱を行うようにしている。その結果、基板側はんだバンプ３７及びインターポーザ側はんだバンプ３９が互いに溶融して接合することによりインターポーザ実装用はんだバンプ７０となり、そのインターポーザ実装用はんだバンプ７０を介して、導体柱３５と面接続パッド４６とが接合される（はんだ溶融工程）。

前記はんだ溶融工程後、ヒータの温度を約２５０℃に保持することにより、インターポーザ実装用はんだバンプ７０をはんだ融点以上の温度に保持する。この状態において、ヒートツール９１を用いてインターポーザ３１を引き上げることにより、インターポーザ３１と配線基板４１との間の距離を２倍の大きさに広げるギャップ拡張工程を実施する（図６参照）。本実施形態において、インターポーザ３１の引き上げ量は４０μｍに設定されている。これにより、インターポーザ本体３８の下面３３と配線基板４１の上面４２とのギャップ５４は８０μｍ程度となる。さらにこの状態において、ヒータを停止するとともにエアブロア９３（送風手段）を駆動し、ギャップ５４内への送風を行う。これにより、インターポーザ実装用はんだバンプ７０をはんだ融点よりも低い温度（１５０℃以下）に冷却して固化させる（はんだ固化工程）。なお、図６において、エアブロア９３は、インターポーザ３１及び配線基板４１の横側に配置され、配線基板４１の上面４２及びインターポーザ３１の下面３３に対して平行に風を送り出すようになっている。

その後、図７に示されるように、前記ギャップ５４内に対して、アンダーフィル材５３を充填して硬化させる（アンダーフィル充填工程）。これにより、インターポーザ付き配線基板６１が完成する。

次に、ＩＣチップ２１をインターポーザ３１上に実装するチップ実装工程を実施する。このチップ実装工程においては、まず、インターポーザ３１の上面３２に対するはんだペースト印刷を行い、各導体柱３５の上端にインターポーザ側はんだバンプ３６を形成する（図７参照）。ここで使用するはんだペーストは、Ｓｎ／Ａｇという組成のはんだを含んでいる。なお、ここで形成されるインターポーザ側はんだバンプ３６は、前記インターポーザ側はんだバンプ３９と同体積のものである。

次に、前記ギャップ５４内などをフラックス洗浄した後、位置決め工程を実施する。具体的には、ＩＣチップ２１を前記ヒートツール９１に吸着させた状態で、前記カメラにて位置合わせを行い、複数のインターポーザ側はんだバンプ３６と各面接続パッド２２の表面に設けられたチップ側はんだバンプ２３とを対応させて配置する（図７参照）。

次に、ヒートツール９１を垂直に下降させ、複数のチップ側はんだバンプ２３と複数のインターポーザ側はんだバンプ３６とを接触させる（図８参照）。このとき、前記インターポーザ実装工程と同様の条件により、ＩＣチップ２１が所定の押圧力でインターポーザ３１側に押し付けられる。

そして、前記ヒータを作動させて２２０℃〜２３０℃程度の温度に加熱する。その結果、チップ側はんだバンプ２３及びインターポーザ側はんだバンプ３６が互いに溶融して接合することによりチップ実装用はんだバンプ８０となり、そのチップ実装用はんだバンプ８０を介して面接続パッド２２と導体柱３５とが接合される（はんだ溶融工程）。なお、チップ実装用はんだバンプ８０のはんだ融点は、前記インターポーザ実装用はんだバンプ７０のはんだ融点よりも低い２２０℃〜２３０℃程度である。このため、チップ実装用はんだバンプ８０を溶融するはんだ溶融工程において、インターポーザ実装用はんだバンプ７０が溶融してしまうことはない。

前記はんだ溶融工程後、ヒータの温度を２２０℃〜２３０℃程度に保持することにより、チップ実装用はんだバンプ８０をはんだ融点以上の温度に保持する。この状態において、ヒートツール９１を用いてＩＣチップ２１を引き上げることにより、ＩＣチップ２１とインターポーザ３１との間の距離を２倍の大きさに広げるギャップ拡張工程を実施する（図９参照）。本実施形態において、ＩＣチップ２１の引き上げ量は４０μｍに設定されている。これにより、ＩＣチップ２１の下面２４とインターポーザ本体３８の上面３２とのギャップ５５は８０μｍ程度となる。さらにこの状態において、ヒータを停止するとともに前記エアブロア９３を駆動し、ギャップ５５内への送風を行う。これにより、チップ実装用はんだバンプ８０をはんだ融点よりも低い温度（１５０℃以下）に冷却して固化させる（はんだ固化工程）。なお、図９において、エアブロア９３は、ＩＣチップ２１の下面２４及びインターポーザ３１の上面３２に対して平行に風を送り出すようになっている。

その後、前記ギャップ５５内に対して、アンダーフィル材５６を充填して硬化させる（アンダーフィル充填工程）。これにより、図１に示す所望構造の半導体パッケージ１１が完成する。

実施例及び比較例

以下、実施例及び比較例（図１０参照）を挙げてさらに詳述する。
（実施例）

上記実施形態と同様の構成である。即ち、ギャップ拡張工程後において、はんだの上端位置及び下端位置における直径Ａ３と、はんだの上端と下端との略中間位置の直径Ｂ３との比を、１：０．５とした（図１０参照）。即ち、はんだの略中間位置の直径Ｂ３が、はんだの上端位置及び下端位置における直径Ａ３の５０％の大きさとなるようにした。
（比較例）

比較例Ａ：上記実施例の構成において、直径Ａ３と直径Ｂ３との比が、１：０．２〜１：１．１となるように、はんだの引き上げ量を変更した。

比較例Ｂ：比較例Ａの構成の同じ条件下において、インターポーザ３１がない構成（配線基板４１にＩＣチップ２１を直接実装した構成）のものを製作した。

比較例Ｃ：上記実施例の構成において、実装をリフロー炉にて行った。即ち、ギャップ拡張工程を実施せずに、はんだ溶融工程のみを実施した。この場合、ギャップの大きさが４０μｍとなり、直径Ａ３と直径Ｂ３との比が１：１．３となった。
（比較結果）

実施例及び比較例に対して、信頼性試験として温度サイクル試験を実施した。そして、電気検査及び断面観察にて断線の有無を、ＣＳＡＭ（C-mode Scanning Acoustic Microscopy ）及び断面観察にてアンダーフィルの剥離の有無を確認した。

その結果、実施例では、断線やアンダーフィルの剥離が特に見られなかった。従って、実施例については、部品接続の安定性やアンダーフィルの注入性が極めて優れていることがわかった。

これに対して、比較例Ａでは、ギャップが広くなった場合（直径Ａ３と直径Ｂ３との比が１：０．２となった場合、即ち、直径Ｂ３が直径Ａ３の２０％の大きさとなった場合）にて断線が確認された。また、比較例Ａにおいて直径Ａ３と直径Ｂ３との比が１：１．１となった場合（即ち、直径Ｂ３が直径Ａ３の１１０％の大きさとなった場合）や、比較例Ｃの場合にアンダーフィルの剥離が確認された。これらの結果は、比較例Ｂにおいても同様であった。よって、接続の安定性及びアンダーフィルの注入性を考慮すると、直径Ｂ３は、直径Ａ３の５０％以上７０％以下の大きさに設定されることが好ましい。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の半導体パッケージ１１の製造方法では、インターポーザ実装用はんだバンプ７０が溶融している状態でギャップ拡張工程を行うことにより、インターポーザ３１と配線基板４１との距離を広げることができる。同様に、チップ実装用はんだバンプ８０が溶融している状態でギャップ拡張工程を行うことにより、ＩＣチップ２１とインターポーザ３１との距離を広げることができる。その結果、インターポーザ実装用はんだバンプ７０やチップ実装用はんだバンプ８０が基板厚さ方向に長くなって変形しやすくなる。よって、インターポーザ３１と配線基板４１との間に発生する応力がインターポーザ実装用はんだバンプ７０の変形によって緩和され、ＩＣチップ２１とインターポーザ３１との間に発生する応力がチップ実装用はんだバンプ８０の変形によって緩和されるため、クラックの発生が防止される。従って、半導体パッケージ１１に高い信頼性を付与することができる。

（２）本実施形態では、インターポーザ３１と配線基板４１との距離が広くなることで、インターポーザ３１と配線基板４１とのギャップ５４内のフラックス洗浄や、同ギャップ５４内へのアンダーフィル材５３の充填が容易になる。同様に、ＩＣチップ２１とインターポーザ３１との距離が広くなることで、ＩＣチップ２１とインターポーザ３１とのギャップ５５内のフラックス洗浄や、同ギャップ５５内へのアンダーフィル材５６の充填が容易になる。

（３）本実施形態では、インターポーザ３１と配線基板４１との間に、例えば特許文献１に記載の柱状コアのような別の部材を設けたりしなくても、ギャップ拡張工程によりインターポーザ３１と配線基板４１との間の距離を広げることができる。同様に、ＩＣチップ２１とインターポーザ３１との間に例えば前記柱状コアのような別の部材を設けたりしなくても、ギャップ拡張工程によりＩＣチップ２１とインターポーザ３１との距離を広げることができる。よって、インターポーザ３１と配線基板４１との間に発生する応力や、ＩＣチップ２１とインターポーザ３１との間に発生する応力を緩和できる半導体パッケージ１１を比較的低コストで得ることができる。

（４）例えば、ギャップ拡張工程を行わずに、インターポーザ実装用はんだバンプ７０の体積を増やしてインターポーザ３１と配線基板４１との距離を広げたり、チップ実装用はんだバンプ８０の体積を増やしてＩＣチップ２１とインターポーザ３１との距離を広げたりすることが考えられる。しかしこの場合、隣接するインターポーザ実装用はんだバンプ７０間のピッチが狭くなるとともに、隣接するチップ実装用はんだバンプ８０間のピッチが狭くなるため、はんだブリッジが発生しやすくなる。しかし、本実施形態では、インターポーザ実装用はんだバンプ７０及びチップ実装用はんだバンプ８０の体積を増やさなくても、インターポーザ３１と配線基板４１との距離や、ＩＣチップ２１とインターポーザ３１との距離を広げることができる。従って、はんだブリッジの発生を抑えることができる。

（５）本実施形態において、インターポーザ実装用はんだバンプ７０及びチップ実装用はんだバンプ８０は、略中間位置においてくびれを有している。その結果、インターポーザ実装用はんだバンプ７０やチップ実装用はんだバンプ８０がよりいっそう変形しやすくなる。このため、これらバンプ７０，８０の変形により、インターポーザ３１と配線基板４１との間に発生する応力や、ＩＣチップ２１とインターポーザ３１との間に発生する応力をよりいっそう緩和できる。

また、隣接するインターポーザ実装用はんだバンプ７０間の隙間が大きくなるため、インターポーザ実装用はんだバンプ７０が密集していたとしても、ギャップ５４内にアンダーフィル材５３を充填しやすくなる。同様に、隣接するチップ実装用はんだバンプ８０間の隙間が大きくなるため、チップ実装用はんだバンプ８０が密集していたとしても、ギャップ５５内にアンダーフィル材５６を充填しやすくなる。

なお、本発明の実施形態は以下のように変更してもよい。

・上記実施形態では、配線基板４１側に基板側はんだバンプ３７が形成されるとともに、インターポーザ３１側にインターポーザ側はんだバンプ３９が形成されていた。しかし、基板側はんだバンプ３７及びインターポーザ側はんだバンプ３９のいずれか一方が省略されていてもよい。

・上記実施形態では、ＩＣチップ２１側にチップ側はんだバンプ２３が形成されるとともに、インターポーザ３１側にインターポーザ側はんだバンプ３６が形成されていた。しかし、チップ側はんだバンプ２３及びインターポーザ側はんだバンプ３６のいずれか一方が省略されていてもよい。

・上記実施形態では、はんだ溶融工程においてインターポーザ３１を配線基板４１側に押し付けるとともに、ギャップ拡張工程においてインターポーザ３１を持ち上げることにより、インターポーザ３１と配線基板４１との間の距離を広げるようになっていた。しかし、インターポーザ３１を保持した状態で、はんだ溶融工程において配線基板４１をインターポーザ３１側に押し付けるとともに、ギャップ拡張工程において配線基板４１を下降させることにより、インターポーザ３１と配線基板４１との間の距離を広げるようにしてもよい。

・上記実施形態では、はんだ溶融工程においてＩＣチップ２１をインターポーザ３１側に押し付けるとともに、ギャップ拡張工程においてＩＣチップ２１を持ち上げることにより、ＩＣチップ２１とインターポーザ３１との間の距離を広げるようになっていた。しかし、ＩＣチップ２１を保持した状態で、はんだ溶融工程においてインターポーザ３１をＩＣチップ２１側に押し付けるとともに、ギャップ拡張工程においてインターポーザ３１を下降させることにより、ＩＣチップ２１とインターポーザ３１との間の距離を広げるようにしてもよい。

・上記実施形態の構成は、半導体パッケージ１１に適用されていたが、図１１に示されるように、ＩＣチップ付きインターポーザ１２１（半導体素子付き中継基板）に適用されていてもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）半導体素子を実装可能な中継基板が実装基板上にはんだ付けにより実装された半導体パッケージの製造方法であって、互いに対向して配置された前記中継基板及び前記実装基板の一方にはんだを配置し、他方に面接続パッドを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記中継基板と前記実装基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記中継基板と前記実装基板との間の距離を広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体パッケージの製造方法。

（２）半導体素子が中継基板上にはんだ付けにより実装された半導体素子付き中継基板の製造方法であって、互いに対向して配置された前記半導体素子及び前記中継基板の一方にはんだを配置し、他方に面接続パッドを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記半導体素子と前記中継基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記半導体素子と前記中継基板との間の距離を広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体素子付き中継基板の製造方法。

（３）半導体素子を実装可能な中継基板が実装基板上にはんだ付けにより実装された半導体パッケージの製造方法であって、互いに対向して配置された前記中継基板及び前記実装基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記中継基板と前記実装基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記中継基板と前記実装基板との間の距離を前記はんだ溶融工程終了時の１．５倍以上２．２倍以下の大きさとなるように広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体パッケージの製造方法。

（４）半導体素子が中継基板上にはんだ付けにより実装された半導体素子付き中継基板の製造方法であって、互いに対向して配置された前記半導体素子及び前記中継基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記半導体素子と前記中継基板とを接合するはんだ溶融工程と、前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記半導体素子と前記中継基板との間の距離を前記はんだ溶融工程終了時の１．５倍以上２．２倍以下の大きさとなるように広げるギャップ拡張工程と、前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程とを含むことを特徴とする半導体素子付き中継基板の製造方法。

本実施形態の半導体パッケージを示す概略断面図。 半導体パッケージを示す要部断面図。 半導体パッケージを示す要部断面図。 半導体パッケージの製造過程において、配線基板とインターポーザとを位置決めした状態を示す概略断面図。 半導体パッケージの製造過程において、インターポーザ実装工程（はんだ溶融工程）の状態を示す概略断面図。 半導体パッケージの製造過程において、インターポーザ実装工程（ギャップ拡張工程、はんだ固化工程）の状態を示す概略断面図。 半導体パッケージの製造過程において、インターポーザ付き配線基板とＩＣチップとを位置決めした状態を示す概略断面図。 半導体パッケージの製造過程において、チップ実装工程（はんだ溶融工程）の状態を示す概略断面図。 半導体パッケージの製造過程において、チップ実装工程（ギャップ拡張工程、はんだ固化工程）の状態を示す概略断面図。 実施例及び比較例におけるはんだの状態を示す図。 他の実施形態におけるＩＣチップ付きインターポーザを示す概略断面図。 従来の半導体パッケージの製造方法を説明するための部分概略断面図。 従来の半導体パッケージの製造方法を説明するための部分概略断面図。 従来の半導体パッケージの製造方法を説明するための要部概略断面図。

符号の説明

１１…半導体パッケージ
２１…半導体素子としてのＩＣチップ
２２…半導体素子側導体としての面接続パッド
３１…中継基板としてのインターポーザ
３５…中継基板側導体としての導体柱
４１…実装基板としての配線基板
４６…実装基板側導体としての面接続パッド
７０…はんだとしてのインターポーザ実装用はんだバンプ
７１，８１…最大径部位
７２，８２…最小径部位
８０…はんだとしてのチップ実装用はんだバンプ
９１…ヒートツール
１２１…半導体素子付き中継基板としてのＩＣチップ付きインターポーザ
Ａ１，Ａ２…最大径部位の直径
Ｂ１，Ｂ２…最小径部位の直径

Claims (6)

1. 半導体素子を実装可能な中継基板が実装基板上にはんだ付けにより実装された半導体パッケージの製造方法であって、
   互いに対向して配置された前記中継基板及び前記実装基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記中継基板と前記実装基板とを接合するはんだ溶融工程と、
   前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記中継基板と前記実装基板との間の距離を広げるギャップ拡張工程と、
   前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程と
   を含むことを特徴とする半導体パッケージの製造方法。
2. 前記ギャップ拡張工程後における前記はんだは、中継基板側導体及び実装基板側導体に接触するとともに、前記中継基板側導体との接触部及び前記実装基板側導体との接触部のうちの少なくとも一方に最大径部位を有し、前記中継基板側導体と前記実装基板側導体との間に最小径部位を有し、前記最小径部位の直径が前記最大径部位の直径の３０％以上１００％以下の大きさとなる
   ことを特徴とする請求項１に記載の半導体パッケージの製造方法。
3. 前記はんだ溶融工程では、部品実装装置のヒートツールを用いて前記中継基板を前記実装基板側に押し付けながら、前記はんだをはんだ融点以上の温度に加熱して溶融させるとともに、前記ギャップ拡張工程では、前記ヒートツールを用いて前記中継基板を持ち上げることにより、前記中継基板と前記実装基板との間の距離を広げることを特徴とする請求項１または２に記載の半導体パッケージの製造方法。
4. 半導体素子が中継基板上にはんだ付けにより実装された半導体素子付き中継基板の製造方法であって、
   互いに対向して配置された前記半導体素子及び前記中継基板の間にはんだを配置するとともに、前記はんだをはんだ融点以上の温度に加熱して溶融させ、その溶融したはんだを介して前記半導体素子と前記中継基板とを接合するはんだ溶融工程と、
   前記はんだ溶融工程後、前記はんだをはんだ融点以上の温度に保持した状態で、前記半導体素子と前記中継基板との間の距離を広げるギャップ拡張工程と、
   前記ギャップ拡張工程後、前記はんだをはんだ融点よりも低い温度に冷却して固化させるはんだ固化工程と
   を含むことを特徴とする半導体素子付き中継基板の製造方法。
5. 前記ギャップ拡張工程後における前記はんだは、半導体素子側導体及び中継基板側導体に接触するとともに、前記半導体素子側導体との接触部及び前記中継基板側導体との接触部のうちの少なくとも一方に最大径部位を有し、前記半導体素子側導体と前記中継基板側導体との間に最小径部位を有し、前記最小径部位の直径が前記最大径部位の直径の３０％以上１００％以下の大きさとなる
   ことを特徴とする請求項４に記載の半導体素子付き中継基板の製造方法。
6. 前記はんだ溶融工程では、部品実装装置のヒートツールを用いて前記半導体素子を前記中継基板側に押し付けながら、前記はんだをはんだ融点以上の温度に加熱して溶融させるとともに、前記ギャップ拡張工程では、前記ヒートツールを用いて前記半導体素子を持ち上げることにより、前記半導体素子と前記中継基板との間の距離を広げることを特徴とする請求項４または５に記載の半導体素子付き中継基板の製造方法。

Images