JP2005216696A - 中継基板、中継基板付き基板 - Google Patents
中継基板、中継基板付き基板 Download PDFInfo
- Publication number
- JP2005216696A JP2005216696A JP2004022597A JP2004022597A JP2005216696A JP 2005216696 A JP2005216696 A JP 2005216696A JP 2004022597 A JP2004022597 A JP 2004022597A JP 2004022597 A JP2004022597 A JP 2004022597A JP 2005216696 A JP2005216696 A JP 2005216696A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- interposer
- resin
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Connecting Device With Holders (AREA)
Abstract
【課題】クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板を提供することにある。
【解決手段】本発明の中継基板31は、ヤング率が25GPa以下の樹脂製中継基板本体38と、複数のはんだ柱35とを備える。樹脂製中継基板本体38は、面接続端子22を有する半導体素子21が実装されるべき第1面32と、第2面33とを有する。樹脂製中継基板本体38は、第1面32及び第2面33を連通させる複数の貫通孔34を有する。複数のはんだ柱35の端部は、面接続端子22と電気的に接続されるべき部分であって、第1面32から突出する状態で複数の貫通孔34内に配置されている。
【選択図】 図1
【解決手段】本発明の中継基板31は、ヤング率が25GPa以下の樹脂製中継基板本体38と、複数のはんだ柱35とを備える。樹脂製中継基板本体38は、面接続端子22を有する半導体素子21が実装されるべき第1面32と、第2面33とを有する。樹脂製中継基板本体38は、第1面32及び第2面33を連通させる複数の貫通孔34を有する。複数のはんだ柱35の端部は、面接続端子22と電気的に接続されるべき部分であって、第1面32から突出する状態で複数の貫通孔34内に配置されている。
【選択図】 図1
Description
本発明は、半導体素子と基板との間に介在して両者間の導通を図る中継基板、中継基板付き基板に関するものである。
近年、ICチップが搭載された配線基板(IC搭載基板やICパッケージなど)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを導体柱を介して互いに導通した構造体が各種知られている(例えば、特許文献1参照)。かかるインターポーザの材料としてはセラミック等の無機材料が用いられ、導体柱の材料として導電性金属が用いられる。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはICチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「セカンドレベルインターポーザ」と呼び、後者を「ファーストレベルインターポーザ」と呼ぶことにする。
特開2000−208661号公報(図2(d)等)
ところで、ICチップは一般に熱膨張係数が2.0ppm/℃〜5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば10.0ppm/℃以上の樹脂材料等を用いて形成されている。よって、ファーストレベルインターポーザを用いた構造体では、ICチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やICチップ自身にクラックを発生させ、構造体の信頼性を低下させる要因となる。従って、クラックの発生を防止するためには、ファーストレベルインターポーザに例えば高い剛性を付与して、応力に耐えるようにすることが望ましい。よって、ファーストレベルインターポーザの材料としては、現状では、ヤング率の高いセラミック等の無機材料が適していると考えられている。
しかしながら、セラミック材料(とりわけ高ヤング率のセラミック材料)は高価なため、インターポーザの低コスト化が難しくなるという問題があった。
本発明は上記の課題に鑑みてなされたものであり、その目的は、クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板、半導体素子付き中継基板を提供することにある。
そこで、本願発明者は、応力に起因するクラック発生の防止を図るべく、鋭意研究を行った。
次式1に示すように、ヤング率(縦弾性係数:E)は、材料が弾性的に挙動する場合の応力σとひずみεとの比であって、材料の強さの尺度となる。
E=σ/ε ・・・式1
上記式1を変形した次式2によると、応力σはヤング率Eとひずみεとの積で表現される。この式2は、ヤング率Eの値が小さくなれば、応力の値σも小さくなることを意味している。
σ=E・ε ・・・式2
そこで、本願発明者は、高剛性中継基板材料の使用という従来の発想とは全く逆の手法をあえて採ること、つまり低剛性中継基板材料を使用することを想到した。また、本願発明者は、応力に起因するクラック発生の防止という観点から導体柱にも着目し、その材料や形状の適正化の方法を模索した。その結果、下記の発明を完成させるに至ったのである。
そして上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数のはんだ柱とを備えることを特徴とする中継基板をその要旨とする。また、上記課題を解決するための別の手段としては、熱膨張係数が10.0ppm/℃以上30.0ppm/℃以下であって面接続パッドを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装されるべき第1面、及び前記樹脂製基板の表面上に実装される第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数のはんだ柱とを有する中継基板を備えたことを特徴とする中継基板付き基板がある。
従って、これらの発明によれば、セラミック材料等のような無機材料製中継基板を使用した中継基板とは異なり、樹脂製中継基板本体を使用して中継基板を構成している。樹脂材料はセラミック材料に比べて剛性が低いので、樹脂製基板が熱膨張または熱収縮したときでも、中継基板がそれに追従して弾性的にひずむ(変形する)ことができる。また、はんだは比較的軟質な金属であるため剛性が低く、しかもはんだ柱の一部は樹脂製中継基板本体から突出した状態にある。ゆえに、樹脂製基板が熱膨張または熱収縮したときでも、はんだ柱がそれに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記2つの部材がひずむことによる相乗効果によって、確実に軽減される。ゆえに、中継基板と他部品(例えば樹脂製基板や半導体素子)との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性に優れた中継基板、中継基板付き基板を実現することができる。
また、概して樹脂材料はセラミック材料ほど高価ではないことに加え、はんだも比較的安価な材料であるといえる。このため、これらを中継基板本体や導体柱の形成材料として使用すれば、比較的安価な中継基板、中継基板付き基板を実現することができる。
中継基板や中継基板付き基板を構成する樹脂製中継基板本体は、第1面及び第2面を有する略板形状の部材である。樹脂製中継基板本体の第1面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。なお、樹脂製中継基板本体の第1面上に実装されるべき半導体素子の数は、1つであってもよく2つ以上であってもよい。
ここで「熱膨張係数」とは、厚み方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃〜100℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。「TMA」とは、熱機械的分析をいい、例えばJPCA−BU01に規定されるものをいう。
前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。また、半導体素子の厚さも特に限定されないが、1.0mm以下(ただし0mmは含まず。)であることがよい。半導体素子が1.0mm以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。
一方、中継基板付き基板を構成する樹脂製中継基板本体の第2面は、面接続パッドを有する樹脂製基板の表面上に実装されている面である。中継基板を構成する樹脂製中継基板本体の第2面は、面接続パッドを有する樹脂製基板の表面上に実装されるべき面、換言すると、面接続パッドを有する樹脂製基板の表面上に実装される予定の面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状(千鳥状も含む)に形成される。
なお、本発明において樹脂製基板を用いる理由は、基板材料を樹脂とすることで全体の低コスト化を図るためである。ここで、樹脂製基板とは、樹脂材料を主体として構成された基板のことを意味する。かかる樹脂製基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。
この場合において樹脂製基板の熱膨張係数は、10.0ppm/℃以上30.0ppm/℃以下であることがよい。熱膨張係数が10.0ppm/℃未満になると、樹脂製基板が高コスト化しやすくなるからである。また、熱膨張係数が30.0ppm/℃を超える樹脂製基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。
また、樹脂製基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。
中継基板や中継基板付き基板を構成する樹脂製中継基板本体は、ヤング率が25GPa以下(ただし、0GPaは除く。)である。その理由は、ヤング率が25GPaを超える樹脂製中継基板本体では、応力の影響を十分に軽減できないからである。なお、樹脂製中継基板本体のヤング率は、0.01GPa以上10GPa以下がさらに好ましく、0.01GPa以上5GPa以下が特に好ましい。ヤング率が10GPa以下であると十分な応力軽減効果を得ることができる。
樹脂製中継基板本体は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。即ち、かかる樹脂製中継基板本体の熱膨張係数は、半導体素子及び樹脂製基板の中間的な値であることが好ましく、例えば5.0ppm/℃以上20.0ppm/℃以下、特には5.0ppm/℃以上10.0ppm/℃以下であることがよい。その理由は、樹脂製中継基板本体の熱膨張係数が5.0ppm/℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂製基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂製基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、樹脂製中継基板本体の熱膨張係数が20.0ppm/℃を超えると、樹脂製基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
また、樹脂製中継基板本体は、低剛性及び低熱膨張性を有するばかりでなく、絶縁性を有することが好ましい。その理由は、絶縁性を有しない中継基板本体の場合、はんだ柱との絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、絶縁性を有する中継基板本体では、絶縁層が不要となるため構造の簡略化及び低コスト化を達成することができる。
ここで、樹脂製中継基板本体とは、樹脂材料を主体として構成された中継基板本体のことを意味する。かかる樹脂製中継基板本体に用いられる樹脂材料の好適例としては、エポキシ系樹脂、ポリイミド系樹脂、BT系樹脂(ビスマレイミド−トリアジン系樹脂、ゴム系樹脂などがある。勿論、このような樹脂材料は、上記の低剛性、低熱膨張性及び絶縁性といった諸特性を併せ持つものであることが望ましい。
また、樹脂製中継基板本体における樹脂材料の含有量は、重量比で70%以上、好ましくは80%以上、さらに好ましくは95%以上であることがよい。即ち、樹脂製中継基板本体は無機繊維及び無機フィラーを殆どまたは全く含まないことが好ましい。その理由は、樹脂製中継基板本体における無機物の含有量が多くなると、低いヤング率の達成が困難になるばかりでなく、高コスト化につながるおそれがあるからである。
樹脂製中継基板本体の厚さは、特に限定されないが、強いて言えば0.3mm以上1.0mm以下であることが好ましい。厚さが0.3mm未満であると、樹脂製中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが1.0mmを超えると、構造体全体の厚さが増すばかりでなく、小径のはんだ柱の形成が困難になり製造コストが高くつくおそれがあるからである。なお、樹脂製中継基板本体の厚さは、0.3mm以上0.7mm以下であることがより好ましい。
中継基板や中継基板付き基板を構成する樹脂製中継基板本体は、第1面及び第2面を連通させる複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば125μm以下であることがよく、100μm以下であることがよりよい(ただし、0μmは含まず。)。隣接する前記貫通孔間の中心間距離も特に限定されないが、例えば250μm以下であることがよく、200μm以下であることがよりよい(ただし、0μmは含まず。)。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体部を形成できないからである。さらには、貫通孔の直径は85μm以下、隣接する前記貫通孔間の中心間距離は150μm以下であることがよい(ただし、0μmは含まず。)。
また、本発明の中継基板及び中継基板付き基板は、複数の貫通孔内に配置された複数のはんだ柱を、導体部として有している。これらのはんだ柱は、第1面側及び第2面側の各々にて露出する端部を有している。中継基板における複数のはんだ柱は、半導体素子の面接続端子や、樹脂製基板の面接続パッドと電気的に接続されるべきものである。中継基板付き基板における複数のはんだ柱は、樹脂製基板の面接続パッドと電気的に接続されている。
複数のはんだ柱は、端部が第1面から突出する状態、第2面から突出する状態、あるいは第1面及び第2面の両方から突出する状態で、複数の貫通孔内に配置されている。この場合、半導体素子が実装されるべき第1面側端面上にてはんだ柱の端部が突出した構造を採用すれば、バンプレスの半導体素子の実装が可能となる。はんだ柱における非突出部分(即ち貫通孔内にある部分)は、樹脂製中継基板本体により拘束されているため、径方向(XY方向)へ自由に弾性変形することができない。これに対し、はんだ柱における突出部分は、樹脂製中継基板本体により拘束されていないため、径方向へ比較的自由に弾性変形することが可能である。
この場合、はんだ柱の端部の突出量は、10μm以上500μm以下に設定されることがよく、特には10μm以上300μm以下に設定されることがよりよい。前記突出量が10μm未満であると、はんだ柱自身の弾性変形による応力軽減効果を十分に発揮できなくなるからである。一方、前記突出量が500μmを超えるようなはんだ柱は、形成自体が困難であることに加え、面接続端子や面接続パッドとの接合も難しくなるおそれがあるからである。
上記のはんだ柱は、例えば、軟質の導電性合金であるはんだを貫通孔内に充填することにより形成される。はんだの種類は特に限定されず、用途に応じて任意に選択することができる。好適なはんだの具体例を挙げると、錫鉛共晶はんだ(Sn/37Pb:融点183℃)などがある。勿論、錫鉛共晶はんだ以外のSn/Pb系はんだ、例えばSn/36Pb/2Agという組成のはんだ(融点190℃)などを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素(例えばAu,Ni,Ge等)が含まれていてもよい。
はんだ柱を形成する方法としては、例えば、複数の貫通孔内にはんだペーストを充填印刷し、その後はんだをリフローさせる方法がある。この場合、はんだ充填性の向上やはんだ柱保持強度の向上を目的として、貫通孔の内壁面にあらかじめめっき層を形成しておいてもよい。また、はんだペーストの充填印刷を行う際、印刷面にはんだレジストを形成しておくことが好ましい。はんだレジストを使用すると、はんだ柱における突出部分を比較的容易に所望の高さに形成することができる。また、この方法以外にも、例えば、鋳型のような治具を用いてその治具内に樹脂製中継基板本体及びはんだ塊をセットしてリフローを行うといった方法を採用してもよい。さらに、貫通孔内をはんだめっきで充填する方法や、あらかじめ作製したはんだ柱を貫通孔内に埋め込むという方法などを採用してもよい。
前記はんだ柱の端面、特にはんだ柱において突出部分がない側の端面には、接続信頼性の向上等を図るために、めっきが施されていてもよい。この場合、金めっきを施すことが好適であり、特にはニッケルめっきを介して金めっきを施すことがより好適である。
また、樹脂製中継基板本体の表面上、とりわけ第1面上や第2面上には、半導体素子以外の電子部品や素子が1つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、樹脂製中継基板本体の第1面上や第2面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子とはんだ柱とを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、中継基板や中継基板付き基板の付加価値を高めることができる。
例えば、薄膜キャパシタを備えた中継基板や中継基板付き基板の場合、電源ライン上(即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上)に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ(電圧変動)を吸収することができる。よって、GHz帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。
[第1実施形態]
以下、本発明を具体化した第1実施形態を図1〜図12に基づき詳細に説明する。図1は、ICチップ(半導体素子)21と、インターポーザ(中継基板)31と、配線基板(樹脂製基板)41とからなる本実施形態の半導体パッケージ11を示す概略断面図である。図2〜図10は、インターポーザ31の製造過程を説明するための部分概略断面図である。図11は、完成したインターポーザ31を示す概略断面図である。図12は、半導体パッケージ11を構成するICチップ付きインターポーザ(半導体素子付き中継基板)61を配線基板41上に実装するときの状態を示す概略断面図である。
図1に示されるように、本実施形態の半導体パッケージ11は、上記のように、ICチップ21と、インターポーザ31と、配線基板41とからなるLGA(ランドグリッドアレイ)である。なお、半導体パッケージ11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)等であってもよい。MPUとしての機能を有するICチップ21は、縦12.0mm×横10.0mm×厚さ0.7mmの矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の面接続端子22が格子状に設けられている。これらの面接続端子22の表面上に特にバンプは設けられていない。
前記配線基板41は、上面42及び下面43を有する矩形平板状(45mm角)の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体51を有する樹脂製のコア基板52と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層44と複数層の導体回路45とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層により導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm/℃以上16.0ppm/℃未満となっている。配線基板41の上面42には、インターポーザ31側との電気的な接続を図るための複数の面接続パッド46が格子状に形成されている。配線基板41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド47は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなっている。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体48を介して、スルーホール導体51、異なる層の導体回路45、面接続パッド46、面接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、図12のICチップ付きインターポーザ61以外にも、チップキャパシタ、半導体素子、その他の電子部品(いずれも図示略)が実装されている。
本実施形態のインターポーザ31は、いわゆるファーストレベルインターポーザと呼ばれるべきものであって、上面32(第1面)及び下面33(第2面)を有する矩形平板形状のインターポーザ本体38(樹脂製中継基板本体)を有している。そして、このインターポーザ本体38は、厚さ0.3mm程度のBT樹脂により形成された板材からなる。かかる板材の熱膨張係数は約10ppm/℃、ヤング率は1〜5GPa程度である。
従って、インターポーザ本体38の熱膨張係数は、配線基板41の熱膨張係数よりも小さく、かつ、ICチップ21の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ31は、配線基板41よりも低い熱膨張性を備えている。また、ICチップ21のヤング率が190GPa程度であるのに対し、インターポーザ本体38のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ31は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体38は無機繊維及び無機フィラーを全く含んでいないため、インターポーザ本体38における樹脂材料の含有量は重量比で95%以上となっている。
インターポーザ31を構成するインターポーザ本体38には、上面32及び下面33を貫通する複数のビア34(貫通孔)が格子状に形成されている。本実施形態では、ビア34の直径が約100μmに設定され、隣接するビア34,34間の中心間距離(ビアピッチ)が約150μmに設定されている。これらのビア34は、配線基板41が有する各面接続パッド46の位置に対応している。そして、かかるビア34内には、錫鉛はんだ(例えばPb90%−Sn10%という組成のもの)を用いたはんだ柱35が設けられている。各はんだ柱35の上端は、上面32から100μmほど突出したインターポーザ側はんだバンプ36となっている。インターポーザ側はんだバンプ36は、ICチップ21側の各面接続端子22に電気的に接続されている。各はんだ柱35の下端はインターポーザ本体38の下面33から殆ど突出しておらず、その表面には厚さ数μmのニッケル−金めっき層39が形成されている。一方、配線基板41側の面接続パッド46上には、基板側はんだバンプ37が設けられている。各はんだ柱35の下端側は、基板側はんだバンプ37を介して各面接続パッド46に電気的に接続されている。
そして、このような構造の半導体パッケージ11では、インターポーザ31のはんだ柱35を介して、配線基板41側とICチップ21側とが導通されている。ゆえに、インターポーザ31を介して、配線基板41−ICチップ21間で信号の入出力が行われるとともに、ICチップ21をMPUとして動作させるための電源が供給されるようになっている。
ここで、上記構造の半導体パッケージ11を製造する手順について説明する。
まず、下記の要領で配線基板41を作製する。即ち、スルーホール導体51を有するコア基板52を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層44と導体回路45とからなるビルドアップ層を形成する。そして、図示しないソルダーレジストを必要に応じて形成した後、はんだペーストの印刷及びリフローを行って、各面接続パッド46上に基板側はんだバンプ37をそれぞれ設ける。本実施形態では、基板側はんだバンプ37の形成にあたって、例えば共晶はんだ(Pb36%−Sn64%)等が用いられる。
次に、下記の要領でインターポーザ31を作製する。
まず、出発材料である銅張積層板55を用意する。図2に示されるように、この銅張積層板55は、矩形状をなすBT樹脂板54の両面に銅箔56を貼着したものである。次に、このような銅張積層板55に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板55の表裏を貫通する多数のビア34を形成する(図3参照)。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア34の形成を行っても構わない。次に、前記銅張積層板55の全面に対してパネルめっきを施し、これにより銅箔56の表面及びビア34の内面に銅めっき層57を析出させる(図4参照)。次に、表裏両面の銅めっき層57上に図示しないめっきレジストを形成し、この状態で銅めっき層57における不要部分をエッチング除去して、インターポーザ本体38を完成させる(図5参照)。ビア34の開口部には、銅めっき層57からなるランド部が残される。このようにして得られたインターポーザ本体38を図示しないペースト印刷装置に移し、上面32側に所定のはんだレジスト58を設けた状態ではんだペースト60を印刷する(図6参照)。このはんだレジスト58には、各ビア34がある位置に対応して多数の透孔59が設けられている。はんだレジスト58の厚さは、得ようとするインターポーザ側はんだバンプ36の大きさに基づいて決定される。本実施形態ではその厚さを150μm〜200μm程度に設定している。そして、上記のはんだペースト印刷を行うと、各透孔59を介してはんだペースト60が各ビア34内に充填される(図7参照)。次に、インターポーザ本体38の上面32からはんだレジスト58を除去する(図8参照)。このとき、ビア34の上面側開口部から一部のはんだペースト60が突出した状態となる。そして、リフローを行って、上端側にインターポーザ側はんだバンプ36を有するはんだ柱35を形成する(図9参照)。
上記のように、コア34の内面には、はんだ濡れ性の高い銅めっき層57が設けられている。このため、リフローにより溶融したはんだがコア34の内面にて弾かれることがなく、濡れ広がってビア34の内部にまで確実に行き渡る。よって、本実施形態のようにビア34の径が小さい場合であっても、そのビア34に対して確実にはんだを充填することができ、所望形状のはんだ柱35を得ることができる。また、銅めっき層57の介在によって、ビア34の内面に対するはんだ柱35の密着強度が上がるため、はんだ柱35をコア34内に確実に保持することができる。
さらに、図示しないめっきレジストを形成した状態で、厚さ1μm〜5μm程度の無電解ニッケルめっきを行い、さらに厚さ0.01μm〜0.1μm程度の無電解ニッケルめっきを行う。このような2種類のめっきにより、はんだ柱35の端面にニッケル−金めっき層39を形成する(図10参照)。以上の結果、図11に示す所望構造のインターポーザ31が完成する。
次に、完成した前記インターポーザ31の上面32にICチップ21を載置する。このとき、ICチップ21側の面接続端子22と、インターポーザ側はんだバンプ36とを位置合わせするようにする。そして、加熱してインターポーザ側はんだバンプ36をリフローすることにより、インターポーザ側はんだバンプ36と面接続端子22とをフリップチップ接続する。その結果、図12に示すICチップ付きインターポーザ61が完成する。
次に、インターポーザ31側の各はんだ35の下端面と、配線基板41側の各基板側はんだバンプ37とを位置合わせして(図12参照)、配線基板41上に前記ICチップ付きインターポーザ61を載置する。そして、各はんだ柱35の下端面と各面接続パッド46とを、各基板側はんだバンプ37を介してそれぞれ接合する。この後、必要に応じてアンダーフィル(図示略)による界面の封止などを行えば、図1に示す半導体パッケージ11が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のインターポーザ31は、低ヤング率のインターポーザ本体38を使用して構成されている。そのため、樹脂製の配線基板41がXY方向に熱膨張または熱収縮したときでもインターポーザ31がそれに追従して弾性的にひずむ(変形する)ことができる。また、はんだは比較的軟質な金属であるため剛性が低く、しかも各はんだ柱35の一部はインターポーザ本体38の上面32から突出した状態にある。ゆえに、配線基板41が熱膨張または熱収縮したときでも、はんだ柱35がそれに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記2つの部材がひずむことによる相乗効果によって、確実に軽減される。しかも、このインターポーザ本体38は低熱膨張性という好ましい性質も備えている。
以上のことから、インターポーザ31と他部品(即ち配線基板41やICチップ21)との接合部分や、ICチップ21自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ11を得ることができる。
(2)概して樹脂材料はセラミック材料ほど高価ではないため、本実施形態のようにこれをインターポーザ本体38の形成材料として使用することで、比較的安価なインターポーザ31を実現することができる。また、はんだも比較的安価な材料であるため、本実施形態のようにこれを導体柱の形成材料として使用することで、比較的安価なインターポーザ31を実現することができる。その結果、半導体パッケージ11の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板41についても樹脂製であり、このことは半導体パッケージ11の低コスト化に確実に貢献している。
(3)しかも、本実施形態のインターポーザ本体38は好適な絶縁性を有するBT樹脂を材料として用いているため、はんだ柱35との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
(4)なお、本実施形態の半導体パッケージ11は以下のような手順で製造することもできる。図13に示されるように、配線基板41の上面42にインターポーザ31をはんだ付け等により接合することで、インターポーザ付き配線基板(中継基板付き基板)71をあらかじめ作製する。その後、このインターポーザ付き配線基板71の上面32にICチップ21を接合し、所望の半導体パッケージ11とする。
[第2実施形態]
[第2実施形態]
次に、第2実施形態として、上記構造のインターポーザ31を製造する別の方法について説明する。図14,図15は、インターポーザ31の製造方法を説明するための部分概略断面図である。
本実施形態では、はんだ柱35の形成にあたって、基本的に導体柱形成治具81と荷重治具82とを用いる。この場合、導体柱形成治具81及び荷重治具82は、耐熱性があって、かつ、溶融したPb−Sn共晶はんだに濡れない材質を用いて構成されている。本実施形態ではこれらの治具81,82は、いずれもカーボン製である。導体柱形成治具81の上面において、インターポーザ本体38の各ビア34に対応した位置には、先端が円錐状の凹部83が形成されている。
そして、このような導体柱形成治具81の上面に、インターポーザ側はんだバンプ36が形成されるべき面を下側に向けて、インターポーザ本体38を載置する。この状態で、インターポーザ本体38の有する各ビア34の上側開口部に、直径約150μm〜300μmの錫鉛共晶はんだ(Pb36%−Sn64%)ボール84を載置し、さらに荷重治具82を載置する(図14参照)。
次いで、窒素雰囲気下で、最高温度210℃、183℃以上のリフロー炉にこれらを投入し、共晶はんだボール84を加熱して溶融させる。すると、溶融した共晶はんだは、荷重治具Mの自重により下方に押圧される。その結果、図15に示されるように、共晶はんだは、ビア34内に充填されるとともに、ビア34内面の銅めっき層57に対して溶着する。また、ビア34の下側開口部から突出した一部の共晶はんだは、凹部83の形状に倣って略半球状に成形され、インターポーザ側はんだバンプ36となる。そして、このようなリフローを行った後、冷却して共晶はんだを凝固させた後、ニッケル−金めっきを施せば、図11等に示すインターポーザ31を得ることができる。
なお、共晶はんだボール84を、各ビア34の上側開口部に載置するばかりではなく凹部83内にも載置して、リフローを行ってもよい。この場合、加熱溶融した共晶はんだ同士が、表面張力の作用によりビア34内にて一体化する。
[第3実施形態]
[第3実施形態]
次に、図16に基づいて、第3実施形態の半導体パッケージ11及びその製造方法について説明する。図16は、ICチップ(半導体素子)21と、インターポーザ(中継基板)91と、配線基板(樹脂製基板)41とからなる本実施形態の半導体パッケージ11を示す概略断面図である。図17〜図23は、インターポーザ91の製造過程を説明するための部分概略断面図である。
本実施形態の半導体パッケージ11の場合、インターポーザ91の有する各ビア34の内面及びランド部に銅めっき層57が形成されておらず、その点において第1実施形態のものと構造が異なっている。このような構造のインターポーザ91は、例えば下記の要領で作製することができる。
ここでは、第1実施形態で用いた銅張積層板の代わりに、銅箔56を有しないBT樹脂板54を出発材料として使用する(図17参照)。そして、このBT樹脂板54に対してレーザー加工等を行って多数のビア34を形成することにより、インターポーザ本体38を形成する(図18参照)。次に、所定のはんだレジスト58を設け(図19参照)、この状態ではんだペースト60を印刷することにより、はんだペースト60を各ビア34内に充填する(図20参照)。次に、はんだレジスト58を除去し(図21参照)、さらにリフローを行って上端側にインターポーザ側はんだバンプ36を有するはんだ柱35を形成する(図22参照)。この後、下端側にニッケル−金めっき層39を形成すれば(図23参照)、図16に示す所望構造のインターポーザ91が完成する。
さて、本実施形態では、上記のようにビア34内面に対する銅めっき層57の形成を行わないことから、インターポーザ91の構造を簡略化することができる。また、銅めっき層57形成のためのパネルめっきもエッチングも行う必要がないため、その分だけ工数を少なくすることができる。以上のことから、本実施形態によればインターポーザ91の低コスト化、ひいては半導体パッケージ11の低コスト化をいっそう容易に達成することが可能となる。しかも、第1実施形態ではビア34の開口部にランド部が存在していたのに対し、本実施形態ではランドレスになっている。それゆえ、はんだ柱35を狭いピッチで配置することが可能となり、はんだ柱35の多端子化や高密度化を容易に達成することができる。
以上説明した本発明は、上記第1実施形態〜第3実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。
例えば、図24に示す別の実施形態のように、薄膜キャパシタ102を備えたインターポーザ101としてもよい。このインターポーザ101では、インターポーザ本体38の上面32側に樹脂絶縁層103,104が積層形成されている。樹脂絶縁層103,104にはそれぞれビア105が設けられ、それらのビア105内には導電体106(例えばはんだ等)が充填されている。インターポーザ本体38の上面32には、特定のはんだ柱35(図24において左側のはんだ柱35)に電気的に接続する内層側電極107が形成されている。また、樹脂絶縁層103の上面には、前記特定のはんだ柱35に隣接する別のはんだ柱35(図24において右側のはんだ柱35)に電気的に接続する外層側電極108が形成されている。なお、内層側電極107及び外層側電極108は、一部が重なり合った状態で配置されるとともに、それらの間には強誘電体層109が設けられている。その結果、インターポーザ101の内部に、内層側電極107及び外層側電極108の間に強誘電体層109を挟み込んだ構造の薄膜キャパシタ102が構成されている。そして、このように構成すれば、電源ライン上のノイズ(電圧変動)を吸収することができるため、高付加価値化を達成することが可能となる。なお、図24のものでは、はんだ柱35の一部を下面33側にて突出させているが、これを上面32側にて突出させてもよい。
例えば、図24に示す別の実施形態のように、薄膜キャパシタ102を備えたインターポーザ101としてもよい。このインターポーザ101では、インターポーザ本体38の上面32側に樹脂絶縁層103,104が積層形成されている。樹脂絶縁層103,104にはそれぞれビア105が設けられ、それらのビア105内には導電体106(例えばはんだ等)が充填されている。インターポーザ本体38の上面32には、特定のはんだ柱35(図24において左側のはんだ柱35)に電気的に接続する内層側電極107が形成されている。また、樹脂絶縁層103の上面には、前記特定のはんだ柱35に隣接する別のはんだ柱35(図24において右側のはんだ柱35)に電気的に接続する外層側電極108が形成されている。なお、内層側電極107及び外層側電極108は、一部が重なり合った状態で配置されるとともに、それらの間には強誘電体層109が設けられている。その結果、インターポーザ101の内部に、内層側電極107及び外層側電極108の間に強誘電体層109を挟み込んだ構造の薄膜キャパシタ102が構成されている。そして、このように構成すれば、電源ライン上のノイズ(電圧変動)を吸収することができるため、高付加価値化を達成することが可能となる。なお、図24のものでは、はんだ柱35の一部を下面33側にて突出させているが、これを上面32側にて突出させてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有し、ヤング率が25GPa以下である略板形状の樹脂製中継基板本体と、第1端部及び第2端部を有し、前記第1端部が前記第1面から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数のはんだ柱と
を備えることを特徴とする中継基板。
を備えることを特徴とする中継基板。
(2)面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有し、ヤング率が0.01GPa以上10GPa以下であって熱膨張係数が5.0ppm/℃以上20.0ppm/℃以下の絶縁樹脂材料からなり、厚さが0.3mm以上1.0mm以下である略板形状の樹脂製中継基板本体と、第1端部及び第2端部を有し、前記第1端部が前記第1面から50μm以上500μm以下突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数のはんだ柱とを備えることを特徴とする中継基板。
(3)面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面を連通させる複数のめっき付き貫通孔を有し、ヤング率が0.01GPa以上10GPa以下であって熱膨張係数が5.0ppm/℃以上20.0ppm/℃以下の絶縁樹脂材料からなり、厚さが0.3mm以上1.0mm以下である略板形状の樹脂製中継基板本体と、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数のめっき付き貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数のはんだ柱とを備えることを特徴とする中継基板。
(4)前記半導体素子における少なくとも一辺は10mm以上であり、前記半導体素子の厚さは1.0mm以上であることを特徴とする技術的思想1乃至3のいずれか1項に記載の中継基板。
(5)前記半導体素子は、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であることを特徴とする技術的思想1乃至4のいずれか1項に記載の中継基板。
(6)前記貫通孔の直径は100μm以下であり、隣接する前記貫通孔間の中心間距離は200μm以下であることを特徴とする技術的思想1乃至5のいずれか1項に記載の中継基板。
21…半導体素子としてのICチップ
22…面接続端子
31,91,101…中継基板としてのインターポーザ
32…第1面としての上面
33…第2面としての下面
34…貫通孔としてのビア
35…はんだ柱
38…樹脂製中継基板本体としてのインターポーザ本体
41…樹脂製基板
46…面接続パッド
71…中継基板付き基板としてのインターポーザ付き基板
22…面接続端子
31,91,101…中継基板としてのインターポーザ
32…第1面としての上面
33…第2面としての下面
34…貫通孔としてのビア
35…はんだ柱
38…樹脂製中継基板本体としてのインターポーザ本体
41…樹脂製基板
46…面接続パッド
71…中継基板付き基板としてのインターポーザ付き基板
Claims (2)
- 面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数のはんだ柱と
を備えることを特徴とする中継基板。 - 熱膨張係数が10.0ppm/℃以上30.0ppm/℃以下であって面接続パッドを有する樹脂製基板を備え、かつ、
面接続端子を有する半導体素子が実装されるべき第1面、及び前記樹脂製基板の表面上に実装される第2面を有し、前記第1面及び前記第2面を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数のはんだ柱とを有する中継基板を備えた
ことを特徴とする中継基板付き基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022597A JP2005216696A (ja) | 2004-01-30 | 2004-01-30 | 中継基板、中継基板付き基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004022597A JP2005216696A (ja) | 2004-01-30 | 2004-01-30 | 中継基板、中継基板付き基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005216696A true JP2005216696A (ja) | 2005-08-11 |
Family
ID=34905893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004022597A Pending JP2005216696A (ja) | 2004-01-30 | 2004-01-30 | 中継基板、中継基板付き基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005216696A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010521587A (ja) * | 2007-03-13 | 2010-06-24 | テッセラ,インコーポレイテッド | 微細ピッチのマイクロ接点及びその成形方法 |
JP2010524180A (ja) * | 2007-04-02 | 2010-07-15 | グリフィクス インコーポレーティッド | 微細ピッチ電気的インターコネクトアッセンブリ |
US8531039B2 (en) | 2003-12-30 | 2013-09-10 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8604348B2 (en) | 2003-10-06 | 2013-12-10 | Tessera, Inc. | Method of making a connection component with posts and pads |
US8723318B2 (en) | 2010-07-08 | 2014-05-13 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
JP2016536794A (ja) * | 2013-08-16 | 2016-11-24 | クアルコム,インコーポレイテッド | 基板上の集積受動デバイス(ipd) |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
WO2019035392A1 (ja) * | 2017-08-14 | 2019-02-21 | ソニー株式会社 | 電子部品モジュール、その製造方法、内視鏡装置、および移動体カメラ |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
WO2021225323A1 (ko) * | 2020-05-08 | 2021-11-11 | 삼성전자 주식회사 | 인터포저 구조 및 이를 포함하는 전자 장치 |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
-
2004
- 2004-01-30 JP JP2004022597A patent/JP2005216696A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604348B2 (en) | 2003-10-06 | 2013-12-10 | Tessera, Inc. | Method of making a connection component with posts and pads |
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US8531039B2 (en) | 2003-12-30 | 2013-09-10 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
JP2010521587A (ja) * | 2007-03-13 | 2010-06-24 | テッセラ,インコーポレイテッド | 微細ピッチのマイクロ接点及びその成形方法 |
JP2010524180A (ja) * | 2007-04-02 | 2010-07-15 | グリフィクス インコーポレーティッド | 微細ピッチ電気的インターコネクトアッセンブリ |
US8884448B2 (en) | 2007-09-28 | 2014-11-11 | Tessera, Inc. | Flip chip interconnection with double post |
US8723318B2 (en) | 2010-07-08 | 2014-05-13 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9030001B2 (en) | 2010-07-27 | 2015-05-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US9397063B2 (en) | 2010-07-27 | 2016-07-19 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US9496236B2 (en) | 2010-12-10 | 2016-11-15 | Tessera, Inc. | Interconnect structure |
JP2016536794A (ja) * | 2013-08-16 | 2016-11-24 | クアルコム,インコーポレイテッド | 基板上の集積受動デバイス(ipd) |
US10892246B2 (en) | 2015-07-10 | 2021-01-12 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9818713B2 (en) | 2015-07-10 | 2017-11-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10535626B2 (en) | 2015-07-10 | 2020-01-14 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US11710718B2 (en) | 2015-07-10 | 2023-07-25 | Adeia Semiconductor Technologies Llc | Structures and methods for low temperature bonding using nanoparticles |
US11973056B2 (en) | 2016-10-27 | 2024-04-30 | Adeia Semiconductor Technologies Llc | Methods for low temperature bonding using nanoparticles |
US12027487B2 (en) | 2016-10-27 | 2024-07-02 | Adeia Semiconductor Technologies Llc | Structures for low temperature bonding using nanoparticles |
WO2019035392A1 (ja) * | 2017-08-14 | 2019-02-21 | ソニー株式会社 | 電子部品モジュール、その製造方法、内視鏡装置、および移動体カメラ |
CN110999550A (zh) * | 2017-08-14 | 2020-04-10 | 索尼公司 | 电子组件模块、其制造方法、内窥镜装置和移动相机 |
US11444049B2 (en) | 2017-08-14 | 2022-09-13 | Sony Corporation | Electronic component module, method for producing the same, endoscopic apparatus, and mobile camera |
WO2021225323A1 (ko) * | 2020-05-08 | 2021-11-11 | 삼성전자 주식회사 | 인터포저 구조 및 이를 포함하는 전자 장치 |
EP4149217A4 (en) * | 2020-05-08 | 2024-01-24 | Samsung Electronics Co., Ltd. | INTERPOSING STRUCTURE AND ELECTRONIC DEVICE THEREOF |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2595909B2 (ja) | 半導体装置 | |
JP3352970B2 (ja) | 複数の相互接続基板の組立方法 | |
US6458623B1 (en) | Conductive adhesive interconnection with insulating polymer carrier | |
JP2004356618A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 | |
EP1796163A1 (en) | Semiconductor device and electronic control unit using the same | |
JP4509550B2 (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
US20130215586A1 (en) | Wiring substrate | |
JP2005216696A (ja) | 中継基板、中継基板付き基板 | |
US6229207B1 (en) | Organic pin grid array flip chip carrier package | |
US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
JP2006344789A (ja) | 電子回路モジュール及び半導体パッケージ | |
JP2005243761A (ja) | 中継基板、中継基板付き樹脂製基板 | |
JP2012074505A (ja) | 半導体搭載装置用基板、半導体搭載装置 | |
JP2005039241A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP2005217201A (ja) | 中継基板、中継基板付き基板 | |
JP4457879B2 (ja) | プリント基板の製造方法 | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP4786914B2 (ja) | 複合配線基板構造体 | |
JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
JP2005039240A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005243760A (ja) | 中継基板、中継基板付き樹脂製基板 | |
JP2005244163A (ja) | 中継基板付き基板及びその製造方法 | |
JP2004304181A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 |