JP2004304181A - 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 - Google Patents

Abstract

【課題】半導体素子の接合部分に信頼性を付与でき、しかも比較的安価な半導体素子と中継基板と基板とからなる構造体を提供すること。
【解決手段】本発明の構造体１１は、半導体素子２１と中継基板３１と基板４１とからなる。半導体素子２１は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子２２を有する。基板４１は、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッド４６を有する。中継基板３１は、中継基板本体３８と複数の導体柱３５とを備える。中継基板本体３８は、有機絶縁材料からなる略板状の部材であり、複数の貫通孔３４を有する。複数の導体柱３５は複数の貫通孔３４内に配置される。複数の導体柱３５は、面接続端子２２及び面接続パッド４６に電気的に接続される。
【選択図】 図１

Description

本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。

近年、ＩＣチップが搭載された配線基板（ＩＣ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに導通した構造体が各種知られている（例えば、特許文献１参照）。かかるインターポーザの材料としてはセラミック等の無機材料が用いられる。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「マザーボード側インターポーザ」と呼び、後者を「ＩＣチップ側インターポーザ」と呼ぶことにする。
特開２０００−２０８６６１号公報（図２（ｄ）等）

ところで、最近では集積回路技術の進歩によりＩＣチップの動作がますます高速化しているが、それに伴いＩＣチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ＩＣチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ＩＣチップをＩＣ搭載基板に実装する際には一般にはんだが使用されるが、はんだが溶融温度から常温に冷却する際には、ＩＣチップとＩＣ搭載基板との熱膨張係数差に起因して熱応力が発生する。

そして、特にＩＣチップの一辺の大きさが１０．０ｍｍを超えると、大きな熱応力がＩＣチップとＩＣ搭載基板との界面等に作用することで、チップ接合部分にクラック等が生じるおそれがある。また、ＩＣチップの厚みが１．０ｍｍよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。それゆえ、構造体に必要とされる所定の信頼性を付与できなくなるという問題がある。さらに、層間絶縁膜としてポーラスシリカ等のような低誘電体材料（いわゆるＬｏｗ−Ｋ材）を採用した場合には、ＩＣチップが脆くなってクラックがいっそう発生しやすくなることが予想される。

また、ＩＣチップ側インターポーザの材料としては、現状では、剛性の高いセラミック等が適していると考えられている。しかしながら、セラミック材料は高価なため、インターポーザの低コスト化が難しくなるという問題がある。

本発明は上記の課題に鑑みてなされたものであり、その目的は、半導体素子の接合部分に信頼性を付与でき、しかも比較的安価な半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な、中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。

そして、上記課題を解決するための手段としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体がある。

従って、この構造体の場合、半導体素子と基板との間に中継基板が介在することにより、半導体素子に直接大きな熱応力が作用しなくなる。よって、たとえ半導体素子が大型で発熱量が多いものであったとしても、クラック等が起こりにくい。ゆえに、構造体における半導体素子の接合部分に所定の信頼性が付与される。また、概して有機絶縁材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用することで、低コスト化を達成しやすくなる。さらに、絶縁性を有する材料からなる中継基板本体であるため、導体柱の周囲に絶縁層を配置する必要がなく、構造の簡略化及び低コスト化を達成しやすくなる。

半導体素子と中継基板と基板とからなる上記の構造体を実現するうえで好適なものとしては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体柱とを備えたことを特徴とする中継基板がある。さらに、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする半導体素子付き中継基板、も好適である。加えて、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする中継基板付き基板、も好適である。

ここで前記半導体素子としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有するものが使用される。かかる半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子は、ポーラスな層を表層部に有していることがよい。このような半導体素子の場合、脆いポーラス層にクラックが起こりやすく、本願発明の課題が発生しやすいからである。

前記基板としては、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が５．０ｐｐｍ／℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。これらの中でも特に樹脂基板を選択することがよく、この場合には全体の低コスト化を図ることができる。

ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。

樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。

この場合において樹脂基板の熱膨張係数は、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがよい。熱膨張係数が１０．０ｐｐｍ／℃未満の樹脂基板は、高価なものとなるおそれがあるからである。また、熱膨張係数が３０．０ｐｐｍ／℃を超える樹脂基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。

また、樹脂基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。

また、面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。

前記中継基板は略板形状の中継基板本体を有している。この中継基板本体は、絶縁樹脂等に代表される有機絶縁材料からなる。有機絶縁材料の例としては、エポキシ系樹脂、珪素系樹脂、フッ素系樹脂、イミド系樹脂、アミド系樹脂、ポリイミド系樹脂、液晶ポリマーなどが挙げられる。これらの樹脂中には無機物が含まれていてもよい。その具体例としては、シリカ等のようなセラミックフィラーや、ガラスフィラーなどが挙げられる。フィラーは粒状でも繊維状でもよい。中継基板本体における樹脂絶縁材料に含まれるフィラーの含有量は、体積比で５０％以上、好ましくは６５％以上、さらに好ましくは８０％以上であることがよい。なお、中継基板本体を構成する樹脂絶縁材料中に添加するフィラーの量を増減することにより、ある程度熱膨張係数を調整することが可能である。この場合、無機物フィラーの代わりに樹脂フィラーを用いることもできる。

前記中継基板本体を構成する樹脂絶縁材料のヤング率は特に限定されるべきではないが、強いて言えば２５ＧＰａ以下（ただし、０ＧＰａは除く。）であることが好ましい。その理由は、ヤング率が２５ＧＰａ以下の樹脂絶縁材料からなる中継基板本体であれば、熱応力の影響を軽減する効果を期待できるからである。なお、樹脂絶縁材料のヤング率は、０．０１ＧＰａ以上１０ＧＰａ以下がさらに好ましく、０．０１ＧＰａ以上５ＧＰａ以下が特に好ましい。ヤング率が１０ＧＰａ以下であると十分な応力軽減効果を得ることができる。上記のような低ヤング率の樹脂絶縁材料の好適例としては、エポキシ系樹脂やゴム系樹脂がある。

ここで「ヤング率」とは、例えばＪＩＳ Ｒ １６０２に規定する弾性率試験方法による測定値をいい、より具体的には超音波パルス法による測定値をいう。超音波パルス法では、超音波パルスが試験片を伝播するときの速度に基づいて動的弾性率を測定する。

中継基板本体を構成する樹脂絶縁材料は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。例えば、前記基板が熱膨張係数１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下の樹脂基板である場合、中継基板本体を構成する樹脂絶縁材料の熱膨張係数は５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃以下、特には５．０ｐｐｍ／℃以上１０．０ｐｐｍ／℃以下であることがよい。その理由は、中継基板本体の熱膨張係数が５．０ｐｐｍ／℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、中継基板本体の熱膨張係数が２０．０ｐｐｍ／℃を超えると、樹脂基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。

中継基板本体の厚さは、特に限定されないが、強いて言えば０．３ｍｍ以上１．０ｍｍ以下であることが好ましい。厚さが０．３ｍｍ未満であると、中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが１．０ｍｍを超えると、構造体全体の厚さが増すばかりでなく、小径の導体柱の形成が困難になり製造コストが高くつくおそれがあるからである。

中継基板本体は、第１面及び第２面間を連通させる複数の貫通孔を有するとともに、その内部に導体柱を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、最も小さい所で例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。さらに好ましくは、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は最も小さい所で１５０μｍ以下であるとよい（ただし、０μｍは含まず。）。

前記中継基板が有する複数の導体柱は、第１面及び第２面間を貫通し、その一端が面接続端子に接続され、他端が面接続パッドに接続される。かかる導体柱は、中継基板本体に形成された複数の貫通孔内に、例えば導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。２種以上の金属からなる導電性金属として、鉛フリーのはんだ（例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等）を用いても勿論よい。複数の貫通孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む非固形状材料（例えば導電性金属ペースト）を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。また、非固形状の材料、具体的には金属塊や金属柱などを貫通孔内に埋め込むという手法を採用してもよい。なお、導電性金属の充填によって導体柱を形成する場合、内部に空洞が生じないように貫通孔をほぼ完全に埋めることが好ましい。その理由は、導体柱の低抵抗化を図るとともに、導体柱自体の強度を高めるためである。もっとも、前記導体柱は、必ずしも貫通孔全体に導体を充填した中実状構造でなくてもよく、貫通孔の内壁面にのみ導体を設けた中空状構造（例えばめっきスルーホールのような構造）であってもよい。

導体柱における少なくとも一方の端面上、とりわけ半導体素子が実装されるべき第１面側端面上には、接続時の便宜を図るためにはんだ層が形成されていてもよい。前記はんだ層としては第１面から突出するように形成されたはんだバンプが好適である。このようなはんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。勿論、はんだ層は複数の導体柱における両方の端面上に形成されていても構わない。前記はんだ層の形成に使用されるはんだは特に限定されず、用途に応じて任意に選択することができる。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第１面または第２面から突出させてはんだバンプとしてもよい。

また、中継基板本体の表面上、とりわけ第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、前記中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と導体柱とを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、付加価値を高めることができる。

例えば、薄膜キャパシタを備えたものの場合、電源ライン上（即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上）に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ（電圧変動）を吸収することができる。よって、ＧＨｚ帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。

以下、本発明を具体化した一実施形態を図１〜図４に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ（構造体）１１を示す概略断面図である。図２は、半導体パッケージ１１を構成するインターポーザ３１を示す概略断面図である。図３は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を示す概略断面図である。図４は、ＩＣチップ付きインターポーザ６１を配線基板４１上に実装するときの状態を示す概略断面図である。

図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数のバンプ状の面接続端子２２が格子状に設けられている。

前記配線基板４１は、上面４２及び下面４３を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる樹脂製多層配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図３のＩＣチップ付きインターポーザ６１以外にも、半導体素子やその他の電子部品（いずれも図示略）が実装されている。

本実施形態のインターポーザ３１は、ＩＣチップ側インターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のエポキシ系樹脂により形成された樹脂製基板からなる。かかる樹脂製基板の熱膨張係数は約１０ｐｐｍ／℃、ヤング率は約０．０６ＧＰａである。

従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えている。また、ＩＣチップ２１のヤング率が１９０ＧＰａ程度であるのに対し、インターポーザ本体３８のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ３１は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体３８では、無機フィラーの含有量が体積比で８０％となっている。

インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３間を連通させる複数のビア３４（貫通孔）が格子状に形成されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、柱状のＰｂ−Ｓｎ系はんだ（例えばＰｂ９０％−Ｓｎ１０％という組成のもの）からなる導体柱３５が設けられている。各導体柱３５の上端面には略半球状をした上端面側バンプ３６が設けられている。これらの上端面側バンプ３６は上面３２から突出しており、ＩＣチップ２１側の面接続端子２２に接続されている。各導体柱３５の下端面には略半球状をした下端面側バンプ３７が設けられている。これらの下端面側バンプ３７は下面３３から突出しており、配線基板４１側の面接続パッド４６に接続されている。なお、下端面側バンプ３７を省略した構成としてもよい。

従って、このような構造の半導体パッケージ１１では、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが電気的に接続されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。

ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。

次に、下記の要領でインターポーザ３１を作製する。まず、矩形状のエポキシ系樹脂板を用意し、このエポキシ系樹脂板に対して、例えば炭酸ガスレーザーを用いたレーザー加工等により、表裏を貫通する多数のビア３４を形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア３４の形成を行っても構わない。次に、得られたインターポーザ本体３８を図示しないペースト印刷装置に移してはんだペースト印刷を行う。この工程を経るとはんだペーストが各ビア３４内に充填される。次に、所定温度かつ所定温度でリフローを行って、上端面側バンプ３６及び下端面側バンプ３７を有する導体柱３５を形成する。その結果、図２に示すインターポーザ３１が完成する。なお、はんだ密着性を向上させるために、例えば、導体柱３５の形成前にビア３４の内壁面に無電解銅めっき等を施しておいてもよい。

次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ３１側の上端面側バンプ３６とを位置合わせするようにする。そして、加熱して各上端面側バンプ３６をリフローすることにより、上端面側バンプ３６と面接続端子２２とを接合する。その結果、図３に示すＩＣチップ付きインターポーザ６１が完成する。

次に、インターポーザ３１側の下端面側バンプ３７と、配線基板４１側の面接続パッド４６とを位置合わせして（図４参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、加熱して各下端面側バンプ３７をリフローすることにより、下端面側バンプ３７と面接続パッド４６とを接合する。この後、必要に応じてアンダーフィル（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態のインターポーザ３１は、ヤング率が約０．０６ＧＰａであって、極めて低い剛性のインターポーザ本体３８を使用して構成されている。そのため、樹脂製の配線基板４１がＸＹ方向に熱膨張または熱収縮したときでもインターポーザ３１がそれに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響が軽減される。しかも、このインターポーザ本体３８は低熱膨張性という好ましい性質も備えている。ゆえに、インターポーザ３１と他部品（即ち配線基板４１やＩＣチップ２１）との接合部分ＩＣチップ２１自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ１１を得ることができる。

（２）また、概して有機絶縁材料の代表例である樹脂材料は、セラミック材料ほど高価ではない。そのため、これをインターポーザ本体３８の形成材料として使用すれば、比較的安価なインターポーザ３１を実現することができ、ひいては半導体パッケージ１１の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板４１についても樹脂製であり、このことは半導体パッケージ１１の低コスト化に確実に貢献している。

（３）しかも、本実施形態のインターポーザ本体３８は好適な絶縁性を有するエポキシ系樹脂を材料としているので、導体柱３５との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。

（４）なお、本実施形態の半導体パッケージ１１は以下のような手順で製造することもできる。図５に示されるように、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板（中継基板付き基板）７１をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする。

本発明は、上記実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。

・例えば、図６に示す別の実施形態のように、インターポーザ３１の上面３２に配線層８４を形成し、その配線層８４の一部に形成された部品接続パッド８３上に例えばチップコンデンサ８１等のような電子部品を実装してもよい。かかる構成にすると、低抵抗化及び低インダクタンス化が図られるため、高性能な半導体パッケージ１１を実現することができる。なお、前記配線層８４は周知の手法（導電性ペーストの印刷、めっき、スパッタ、ＣＶＤなど）を用いて形成されることができる。さらに、このような電子部品の実装に代えて、例えば図７に示す別の実施形態のように、薄膜コンデンサ８５を周知の手法により形成してもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、熱膨張係数が１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であって面接続パッドを有する樹脂製配線基板を備え、かつ、前記半導体素子が実装される第１面、及び前記樹脂製配線基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、樹脂絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体。

（２）前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ以上であることを特徴とする技術的思想（１）に記載の構造体。

（３）前記貫通孔の直径は１００μｍ以下であり、隣接する前記貫通孔間の中心間距離は２００μｍ以下であることを特徴とする技術的思想（１）に記載の構造体。

ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる実施形態の半導体パッケージ（構造体）を示す概略断面図。 半導体パッケージを構成するインターポーザを示す概略断面図。 半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を示す概略断面図。 ＩＣチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。 別の実施形態において、ＩＣチップをインターポーザ付き配線基板（中継基板付き基板）上に実装するときの状態を示す概略断面図。 チップコンデンサを備える別の実施形態の半導体パッケージ（構造体）を示す概略断面図。 薄膜コンデンサを備える別の実施形態の半導体パッケージ（構造体）を示す概略断面図。

符号の説明

２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１…中継基板としてのインターポーザ
３２…第１面としての上面
３３…第２面としての下面
３４…貫通孔としてのビア
３５…導体柱
３８…中継基板本体としてのインターポーザ本体
４１…基板としての配線基板
４６…面接続パッド
６１…半導体素子付きの中継基板としてのＩＣチップ付きインターポーザ
７１…中継基板付き基板としてのインターポーザ付き基板

Claims (4)

1. 熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、
   前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体柱と
   を備えたことを特徴とする中継基板。
2. 熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、かつ、
   前記半導体素子が実装される第１面、及び第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続される複数の導体柱とを有する中継基板を備えた
   ことを特徴とする半導体素子付き中継基板。
3. 熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
   第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えた
   ことを特徴とする中継基板付き基板。
4. 熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、
   熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
   前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面間を連通させる複数の貫通孔を有し、有機絶縁材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えた
   ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
   

Images