JP2005039240A - 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 - Google Patents

中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 Download PDF

Info

Publication number
JP2005039240A
JP2005039240A JP2004185212A JP2004185212A JP2005039240A JP 2005039240 A JP2005039240 A JP 2005039240A JP 2004185212 A JP2004185212 A JP 2004185212A JP 2004185212 A JP2004185212 A JP 2004185212A JP 2005039240 A JP2005039240 A JP 2005039240A
Authority
JP
Japan
Prior art keywords
semiconductor element
surface side
sides
substrate
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004185212A
Other languages
English (en)
Inventor
Kazuhiro Urashima
和浩 浦島
Hajime Saiki
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004185212A priority Critical patent/JP2005039240A/ja
Publication of JP2005039240A publication Critical patent/JP2005039240A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体素子の接合部分に信頼性を付与でき、しかも比較的安価な構造体の構成部品として好適な中継基板を提供すること。
【解決手段】本発明の中継基板21は、半導体素子15と基板41との間に介在された状態で使用される。この中継基板21は、略矩形状の中継基板本体38と、略矩形状の半導体素子実装領域15Zとを含む。中継基板本体38は、有機絶縁材料からなり、半導体素子15が実装される側である第1面22、及び第2面23を有する。第1面22には複数の第1面側端子28が配置されている。半導体素子実装領域15Zは、第1面22内にあり、複数の第1面側端子28を含んでいる。第1面22の中心22sに対し、半導体素子実装領域15Zの中心15sがずれている。
【選択図】 図1

Description

本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。
近年、ICチップが実装された配線基板(ICチップ搭載基板やICパッケージ基板など)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボード等のプリント基板との間にインターポーザと呼ばれる中継基板を介在させ、それらを互いに接続した構造体が各種知られている(例えば、特許文献1参照)。
また、この種の構造体に用いられるICチップは、一般に熱膨張係数が2.0ppm/℃〜5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成される。一方、中継基板や配線基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
ただし、ICチップとICチップ搭載基板との間に中継基板を介在させる構造体については、現在知られていない。
そこで本願発明者は、ICチップとICチップ搭載基板との間に中継基板を介在させた構造体を実現するために、中継基板の上面にICチップ実装用の上面側パッドを形成し、中継基板の下面にICチップ搭載基板と接続される下面側パッドを形成することを考えている。また、中継基板の厚さ方向に延びる複数の導体柱を設け、これら導体柱を介して上面側パッド群と下面側パッド群とを互いにダイレクトに接続して導通させることを考えている。さらに、必要に応じて上面側パッドや下面側パッドの上にはんだバンプを形成することも考えている。
特開2000−208661号公報(図2(d)等)
最近、ICチップの高速化に伴い、ICチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ICチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ICチップをICチップ搭載基板やICパッケージ基板に実装する際には、一般にはんだが使用されるが、前記はんだが溶融温度から常温に冷却するときには、ICチップと、ICチップ搭載基板やICパッケージ基板との熱膨張係数差に起因して、実装部分に熱応力が発生する。
そして、大きな熱応力がICチップと中継基板との界面等に作用することで、ICチップ実装部分(接合部分)にクラック等が生じるおそれがある。それゆえ、ICチップと中継基板との間に高い接続信頼性を付与できなくなるという問題がある。特に、ICチップの一辺のうち、いずれかの大きさが10.0mmを超えると、特に大きな熱応力が作用し、クラック等が生じるおそれがある。また、ICチップの厚みが1.0mmよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。よって、これらの場合には、上記問題は顕著となる。
また、本願発明者が考えるICチップとICチップ搭載基板との間に中継基板を介在させた構造体において、ICチップを、中継基板付きICチップ搭載基板や、中継基板付きICパッケージ基板にはんだ実装する際には、前記はんだが溶融温度から常温に冷却するときに、前記中継基板と、ICチップ搭載基板やICパッケージ基板との間にも熱応力が発生する。
そして、大きな熱応力が、中継基板と、ICチップ搭載基板またはICパッケージ基板との界面等に作用することで、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるおそれがある。それゆえ、中継基板とICチップ搭載基板またはICパッケージ基板との間に高い接続信頼性を付与できなくなるという問題がある
そこで本願発明者は、ICチップと、中継基板との接合部分にクラック等が生じるのを防止するために、前記ICチップと、前記中継基板との間に、樹脂充填剤を充填することを考えている。
また、本願発明者は、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるのを防止するために、前記中継基板と、ICチップ搭載基板またはICパッケージ基板との間に、樹脂充填剤を充填することも考えている。
しかし、ICチップと中継基板との接合部分に、樹脂充填剤を充填する際に、樹脂充填剤が、前記ICチップと、前記中継基板との間に完全に充填されず、空洞が発生する不具合が生じている。このように、樹脂充填剤に空洞が発生すると、ICチップと、中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。
そして、上記の課題を解決する手段としては、有機絶縁材料からなり、かつ半導体素子が実装される側の第1面、及び第2面を有する略矩形状の中継基板本体と、前記第1面に配置された複数の第1面側端子を含む略矩形状の半導体素子実装領域と、を含み、前記第1面の中心に対し、前記半導体素子実装領域の中心がずれている、ことを特徴とする中継基板(請求項1)がある。前記手段において「略矩形状の中継基板本体」とは、平面視で矩形状の中継基板本体ということを意味している。この場合、前記半導体素子実装領域は、略矩形状の中継基板本体と同一または相似の形状であって、かつ、略矩形状の中継基板本体よりも面積が小さい(例えば略矩形状の中継基板本体の面積の50%以上95%以下の面積である)ことが好ましい。なお、半導体素子実装領域の中心のずれ量は両者の面積の差等によっても異なるが、一般的に面積の差が大きいほどずれ量も大きく設定することが可能である。
また、前記半導体素子実装領域の中心は、前記第1面の中心を通って前記第1面を形成するいずれかの辺に平行な線上に位置し、かつ前記第1面の中心からずれている、中継基板(請求項2)も含まれる。
さらに、前記半導体素子実装領域の周辺に形成され、前記半導体素子実装領域を形成する四辺と対応する前記第1面を形成する四辺との間に形成される4つの平面の幅のうち、実装される半導体素子と前記中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅は、その平面に隣接する他の平面の幅及びその平面に対向する他の平面の幅よりも広いことを特徴とする中継基板(請求項3,6)も含まれる。
また、前記第2面に複数の第2面側端子を配置し、前記第2面側端子の位置及びこれと導通する前記第1面側端子の位置が、中継基板本体の厚さ方向と垂直方向に沿ってずれている、中継基板(請求項4)も含まれる。
加えて、前記第2面側端子の上に形成される第2面側はんだバンプのはんだ量は、前記第1面側端子の上に形成される第1面側はんだバンプのはんだ量よりも多い、中継基板(請求項5)も含まれる。
そして前記解決手段によれば、中継基板本体の第1面における中心よりもずれた位置に半導体素子実装領域の中心が存在する。そのため、半導体素子実装領域を構成する四辺のうちの3つと、第1面を構成する四辺のうちの3つとが、略同一直線上に配置された状態となるか、あるいは対応する辺同士の間に幅の狭い平面が位置した状態となる。一方、第1面において半導体素子の中心から比較的離れた側においては、半導体素子実装領域を構成する1つの辺との間に比較的広い平面(フリースペース)が形成される。このため、かかるフリースペース上に樹脂充填剤を一旦塗布してから、上記半導体素子実装領域における複数の第1面側端子の間及びその周辺に樹脂充填剤を流し込む。これにより、半導体素子実装領域と、そこに実装される半導体素子との間に、樹脂充填剤を空洞が生じないように確実に充填することができる。また、概して有機絶縁材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用することで、低コスト化を達成しやすくなる。さらに、絶縁性を有する材料からなる中継基板本体であれば、導通構造の周囲に絶縁層を配置する必要がなく、構造の簡略化及び低コスト化を達成しやすくなる。
ここで、半導体素子実装領域とは、半導体素子を実装する予定で第1面内に設定された、第1面よりも小面積の略矩形状領域のことを指す。半導体素子実装領域はその内側に複数の第1面側端子を含む最小の矩形領域であると定義でき、半導体素子実装領域を構成する各辺は、第1面側端子群において最外周に位置する第1面側端子に接している。通常、半導体素子実装領域の外形及び寸法は、実装されるべき半導体素子の平面視での外形及び寸法とほぼ同じか、または若干小さい程度である。
また、実装される半導体素子と中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅を、他の三辺の平面の幅よりも広くすることで、樹脂充填剤を塗布できるフリースペースを確保することができる。また、第1面の上記三辺が相対的に幅狭になるため、樹脂充填剤がそれら三辺に沿って流れにくくなり、結果として樹脂充填剤を第1面側端子同士の間に容易に流動させることが可能となる。
更に、中継基板本体の第1面と第2面との間で互いに導通する第1面側端子と第2面側端子とが、当該基板本体の平面方向にずれる構造とすることで、半導体素子の面接続端子と基板の面接続端子とがそれらの平面方向に沿ってずれて配置されていても、これらとの接続を確実に行うことができる。また、第1面側端子及び第2面側端子のレイアウトの自由度が増す。
加えて、中継基板本体の第1面と第2面に位置する第1面側端子及び第2面側端子の上に形成するはんだバンプのはんだ量を前記のように異ならしめることで、サイズやピッチの異なる面接続端子との接続も容易に行うことが可能となる。
また、前記課題を解決する他の手段としては、中継基板及び面接続端子を有する半導体素子を備え、かつ、前記中継基板は、前記半導体素子が実装される側の第1面、及び第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、ことを特徴とする半導体素子付き中継基板(請求項7)がある。
さらに、上記の課題を解決する他の手段としては、中継基板及び面接続パッドを有する基板を備え、かつ、前記中継基板は、前記半導体素子が実装される側の第1面、及び前記基板の表面上に実装される側の第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、ことを特徴とする中継基板付き基板(請求項8)がある。
加えて、上記の課題を解決する他の手段としては、中継基板、面接続端子を有する半導体素子、及び面接続パッドを有する基板を備え、かつ、前記中継基板は、前記半導体素子が実装される側の第1面、及び前記基板の表面上に実装される側の第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、前記半導体素子と、前記中継基板本体との間には、第1樹脂充填剤が充填され、前記基板と、前記中継基板本体との間には、第2樹脂充填剤が充填されてなり、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、ことを特徴とする、半導体素子と中継基板と基板とからなる構造体(請求項9)がある。
なお、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短いことがよい。即ち上記の「略同一」とは、400μm〜500μm程度の差を許容するものである。また、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短いことがよい。
従って、これらの解決手段によると、前記半導体素子と前記中継基板本体との間に樹脂充填剤が充填されるか、前記基板と前記中継基板本体との間に樹脂充填剤が充填されるか、または、前記半導体素子と前記中継基板本体との間に第1樹脂充填剤が充填されかつ前記基板と前記中継基板本体との間に第2樹脂充填剤が充填されるように構成されている。このため、半導体素子(例えばICチップ)と、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)との間の実装部分における熱応力が緩和される。即ち、半導体素子と中継基板本体(インターポーザ本体)との間、または、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)と中継基板本体(インターポーザ本体)との間における熱応力が緩和される。ゆえに、応力集中に起因するクラック等の発生が防止されることで、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。
また、概して有機絶縁材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用することで、低コスト化を達成しやすくなる。さらに、絶縁性を有する材料からなる中継基板本体であれば、導通構造の周囲に絶縁層を配置する必要がなく、構造の簡略化及び低コスト化を達成しやすくなる。
これらの解決手段においては、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一(0.4〜0.5mm程度の差)かまたは短く(4mm以下の差)、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い(4mm以上の差)構成を有することがよい。
ここで、前記半導体素子の平面視の大きさよりも、前記中継基板本体の平面視の大きさが大きい構成である場合、前記半導体素子と前記中継基板本体との間に前記樹脂充填剤を充填する際に、中継基板本体表面(第1面)に、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保される。このため、前記樹脂充填剤を一旦フリースペース上に塗布してから、半導体素子と中継基板本体との間に容易に充填することが可能である。
しかし、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短く、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する他の二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する他の二辺に対応する二辺の長さよりもそれぞれ4mm以上短い場合には、下記の問題点が生じる。つまり、半導体素子の四辺の周りのいずれにも、平面視において中継基板本体の第1面の一部が幅2mm超で露出する場合には、下記の問題が生じることがある。
即ち、上記のように、半導体素子の四辺の周りのいずれにも、樹脂充填剤を塗布することが可能な幅2mm超の平面(フリースペース)が確保される。このため、樹脂充填剤を半導体素子の四辺の周りのフリースペースに塗布して、ICチップと中継基板との接合部分に樹脂充填剤を充填する際に、以下の不具合を生じてしまう。つまり、塗布した樹脂充填剤が、ICチップと中継基板との間に完全に充填されず、半導体素子のいずれかの辺に沿って空洞が発生してしまう。
この不具合は、半導体素子の四辺の周りのフリースペース上を、塗布した樹脂充填剤が半導体素子の周りを優先的に回り込むように流れてしまい、結果として、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことに起因する。すると、半導体素子と中継基板との間に充填された樹脂充填剤中に空洞ができてしまう。このように、樹脂充填剤中に空洞ができると、ICチップと中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
上記の解決手段は、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲(差)で短く、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い構成を有する。つまり、半導体素子の四辺の周りの全てにおいて、平面視で中継基板本体の第1面の一部がほとんど露出しない構成を有する。
即ち、半導体素子の四辺の周りの全てにおいて、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保されることはなく、半導体素子の一部の辺の周りにおいてのみフリースペースが確保される。このため、塗布した樹脂充填剤が半導体素子の周りを回り込むように流れてしまうことがない。
よって、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことがなく、半導体素子−中継基板間に充填された樹脂充填剤中での空洞の発生を確実に防止することができる。更に、ICチップと中継基板との接合部分にクラック等が生じるのを防止することが可能となる。
上記の解決手段において、より好ましくは、前記半導体素子の一辺のみの周りにおいて、平面視で前記中継基板本体の第1面の一部が露出する構成を有することが良い。半導体素子の四辺の周りを樹脂充填剤が取り囲むのを確実に防止して、半導体素子−中継基板間に充填された樹脂充填剤中での空洞の発生をより確実に防止することができるからである。
上記の解決手段において、より好ましくは、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4.4mm以上の範囲で短いことが良い。即ち、前記半導体素子の一辺のみの周りにおいて、平面視で、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って例えば2.2mm以上の幅にて露出する構成を有することが良い。
更に、より好ましくは、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が4.8mm以上の範囲で短いことがより好ましい。即ち、前記半導体素子の一辺のみの周りにおいて、平面視で、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って2.4mm以上の幅により露出する構成を有することが良い。
これらによると、前記フリースペースが確保される為、より容易に前記樹脂充填剤を充填することが可能であるからである。
但し、上記において、更に、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mm以下の範囲で大きいことが好ましい。即ち、更に、前記半導体素子の一辺のみの周りにおいて、平面視で、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って3.0mm以下の幅にて露出する構成を有することが良い。
前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mmより大きい場合、前記フリースペースが必要以上に大きいものとなる。よって、中継基板本体自体が大型化してしまうと共に、焼成時に上記フリースペース側に反りを誘発し易くなるため、好ましくない。
上記の解決手段を実現するうえで好適なものとしては、上記構成に加えて、面接続端子を有する半導体素子が実装される側の第1面、及び第2面とを有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板を用いることが好適である。
さらに、面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される側の第1面、及び第2面とを有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする半導体素子付き中継基板、を用いることも好適である。
加えて、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有する基板を備え、かつ、第1面と、前記基板の表面上に実装される側の第2面とを有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする中継基板付き基板、を用いることも好適である。
即ち、これらの好適な例によると、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されているため、第2面側端子上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な中継基板とすることができる。またこの場合、第2面側端子に対応する面接続パッドの間の中心間距離も大きめに設定可能となるため、基板(例えば、ICチップ搭載基板やICパッケージ基板)側の面接続パッド上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な基板とすることができる。また、基板の歩留まりが向上して不良品発生率が低下するため、低コスト化にも寄与する。さらに、第2面側端子上及び面接続パッド上に所望の大きさのバンプが形成可能となる結果、中継基板と基板との間に高い接続信頼性を付与することができる。
上記の解決手段において、前記半導体素子としては、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有するものを使用することが好適である。かかる半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、半導体素子の厚さは特に限定されないが、1.0mm以下であることがよい。半導体素子が1.0mm以下になると、半導体素子の強度が弱まってクラック等が生じるおそれがあり、それゆえ半導体素子と中継基板との間に高い接続信頼性を付与できない、という本願発明の課題が発生しやすくなるからである。
前記基板としては、例えば、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が5.0ppm/℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
前記樹脂基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがあるが、これらに限ることはない。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがあるが、これらに限ることはない。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがあるが、これらに限ることはない。
また、基板が有する面接続パッドとは、中継基板との電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状(千鳥状も含む)に形成される。
前記中継基板は、有機絶縁材料からなる略矩形板形状の中継基板本体を有している。中継基板本体の殆どの部分は、樹脂等に代表される有機絶縁材料からなる。有機絶縁材料に選択されうる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、エポキシ・ポリフェノール樹脂、ポリフェニルエーテル樹脂、マレイミド樹脂、尿素樹脂、シアナート樹脂等といった熱硬化性樹脂や、アクリル樹脂、シリコーン樹脂、ポリアミド樹脂、ポリイミド樹脂、ウレタン樹脂、ポリエステル樹脂等といった熱可塑性樹脂などを挙げることができる。このほかにも、例えば、シリコーン系エラストマー、フッ素系エラストマー、オレフィン系エラストマー、スチレン系エラストマー、ウレタン系エラストマー、ポリアミド系エラストマー等といったエラストマー系材料の選択も可能である。あるいは、シリコーンゴム、フッ素ゴム、エチレンアクリルゴム等といったゴム系材料の選択も可能である。
ここに列挙した樹脂材料等には、少量であれば無機物が含まれていてもよい。その具体例としては、シリカ等のようなセラミックフィラーや、ガラスフィラーなどが挙げられる。フィラーは粒状でも繊維状でもよい。ただし、中継基板本体における樹脂絶縁材料の含有量は、重量比で70%以上、好ましくは80%以上、さらに好ましくは95%以上であることがよい。樹脂材料中に無機物を含む材料の具体例としては、エポキシ樹脂中にガラスフィラーまたはガラスクロスを含むガラスエポキシ樹脂がある。なお、中継基板本体に使用される樹脂には、硬化剤、難燃剤、可塑剤などが少量含まれていてもよい。
前記中継基板本体を構成する樹脂材料のヤング率は特に限定されるべきではないが、強いて言えば25GPa以下(ただし、0GPaは除く。)であることが好ましい。その理由は、ヤング率が25GPaを超える樹脂材料からなる中継基板本体であれば、熱応力の影響を軽減する効果を期待できるからである。なお、樹脂材料のヤング率は、0.01GPa以上1GPa以下(即ち10MPa以上1000MPa以下)がさらに好ましく、0.01GPa以上0.3GPa以下(即ち10MPa以上300MPa以下)が特に好ましい。ヤング率が0.3GPa以下であると十分な応力軽減効果を得ることができる。上記のような低ヤング率の樹脂材料の好適例としては、シリコーン系エラストマー等のエラストマー系材料や、シリコーンゴム、フッ素ゴム等といったゴム系材料や、エポキシ樹脂、フェノール樹脂、エポキシ・ポリフェノール樹脂、シリコーン樹脂、ポリアミド樹脂、ポリイミド樹脂、ポリエステル樹脂等の材料を挙げることができる。
ここで「ヤング率」とは、例えばJIS R 1602に規定する弾性率試験方法による測定値をいい、より具体的には超音波パルス法による測定値をいう。超音波パルス法では、超音波パルスが試験片を伝播するときの速度に基づいて動的弾性率を測定する。
中継基板本体を構成する樹脂絶縁材料は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。例えば、前記基板が熱膨張係数10.0ppm/℃以上30.0ppm/℃以下の樹脂基板である場合、中継基板本体を構成する樹脂絶縁材料の熱膨張係数は5.0ppm/℃以上20.0ppm/℃以下、特には5.0ppm/℃以上10.0ppm/℃以下であることがよい。その理由は、中継基板本体の熱膨張係数が5.0ppm/℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、中継基板本体の熱膨張係数が20.0ppm/℃を超えると、樹脂基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
中継基板本体の厚さは、特に限定されないが、強いて言えば0.3mm以上1.0mm以下であることが好ましく、さらには0.3mm以上0.7mm以下であることがより好ましい。厚さが0.3mm未満であると、中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが1.0mmを超えると、構造体全体の厚さが増すばかりでなく、小径の導通構造の形成が困難になり製造コストが高くつくおそれがあるからである。
導体柱の直径は特に限定されるべきではないが、第1面側接続端子及び第2面側接続端子の直径よりも小さいことがよく、具体的には100μm以下であることが好ましく、80μm以下であることが特に好ましい(ただし0μmは除く。)。かかる導体柱が小径であると、中継基板本体の内部における導体柱の占有率が小さくなり、その分だけ中継基板本体の内部に配線を形成可能なスペースが増えるからである。
前記中継基板本体の第1面側には複数の第1面側端子が配置される一方、第2面側には複数の第2面側端子が配置されている。
前記第1面側端子の数については特に限定されるべきではないが、通常は半導体素子が有する面接続端子の数に準じるようにして設定される。第1面側端子の大きさについても特に限定されるべきではないが、具体的には直径125μm以下、特には直径100μm以下であることがよい(ただし0μmは除く。)。かかる中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。また、隣接する前記第1面側端子間の中心間距離は250μm以下、さらには200μm以下、特には150μm以下であることがよい(ただし0μmは除く。)。その理由は、かかる中心間距離がこの程度まで微小化したときに、第2面側端子の形成が困難化する、という課題が発生しやすくなるからである。
また、複数の第2面側端子の数、大きさ等についても特に限定されるべきではないが、通常、第2面側端子の数は前記第1面側端子の数とほぼ同じだけ形成される。
前記中継基板本体には、第1面側端子及び第2面側端子を互いに導通させる導通構造が設けられている。前記導通構造は、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びかつ前記導体柱と接続される複数の配線からなる配線群とによって構成される。前記配線群は、隣接する配線同士の間隔が広くなるファンアウト部を有していることが好ましい。ここで「隣接する配線同士の間隔が広くなる」とは、主として中継基板本体中央部から中継基板本体外周部に向かう複数の配線がある場合において、隣接する配線同士が中継基板面方向に離れる結果、それら配線同士の間隔が広くなることを意味する。なお、隣接する第2面側端子間の中心間距離が隣接する第1面側端子間の中心間距離よりも大きい構造は、ファンアウト部を有する配線群を設けることにより、比較的容易に実現することができる。
前記導体柱は、例えば中継基板本体に設けられた孔内に導電性金属を充填することにより形成可能である。かかる導体柱の一方の端面上には第1面側接続端子が配置されることがよく、他方の端面上には第2面側接続端子が配置されることがよい。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。複数の孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む非固形状材料(例えば導電性金属ペースト)を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。また、非固形状の材料、具体的には金属塊や金属柱などを孔内に埋め込むという手法を採用してもよい。なお、導電性金属の充填によって導体柱を形成する場合、内部に空洞が生じないように孔をほぼ完全に埋めることが好ましい。その理由は、導体柱の低抵抗化を図るとともに、導体柱自体の強度を高めるためである。もっとも、前記導体柱は、必ずしも孔全体に導体を充填した中実状構造でなくてもよく、孔の内壁面にのみ導体を設けた中空状構造(例えばめっきスルーホールのような構造)であってもよい。
前記配線は、例えば中継基板本体に導電性金属からなる層を所定パターン状に形成したものが好適である。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。配線を形成する具体的な手法としては、例えば、導電性金属を含む非固形状材料(例えば導電性金属ペースト)を作製しそれを印刷する手法があるほか、導電性金属めっきを施す手法、導電性金属をスパッタする手法などがある。なお、配線形成用の導電性金属は、導体柱形成用の導電性金属と同種のものであってもよく、異種のものであってもよい。
ここで、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群は、中継基板本体の表層または内層のいずれに配置されていてもよいが、とりわけ中継基板本体の内層に配置されていることが望ましい。中継基板本体の表層に配線群を配置した場合、はんだの付着等を避けるための保護構造(例えばソルダーレジスト)を形成する必要が生じ、構造の複雑化や高コスト化につながるおそれがある。これに対して、中継基板本体の内層に配線群を配置すれば、はんだの付着等を避けるための構造が不要になり、構造の複雑化や高コスト化を防止することができるからである。しかも、中継基板本体の表層(特に第1面側の表層)に配線群を配置した場合であって、第1面側接続端子が多端子化したり中心間距離が微小化したようなときには、配線の引き回しが困難になり、中継基板の製造が困難になってしまう。これに対して、中継基板本体の内層に配線群を配置すれば、第1面側接続端子の状態にあまり左右されることなく、配線の引き回しを比較的自由に行うことができる。よって、中継基板の製造が困難になりにくい。
第1面側接続端子及び第2面側接続端子の少なくとも一方の表面上には、はんだバンプ等の突起電極が形成されていることが好ましく、特には第1面側接続端子及び第2面側接続端子の両方にはんだバンプが形成されていることがより好ましい。その理由は、中継基板側にはんだバンプが突設されていると、面接続端子や面接続パッドとの接続を容易にかつ確実に行うことができるからである。前記はんだバンプは、例えば、公知のはんだ材料を印刷してリフローすることにより形成可能である。
導体柱における少なくとも一方の端面上、とりわけ半導体素子が実装されるべき第1面側端面上には、接続時の便宜を図るためにはんだ層が形成されていてもよい。前記はんだ層としては第1面から突出するように形成されたはんだバンプが好適である。このようなはんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。勿論、はんだ層は複数の導体柱における両方の端面上に形成されていても構わない。前記はんだ層の形成に使用されるはんだは特に限定されず、用途に応じて任意に選択することができる。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第1面または第2面から突出させてはんだバンプとしてもよい。
以下、本発明を具体化した実施形態を図1等に基づき詳細に説明する。図1は、インターポーザ(中継基板)21Aの平面図である。図2は、図1中のX−X線に沿った視角における概略断面図である。図3は、第1面側端子28及び第2面側端子29上にはんだバンプ26,27を形成した状態を示す概略断面図である。図4は、ICチップ(半導体素子)15と、インターポーザ(中継基板)21と、ICパッケージ基板としての配線基板(基板)41とからなる本実施形態の半導体パッケージ構造体(構造体)11を示す概略断面図である。図5はインターポーザ21を示す概略断面図であり、図6はインターポーザ21を示す部分拡大平面図である。図7は、ICチップ付きインターポーザ61(半導体素子付き中継基板)を示す概略断面図である。図8は、ICチップ付きインターポーザ61を配線基板41上に実装するときの状態を示す概略断面図である。図9は、図1のICチップ15とインターポーザ21とを平面視した部分平面図である。
図1に示すように、インターポーザ21Aは、平面視で長方形状のインターポーザ本体38を備えている。ここで使用されるインターポーザ本体38は、シリコーン系エラストマーからなる、厚さ0.4mm程度の樹脂製基板である。かかる樹脂製基板の熱膨張係数は約12ppm/℃、ヤング率は約0.08GPaである。インターポーザ本体38の上面22(第1面)には、平面視で正方形状であって、かつ一辺が約10mmの半導体素子実装領域15Zが設定されている。この半導体素子実装領域15Z内においては、複数の第1面側端子28が格子状に配置されている。これらの第1面側端子28は、例えば銅めっきからなる。
図1に示されるように、半導体素子実装領域15Zの中心15sは、第1面22の中心22sよりも右側に若干ずれている。このため、第1面22の上辺、下辺及び右辺と、上記半導体素子実装領域15Zとの間には、幅w(長さ)2mm以下の狭い平面が位置する。一方、第1面22の左辺と上記実装領域15Zとの間には、後述する樹脂充填剤の塗布が容易に行える程度の、例えば幅(長さL)5mmの比較的広い平面(フリースペースfs)が形成される。
即ち、図1に示すように、上記実装領域15Zの周辺に形成される4つの細長い平面のうち、第1面22の左辺と当該実装領域15Zとの間に位置する平面の幅(長さL)は、それ以外の3つの平面の幅wよりも広くなっている。換言すると、第1面22の左辺と上記実装領域15Zとの間に形成される樹脂充填剤を塗布するための比較的幅の広い平面(フリースペースfs)の幅(長さL)は、その平面に隣接する他の平面の幅及びその平面に対向する他の平面の幅よりも広くなっている。
図2に示すように、インターポーザ本体38の下面23(第2面)にも、第1面側端子28と同形状かつ同数の第2面側端子29が格子状に配置されている。各第1面側端子28と各第2面側端子29との間には、ビア(貫通孔)が貫通形成されている。ビア内には銅めっき等からなる導通柱30が設けられている。なお、第1面側端子28の直径、第2面側端子29の直径及び導通柱30の直径は、それぞれ約80μmに設定されている。また、第1面側端子28,28の中心間距離及び第2面側端子29,29の中心間距離は、それぞれ約300μmに設定されている。
図3に示すように、第1面側端子28及び第2面側端子29の上には、略半球形状のはんだバンプ26,27が個別に突出して形成される。はんだバンプ26,27は、例えばSn−Cu系などの低融点合金からなり、相互のはんだ量は同じである。第1面側端子28上のはんだバンプ26には、後述するように、半導体素子15の面接続端子16が接続される。第2面側端子29上(図示で下側)のはんだバンプ27には、後述するように、配線基板41の面接続端子46が接続される。これらの接続部の周囲には、後述するように、樹脂充填剤81,82が空洞を形成することなく充填される。そして、充填された樹脂充填剤81,82により、これらの接続部が封着されるようになっている。なお、配線基板41の面接続端子46のサイズやピッチに応じて、はんだバンプ27のはんだ量を、はんだバンプ26のはんだ量よりも多くしても良い。
次に、前記のものとは異なる形態のインターポーザ21を用いる本発明の構造体11について説明する。
図4に示されるように、本実施形態の半導体パッケージ構造体11は、ICチップ15と、インターポーザ21と、配線基板41とからなるLGA(ランドグリッドアレイ)構造である。なお、半導体パッケージ構造体11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)構造等であってもよい。MPUとしての機能を有するICチップ15は、10mm角の矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ15の下面側表層には、図示しない回路素子が形成されている。また、ICチップ15の下面側には、複数の面接続端子16が格子状に設けられている。隣接する複数の面接続端子16,16の中心間距離は、本実施形態では120μmに設定されている。図4では、ICチップ15の左辺とインターポーザ21の左辺とが、平面視で略同一の位置となるように示されている。しかし、望ましくはインターポーザ21の左辺が、0.2mm〜2.0mmほど同図の左側に突出していることがよい。
ICチップ15(半導体素子)と、インターポーザ21(中継基板)との間には、第1樹脂充填剤81が充填されている。また、配線基板41(基板)と、インターポーザ21との間には、第2樹脂充填剤82が充填されている。
樹脂充填剤81,82は、それぞれエポキシ樹脂を主成分とし、シリカフィラーを分散させてなる複合樹脂材料の硬化体からなる。このような材料として、例えば、信越化学社製SEMICOAT(品番5114)が用いられる。なお、樹脂充填剤81、82は、同一の材料を使用して形成されてもよいし、それぞれ異なる材料を使用して形成されてもよい。なお、樹脂充填剤81,82の熱膨張係数は、それぞれ25.0ppm/℃以下であることが、応力緩和の点で好ましい。このような材料として、例えば、ナミックス社製XS8437−23が用いられる。
なお、樹脂充填剤81,82に、それぞれ異なる材料を使用する場合には、ICチップ15とインターポーザ21との間の第1樹脂充填剤81の熱膨張係数を、配線基板41とインターポーザ21との間の第2樹脂充填剤82の熱膨張係数よりも小さくすることがよい。この構成は、構造体全体における応力緩和の点で好ましい。
本実施形態では、ICチップ15の平面視の大きさ(10mm角)よりも、インターポーザ本体38(中継基板本体)の平面視の大きさのほうが大きく設定されている。即ち、ICチップ15の厚さ方向と垂直方向の辺の長さ(10mm)よりも、インターポーザ本体38(中継基板本体)の厚さ方向と垂直方向の辺の長さ(上記ICチップ15の一辺と対応するインターポーザ本体38の一辺の長さ:15mm)のほうが大きく設定されている。本実施形態では、ICチップ15の厚さ方向と垂直方向の辺の長さ(10mm)から、インターポーザ本体38の厚さ方向と垂直方向の辺の長さ(15mm)を差し引いた長さ(図4,図9のL)が5mmに設定されている。即ち、図4,図9に示すように、インターポーザ本体38の上面22の中心よりも左側にずれた位置に、ICチップ15の実装領域の中心が位置している。
このインターポーザ21の場合、ICチップ15の平面視の大きさよりも、インターポーザ本体38の平面視の大きさのほうが大きい(図9参照)。これにより、インターポーザ21表面(第1面)22の右辺寄りの位置に、第1樹脂充填剤81を塗布可能な幅(長さL)5mmの平面(長さLのフリースペース)が確保される。そのため、容易に第1樹脂充填剤81を充填することが出来る。
また、ICチップ15の一部の辺(図4,図9で右辺)の周りにおいてのみフリースペースが確保される。このため、塗布した第1樹脂充填剤81がICチップ15の周り(上記右辺を除く他の三辺側)を回り込むように流れてしまうことがない。よって、ICチップ15の四辺の周りを樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15−インターポーザ本体38間での樹脂充填剤81の空洞の発生を確実に防止することができる。さらに、ICチップ15とインターポーザ21との接合部分にクラック等が生じるのを防止することが可能となる。
前記配線基板41は、上面42及び下面43を有する矩形平板状の部材からなり、複数層の樹脂絶縁層44と複数層の導体回路45とを有する、いわゆる多層配線基板(樹脂製ICパッケージ基板)である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層により導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm/℃以上16.0ppm/℃未満となっている。配線基板41の上面42には、インターポーザ21側との電気的な接続を図るための複数の面接続パッド46が格子状に形成されている。隣接する複数の面接続パッド46,46の中心間距離は、本実施形態では200μmに設定されている。各々の面接続パッド46の表面上には、突起電極である基板側はんだバンプ49が形成されている。配線基板41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド47は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなっている。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体48を介して、異なる層の導体回路45、面接続パッド46、面接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、図7に示すICチップ付きインターポーザ61以外にも、チップコンデンサ、半導体素子、その他の電子部品(いずれも図示略)が実装されている。
図4,図5等に示されるように、このインターポーザ21は、ICチップ側インターポーザと呼ばれるべきものであって、上面22(第1面)及び下面23(第2面)を有する矩形平板形状のインターポーザ本体38(中継基板本体)を有している。そして、このインターポーザ本体38は、エポキシ樹脂からなる第1絶縁層24とエポキシ樹脂からなる第2絶縁層25とを積層した2層構造を有する厚さ0.3mm程度の樹脂製基板である。かかる樹脂製基板の熱膨張係数は約10ppm/℃、ヤング率は約0.06GPaである。
従って、インターポーザ本体38の熱膨張係数は、配線基板41の熱膨張係数よりも小さく、かつ、ICチップ15の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ21は、配線基板41よりも低い熱膨張性を備えている。また、ICチップ15のヤング率が190GPa程度であるのに対し、インターポーザ本体38のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ21は、極めて低い剛性を備えている。
インターポーザ本体38を構成する第1絶縁層24には、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が格子状に形成されていて、それらビア内に銅めっきからなる導体柱30が設けられている。インターポーザ本体38を構成する第2絶縁層25にも、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が形成されていて、それらビア内には銅めっきからなる導体柱31が設けられている。本実施形態の場合、導体柱30,31の直径はともに約80μmに設定されている。
上面22において各々の導体柱30の上端面がある位置には、第1面側端子である上面側パッド28が配置されている。上面側パッド28は円形状かつ直径120μmであって、隣接する上面側パッド28,28間の中心間距離36(図6参照)は約200μmに設定されている。一方、下面23において各々の導体柱31の下端面がある位置には、第2面側端子である下面側パッド29が配置されている。下面側パッド29は円形状かつ直径120μmであって、隣接する下面側パッド29,29間の中心間距離37(図6参照)は約300μmに設定されている。即ち、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも100μm程度大きくなるように設定されている。
各上面側パッド28の表面上には略半球状をした上面側はんだバンプ26が設けられている。これらの上面側はんだバンプ26は上面22から突出しており、ICチップ15側の面接続端子16に対して接続されている。各下面側パッド29の表面上には略半球状をした下面側はんだバンプ27が設けられている。これらの下面側はんだバンプ27は下面23から突出しており、配線基板41側の面接続パッド46に対し基板側はんだバンプ49を介して接続されている。
図4,図5,図6等に示されるように、インターポーザ本体38の内層、より詳細にいうと第1絶縁層24と第2絶縁層25との界面には、所定パターン状に形成された複数の配線32からなる配線群が配置されている。これらの配線32は銅めっきからなり、インターポーザ21の面方向に延びている。かかる配線群は、隣接する配線32同士の間隔が広くなるファンアウト部33を複数箇所に有している(図6参照)。
図4,図5,図7に示されるように、前記配線群は、インターポーザ本体38の中央部から外周部に向かう複数の配線32によって構成されている。配線32の一端は第1絶縁層24に属する導体柱30の内端に接続され、配線32の他端は第2絶縁層25に属する導体柱31の内端に接続されている。その結果、上面側パッド28〜導体柱30〜配線32〜導体柱31〜下面側パッド29という経路(またはこれと逆の経路)を経て電流が流れるようになっている。従って、このような構造の半導体パッケージ構造体11では、インターポーザ21の導体柱30,31及び配線32を介して、配線基板41側とICチップ15側とが電気的に接続される。ゆえに、インターポーザ21を介して、配線基板41−ICチップ15間で信号の入出力が行われるとともに、ICチップ15をMPUとして動作させるための電源が供給されるようになっている。
なお、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも大きくなるように設定されているが、これに限ることはない。例えば、隣接する下面側パッド29,29間の中心間距離37と、隣接する上面側パッド28,28間の中心間距離36とを同一の中心間距離(約200μm)としてもよい。この場合、配線32等の配線群は、省略してもよい。
ここで、上記構造の半導体パッケージ構造体11を製造する手順について説明する。
インターポーザ21は例えば下記の要領で作製される。まず、出発材料である銅張積層板を2枚用意する。これらの銅張積層板は、矩形状をなすエポキシ樹脂板の両面に銅箔を貼着したものである。次に、このような銅張積層板に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板の表裏を貫通する多数のビアを形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビアの形成を行っても構わない。このとき、後に第1絶縁層24となる銅張積層板については、各導体柱30の形成位置及び各ダミー導体柱100の形成位置に対応してビアが形成される。後に第2絶縁層25となる銅張積層板については、各導体柱31の形成位置及び各ダミー導体柱100の形成位置に対応してビアが形成される。
次に、前記銅張積層板の全面に対してパネルめっきを施し、各ビアの内部を銅めっきで埋めることにより、導体柱30,31やダミー導体柱100を形成する。なお、このようなビアめっきを行うことで、銅箔の表面全体にも銅めっきが析出する。次に、表裏両面の銅めっき上に図示しないめっきレジストを形成し、この状態で銅めっき及び銅箔における不要部分をエッチング除去する。その結果、後に第1絶縁層24となる銅張積層板については、上面側パッド28及び第1面側ダミー端子91がそれぞれ形成される。また、後に第2絶縁層25となる銅張積層板については、下面側パッド29、配線32及び第2面側ダミー端子92がそれぞれ形成される。続いて、これら2枚の銅張積層板をプリプレグ等を介して積層して一体化することにより、2層構造のインターポーザ21とする(図5参照)。さらに、上面側パッド28上及び下面側パッド29上に、公知のはんだ材料(例えばSn/Ag=96.5/3.5のはんだ材料など)を印刷した後、リフローを行う。その結果、上面側パッド28上に所定高さの上面側はんだバンプ26を形成するとともに、下面側パッド29上にそれよりも高さが大きい下面側はんだバンプ27を形成する。
次に、インターポーザ21の上面22にICチップ15を載置する。このとき、ICチップ15側の面接続端子16と、インターポーザ21側の上面側はんだバンプ26とを位置合わせするようにする。そして、加熱して各上面側はんだバンプ26をリフローすることにより、上面側はんだバンプ26と面接続端子16とを接合する。
次に、第1樹脂充填剤81を公知のディスペンサ(図示せず)により、インターポーザ21におけるフリースペースの上面22に塗布し、インターポーザ21とICチップ15との隙間に第1樹脂充填剤81を充填する。この後、第1樹脂充填剤81を約120℃の温度で硬化させる。その結果、上面側はんだバンプ26が第1樹脂充填剤81の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、図7に示すICチップ付きインターポーザ61が完成する(図7,図8では、第1樹脂充填剤81は省略)。
次に、あらかじめ配線基板41を作製するとともに、面接続パッド46上に公知のはんだ材料を印刷してリフローすることにより、基板側はんだバンプ49を形成しておく。次に、インターポーザ21側の下面側はんだバンプ27と、面接続パッド46上の基板側はんだバンプ49とを位置合わせして(図8参照)、配線基板41上に前記ICチップ付きインターポーザ61を載置する。そして、下面側バンプ27と面接続パッド46とを接合する。
この後、第2樹脂充填剤82(図示しない)を公知のディスペンサ(図示しない)により、配線基板41の上面42に塗布し、インターポーザ21と配線基板41との隙間に第2樹脂充填剤82を充填する。この後、第2樹脂充填剤82を約120℃の温度で硬化させる。その結果、下面側はんだバンプ27及び基板側はんだバンプ49が第2樹脂充填剤82の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、図4に示す半導体パッケージ構造体11が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)ICチップ15(半導体素子)とインターポーザ本体38(中継基板本体)との間に第1樹脂充填剤81が充填され、または、配線基板41(基板)とインターポーザ本体38(中継基板本体)との間に第2樹脂充填剤82が充填されるように構成されている。そのため、ICチップ15と配線基板41(基板)との間の実装部分(即ち、ICチップ15とインターポーザ本体38との間、または、配線基板41とインターポーザ本体38との間)における熱応力が緩和される。ゆえに、応力集中に起因するクラック等の発生が防止されることで、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。また、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することが可能となる。
(2)また、ICチップ15の四辺の周りの全てにおいて、第1樹脂充填剤81を塗布することが可能な平面(フリースペース)が確保されることはなく、ICチップ15の一部の辺の周りにおいてのみフリースペースが確保される。このため、塗布した第1樹脂充填剤81がICチップ15の周りを回り込むように流れてしまうことがない。よって、ICチップ15の四辺の周りを第1樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15−インターポーザ21,21A間での第1樹脂充填剤81の空洞の発生を確実に防止することができる。更に、ICチップ15とインターポーザ21,21Aとの接合部分にクラック等が生じるのを防止することが可能となる。
(3)この半導体パッケージ構造体11(構造体)では、隣接する下面側パッド29,29の間の中心間距離37が、隣接する上面側パッド28,28の間の中心間距離36よりも大きくなるように設定されている。そのため、下面側パッド29上に、はんだ量が多くて大きめの下面側はんだバンプ27を容易に形成することが可能となる。ゆえに、製造が比較的容易なインターポーザ21とすることができる。またこの場合には、下面側パッド29に対応する面接続パッド46の間の中心間距離も大きめに設定可能となる。よって、配線基板41側の面接続パッド46上に、はんだ量が多くて大きめの基板側はんだバンプ49を容易に形成することが可能となる。ゆえに、製造が比較的容易な配線基板41とすることができる。また、配線基板41の歩留まりが向上して不良品発生率が低下するため、半導体パッケージ構造体11の低コスト化を図ることができる。さらに、下面側パッド29上及び面接続パッド46上に所望の大きさのはんだバンプ27,49が形成可能となる結果、インターポーザ21と配線基板41とがはんだを介して強固に接合されるようになる。よって、インターポーザ21と配線基板41との間に高い接続信頼性を付与することができる。
(4)本実施形態のインターポーザ21,21Aは、いずれもヤング率が0.3GPa以下であって、極めて低い剛性のインターポーザ本体38を使用して構成されている。そのため、樹脂製の配線基板41がXY方向に熱膨張または熱収縮したときでもインターポーザ21,21Aがそれに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響が軽減される。しかも、このインターポーザ本体38は低熱膨張性という好ましい性質も備えている。ゆえに、インターポーザ21,21Aと他部品(即ち配線基板41やICチップ15)との接合部分ICチップ15自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ構造体11を得ることができる。
(5)また、概して有機絶縁材料の代表例である樹脂材料は、セラミック材料ほど高価ではない。そのため、これをインターポーザ本体38の形成材料として使用すれば、比較的安価なインターポーザ21,21Aを実現することができ、ひいては半導体パッケージ構造体11の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板41についても樹脂製であり、このことは半導体パッケージ構造体11の低コスト化に確実に貢献している。
(6)しかも、本実施形態のインターポーザ本体38は好適な絶縁性を有するエポキシ樹脂を材料として用いているので、導体柱30,31との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
なお、本発明の実施形態は以下のように変更してもよい。
・例えば、上記実施形態の半導体パッケージ構造体11(構造体)は、次のようにして製造されてもよい。図10は、ICチップ15をインターポーザ付き配線基板71上に実装するときの状態を示す概略断面図である。図10に示すように、まず、配線基板41の上面42にインターポーザ21をはんだ付け等により接合することで、インターポーザ付き配線基板71(中継基板付き基板)をあらかじめ作製する。
この後、インターポーザ21と配線基板41との隙間に第2樹脂充填剤82を充填し、第2樹脂充填剤82を約120℃の温度で硬化させる。その結果、下面側はんだバンプ27及び基板側はんだバンプ49が第2樹脂充填剤82の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。次に、このインターポーザ付き配線基板71の上面22にICチップ15を接合する。そして、インターポーザ21におけるフリースペースの上面22に塗布し、インターポーザ21とICチップ15との隙間に第1樹脂充填剤81を充填し、第1樹脂充填剤81を約120℃の温度で硬化させる。その結果、上面側はんだバンプ26が第1樹脂充填剤81の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、所望の半導体パッケージ構造体11とする(図4参照)。
・上記実施形態の半導体パッケージ構造体11では、2層構造のインターポーザ本体38を用いてインターポーザ21を構成していたが、3層以上の多層構造のインターポーザ本体を用いてインターポーザ21を構成してもよい。
・上記実施形態では、インターポーザ本体38の内層のみに配線群を形成した態様であったが、これに限定されず、例えば内層及び上面22に配線群を形成した態様、内層及び下面23に配線群を形成した態様、内層、上面22及び下面23に配線群を形成した態様であってもよい。
・図11は、図7のものとは構造が若干異なるICチップ付きインターポーザ61Aを示す平面図、図12は、図11中のY−Y線に沿った視角における概略断面図である。図13は、ICチップ15と、インターポーザ21Aと、ICパッケージ基板としての配線基板41とからなる半導体パッケージ構造体11Aを示す概略断面図である。
図11,図12に示すように、半導体素子実装領域15Zの中心15sは、インターポーザ21Aの上面22の中心22sから右側にずれた位置にある。そして、そのような半導体素子実装領域15Z上にICチップ15が実装されている。図11に示すように、ICチップ15は平面視にて一辺が10mmの正方形を呈している。このICチップ15の上辺、下辺及び右辺と、インターポーザ21Aの上面22の隣接する辺との間には、幅w2mm以下(例えば、1.3mmまたは1.5mm)のフリースペースfsの幅(L)よりも狭い幅wの平面が形成される。また、ICチップ15の左辺と上面22の左辺との間には、長さLが約6mmのフリースペースfsが形成される。
また、ICチップ15の面接続端子16は、前記同様に、インターポーザ21Aの上面22における前記実装領域15Z内に位置する第1面側端子28と、はんだバンプ26を介して接続されている。
前記インターポーザ21Aの上面22とICチップ15との間には第1樹脂充填剤81が充填され、その第1樹脂充填剤81によって前記接続部が封着されている。即ち、図示しないディスペンサからインターポーザ21Aの上面22におけるフリースペースfs上に樹脂充填剤81を塗布すると、かかる樹脂充填剤81はその流動性(粘性)により、上面22の各辺に沿いつつ半導体実装領域15Z側に流れる。実装領域15Zを構成する三辺と、上面22の上辺、下辺及び右辺との幅wは、2mm以下(例えば、1.3mmまたは1.5mm)であり、そこにできる平面も幅狭である。ゆえに、第1樹脂充填剤81は、これらの平面を回り込みつつ、実装領域15Z内の第1面側端子28、はんだバンプ26、及び面接続端子16の間に均一に進入した後、図12に示すような形状となって固化する。
この結果、図12に示すように、複数組の第1面側端子28、はんだバンプ26、及び面接続端子16からなる接続部が、内部に空洞のない第1樹脂充填剤81によって封止されたICチップ15付きインターポーザ61Aを得ることができる。
更に、図13に示すように、上記ICチップ15付きインターポーザ61Aを、前記配線基板41の上面42に前記同様にして実装しても良い。即ち、インターポーザ21Aの下面23に位置する第2面側端子29と配線基板41の上面42に位置する面接続パッド46とを、はんだバンプ27を介して接続し、これらの周囲に第2樹脂充填剤82を充填する。これにより、前記同様の半導体パッケージ構造体11Aを形成することもできる。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想の一部を以下に列挙する。
(1)前記複数の第1面側端子の表面上には第1面側バンプが形成され、前記複数の第2面側端子の表面上には第2面側バンプが形成されていることを特徴とする上記の中継基板。
(2)前記複数の第1面側端子の表面上には第1面側はんだバンプが形成され、前記複数の第2面側端子の表面上には、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプが形成されていることを特徴とする上記の中継基板。
(3)前記配線群は前記中継基板本体の内層に配置されていることを特徴とする上記の中継基板。
(4)前記配線群は前記中継基板本体の内層にのみ配置されていることを特徴とする上記の中継基板。
(5)前記中継基板本体は、複数枚の樹脂絶縁材料を積層した構造の樹脂積層体からなり、前記配線群は、前記樹脂積層体の内層に配置されていることを特徴とする上記の中継基板。
(6)前記中継基板本体の厚さは0.3mm以上1.0mm以下であることを特徴とする上記の中継基板。
(7)前記中継基板本体の厚さは0.3mm以上0.7mm以下であることを特徴とする上記の中継基板。
(8)前記半導体素子における少なくとも一辺は10.0mm以上であることを特徴とする上記の中継基板。
(9)前記半導体素子の厚さは1.0mm以下であることを特徴とする上記の中継基板。
(10)熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有する半導体素子が実装される第1面と、第2面とを有し、複数枚の有機絶縁材料を積層した構造の略矩形板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記複数の第1面側端子の表面上に形成された第1面側はんだバンプと、前記複数の第2面側端子の表面上に形成され、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプと、前記中継基板本体に設けられ、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びるようにして前記中継基板本体の内層に設けられかつ前記導体柱と接続される複数の配線からなり、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群と、を備え、前記複数の導体柱及び前記配線群を介して、前記第1面側端子及び前記第2面側端子が互いに導通されるとともに、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする上記の中継基板。
(11)前記中継基板本体のヤング率は0.01GPa以上0.3GPa以下であることを特徴とする上記の中継基板。
本発明のインターポーザ(中継基板)を示す平面図。 図1中のX−X線に沿った視角における断面図。 上記中継基板にはんだバンプを更に形成した状態を示す概略断面図。 ICチップ(半導体素子)と、インターポーザ(中継基板)と、配線基板(基板)とからなる実施形態の半導体パッケージ構造体(構造体)を示す概略断面図。 本実施形態の半導体パッケージ構造体を構成するインターポーザ(中継基板)を示す概略断面図。 実施形態のインターポーザ(中継基板)を示す部分拡大平面図。 本実施形態の半導体パッケージ構造体を構成するICチップ付きインターポーザ(半導体素子付き中継基板)を示す概略断面図。 本実施形態のICチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。 本実施形態の図1のICチップとインターポーザとを部分的に平面視した状態を示す部分平面図である。 別の実施形態において、ICチップをインターポーザ付き配線基板(中継基板付き基板)上に実装するときの状態を示す概略断面図。 異なる形態の半導体素子付き中継基板を示す平面図。 図11中のY−Y線に沿った視角における断面図。 上記半導体素子付き中継基板を配線基板の上面に実装した構造体を示す断面図。
符号の説明
11,11A:半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ構造体
15:半導体素子としてのICチップ
15Z:半導体素子実装領域
15s:上記領域の中心
16:面接続端子
21,21A:中継基板としてのインターポーザ
22:(中継基板本体の)第1面としての上面
22s:第1面の中心
23:(中継基板本体の)第2面としての下面
28:第1面側端子としての上面側パッド
29:第2面側端子としての下面側パッド
30,31:導通構造の一部である導体柱
32:導通構造の一部である配線
33:ファンアウト部
36:隣接する第1面側端子の間の中心間距離
37:隣接する第2面側端子の間の中心間距離
38:中継基板本体としてのインターポーザ本体
41:基板としての配線基板
46:面接続パッド
61,61A:半導体素子付き中継基板としてのICチップ付きインターポーザ
71:中継基板付き基板としてのインターポーザ付き配線基板
81:(第1)樹脂充填剤
82:(第2)樹脂充填剤

Claims (9)

  1. 有機絶縁材料からなり、かつ半導体素子が実装される側の第1面、及び第2面を有する略矩形状の中継基板本体と、
    前記第1面に配置された複数の第1面側端子を含む略矩形状の半導体素子実装領域と、を含み、
    前記第1面の中心に対し、前記半導体素子実装領域の中心がずれている、
    ことを特徴とする中継基板。
  2. 前記半導体素子実装領域の中心は、前記第1面の中心を通って前記第1面を形成するいずれかの辺に平行な線上に位置し、かつ前記第1面の中心からずれていることを特徴とする請求項1に記載の中継基板。
  3. 前記半導体素子実装領域の周辺に形成され、前記半導体素子実装領域を形成する四辺と対応する前記第1面を形成する四辺との間に形成される4つの平面の幅のうち、実装される半導体素子と前記中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅は、その平面に隣接する他の平面の幅及びその平面に対向する他の平面の幅よりも広いことを特徴とする請求項2に記載の中継基板。
  4. 前記第2面に複数の第2面側端子を配置し、前記第2面側端子の位置及びこれらと導通する前記第1面側端子の位置が、前記中継基板本体の厚さ方向と垂直の方向に沿ってずれていることを特徴とする請求項1乃至3のいずれか1項に記載の中継基板。
  5. 前記第2面側端子の上に形成される第2面側はんだバンプのはんだ量は、前記第1面側端子の上に形成される第1面側はんだバンプのはんだ量よりも多いことを特徴とする請求項4に記載の中継基板。
  6. 有機絶縁材料からなり、かつ半導体素子が実装される側の第1面、及び第2面を有する略矩形状の中継基板本体と、
    前記第1面に配置された複数の第1面側端子を含む略矩形状の半導体素子実装領域と、を含み、
    前記半導体素子実装領域の周辺に形成され、当該半導体素子実装領域を形成する四辺と対応する前記第1面を形成する四辺との間に形成される4つの平面の幅のうち、実装される半導体素子と前記中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅は、その平面に隣接する他の平面の幅及びその平面に対向する他の平面の幅よりも広い
    ことを特徴とする中継基板。
  7. 中継基板及び面接続端子を有する半導体素子を備え、かつ、
    前記中継基板は、前記半導体素子が実装される側の第1面、及び第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
    前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
    前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、
    前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、
    ことを特徴とする半導体素子付き中継基板。
  8. 中継基板及び面接続パッドを有する基板を備え、かつ、
    前記中継基板は、前記半導体素子が実装される側の第1面、及び前記基板の表面上に実装される側の第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
    前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
    実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、
    実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、
    ことを特徴とする中継基板付き基板。
  9. 中継基板、面接続端子を有する半導体素子、及び面接続パッドを有する基板を備え、かつ、
    前記中継基板は、前記半導体素子が実装される側の第1面、及び前記基板の表面上に実装される側の第2面を有し、有機絶縁材料からなる略矩形板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
    前記半導体素子と、前記中継基板本体との間には、第1樹脂充填剤が充填され、
    前記基板と、前記中継基板本体との間には、第2樹脂充填剤が充填されてなり、
    前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、
    前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
    前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い、
    ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
JP2004185212A 2003-06-24 2004-06-23 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 Pending JP2005039240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004185212A JP2005039240A (ja) 2003-06-24 2004-06-23 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179722 2003-06-24
JP2004185212A JP2005039240A (ja) 2003-06-24 2004-06-23 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Publications (1)

Publication Number Publication Date
JP2005039240A true JP2005039240A (ja) 2005-02-10

Family

ID=34220192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185212A Pending JP2005039240A (ja) 2003-06-24 2004-06-23 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Country Status (1)

Country Link
JP (1) JP2005039240A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
JP2013034000A (ja) * 2009-07-10 2013-02-14 Fujikura Ltd 貫通配線基板の製造方法
JP2017204543A (ja) * 2016-05-10 2017-11-16 日立化成株式会社 プリント配線板
JP2018125349A (ja) * 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法
WO2024029086A1 (ja) * 2022-08-05 2024-02-08 株式会社レゾナック 電子部品装置及び電子部品装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
JP2013034000A (ja) * 2009-07-10 2013-02-14 Fujikura Ltd 貫通配線基板の製造方法
JP2017204543A (ja) * 2016-05-10 2017-11-16 日立化成株式会社 プリント配線板
JP2018125349A (ja) * 2017-01-30 2018-08-09 新光電気工業株式会社 半導体装置及びその製造方法
WO2024029086A1 (ja) * 2022-08-05 2024-02-08 株式会社レゾナック 電子部品装置及び電子部品装置の製造方法

Similar Documents

Publication Publication Date Title
US6400018B2 (en) Via plug adapter
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US7679176B2 (en) Semiconductor device and electronic control unit using the same
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP5517960B2 (ja) 半田付け連結ピン、前記半田付け連結ピンを利用した半導体パッケージ基板及び半導体チップの実装方法
US20130215586A1 (en) Wiring substrate
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
KR100661044B1 (ko) 전자 장치
JP2005216696A (ja) 中継基板、中継基板付き基板
JP2006303364A (ja) Bga型多層回路配線板
JP2005039241A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP2005217201A (ja) 中継基板、中継基板付き基板
JP2005039239A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4172238B2 (ja) 電子部品の実装構造
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP5229267B2 (ja) 電子装置
JP2005039232A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2004304181A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体