JP4457879B2 - プリント基板の製造方法 - Google Patents

プリント基板の製造方法 Download PDF

Info

Publication number
JP4457879B2
JP4457879B2 JP2004368159A JP2004368159A JP4457879B2 JP 4457879 B2 JP4457879 B2 JP 4457879B2 JP 2004368159 A JP2004368159 A JP 2004368159A JP 2004368159 A JP2004368159 A JP 2004368159A JP 4457879 B2 JP4457879 B2 JP 4457879B2
Authority
JP
Japan
Prior art keywords
hole
volume
printed circuit
circuit board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004368159A
Other languages
English (en)
Other versions
JP2006179519A (ja
Inventor
正直 渡辺
正美 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004368159A priority Critical patent/JP4457879B2/ja
Publication of JP2006179519A publication Critical patent/JP2006179519A/ja
Application granted granted Critical
Publication of JP4457879B2 publication Critical patent/JP4457879B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント基板の製造方に関する。
従来、基板への半導体チップの搭載方法として、大きくワイヤボンディング工法とフリップチップ工法とがあり、前記ワイヤボンディング工法は、既に成熟した技術で安価な工法であることから、大半の半導体搭載部品にはこの工法が用いられている。
一方、近年では電子機器の軽薄短小化、高機能化が著しく進み、基板に搭載される電子部品についても多ピン、狭ピッチなど省スペース化が要求されてきた。これに伴い、省スペース、多ピン、高周波に対応でき、かつ高信頼性を確保出来るフリップチップ工法が採用される頻度が高まってきている。
このフリップチップ工法を、より安価で容易な汎用的な工法とするためには、チップ間やチップの層間の接続配線を形成する中継用基板、所謂インターポーザが必要となる。
かかるインターポーザの製造方法として、ビアフィルめっき工法が知られている。なお、ビアとは層間の導通のみを目的としたスルーホールである。
この製法にはデスミア工程、ビアフィルめっき工程、バンプめっき工程があり、かかる工程には高価な設備と高度な制御技術が要求される。
例えば、はんだバンプを用いたフリップチップ工法では、まず基板に炭酸ガスレーザーでビア形成用の穴を形成し、その後にデスミア処理を行う。その時、基板がポリイミド材であると、強アルカリ処理では安定した条件をだすことが非常に困難であった。そして、この場合にはドライ工法のプラズマ処理が必要となり、生産性が非常に悪くなっていた。
また、ビアフィルめっき工程においては、基板の厚さが厚いと孔の深さが大きくなり、めっき時間が長くなるため、生産性が悪くなるだけでなく、めっき厚のばらつきも大きくなってしまう。
さらに、バンプめっき工程においてバンプの形状あるいは高さを均一にするには、めっき液濃度の管理、電流値の管理などを精密制御する必要があり、歩留まりを高く維持することが非常に困難であった。
しかも、ビアフィルめっき工法によるインターポーザの製造方法においては、特に基板の層間接続部の処理が難しく、この層間接続部を空洞にしてしまうと空気が膨張して破裂するおそれがあり、信頼性を著しく落とすおそれがあった。
そこで、層間接続部の信頼性に優れたビアホールを有するプリント基板の製造方法として、少なくとも1つのビアホールが形成された絶縁層と、前記ビアホール内に挿入され少なくとも前記絶縁層の厚み以上の大きさを有する導電体と、前記絶縁層の上下両面に形成された電極層とを有し、前記ビアホールの上下開口部において、前記導電体と前記電極層とが金属拡散接合されているプリント基板が提案された(例えば、特許文献1を参照。)。
特開2001−077497号公報
しかしながら、特許文献1に記載されたプリント基板は、基板の表裏面に配線層が形成されたものであり、これを製造するためには、その製造工程の中で球状導電体をビアホール中に配置し、前記導電体を上下両面に金属箔を配置するとともに加熱しながらプレスして導電体と金属箔とを金属拡散接合し、その後金属箔をパターンニングして電極層を形成しなければならず、きわめて煩雑な製造方法となっている。また、この基板は、あくまでも層間の導通用に用いられるだけで、汎用性に乏しいものであった。
これでは、より安価で、かつ汎用的なインターポーザという市場からの要求に応えることができなかった。
また、上記の製造方法では、ビアホールの上下開口面が金属箔で塞がれているために、ビアホール中に空気が残存するおそれがあり、基板実装後には前記残存空気が周囲の雰囲気によって膨張、収縮し、基板そのものに悪影響を及ぼすおそれがあった。
本発明は、上記課題を解決することができ、安価で汎用性に優れたプリント基板の製造方を提供することを目的としている。
上記課題を解決するために、請求項1記載の本発明では、内周面に導電被膜を形成したスルーホールが設けられた両面基板を用いるプリント基板の製造方法において、球状体を吸引可能なノズルを具備するボールマウンタにより、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホールの端面開口部に載置する工程と、プレス装置により、前記球状導電体をサンドイッチ状に上下から押圧して、前記球状導電体を変形させながら前記スルーホールに圧入して埋め込む工程と、前記半田を溶融して前記スルーホールを充填する工程と、を有し、前記スルーホールの直径を、前記基板の厚みよりも大きくすることとした。
請求項記載の本発明では、請求項に記載のプリント基板の製造方法において、前記球状導電体の直径を、前記スルーホールの直径以上、かつ前記スルーホールの直径の1.2倍以下としたことを特徴とする。
請求項記載の本発明では、請求項1又は2に記載のプリント基板の製造方法において、前記金属球の体積と半田の体積との和が前記スルーホールの容積と略等しく、しかも、前記金属球の体積をスルーホールの容積の70%以上としたことを特徴とする。
請求項記載の本発明では、請求項1〜のいずれか1項に記載のプリント基板の製造方法において、前記金属球の体積を前記スルーホールの容積の70〜95%とし、前記半田の体積を前記スルーホールの容積の5〜30%としたことを特徴とする。
(1)請求項1記載の本発明によれば、内周面に導電被膜を形成したスルーホールが設けられた両面基板を用いるプリント基板の製造方法において、球状体を吸引可能なノズルを具備するボールマウンタにより、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホールの端面開口部に載置する工程と、プレス装置により、前記球状導電体をサンドイッチ状に上下から押圧して、前記球状導電体を変形させながら前記スルーホールに圧入して埋め込む工程と、前記半田を溶融して前記スルーホールを充填する工程と、を有し、前記スルーホールの直径を、前記基板の厚みよりも大きくしたために、通常の工程によって基板の表面側と裏面側とを導通させたスルーホールが形成された基板を用意し、その後の簡単な工程でスルーホール内を導電性を有する金属球及び半田で埋め込むことができ、層間接続部の処理を容易かつ確実に行うことができる。また、製造工程そのものがシンプルであり、製造時間も大きく短縮することができる。したがって、汎用性に優るプリント用基板を安価にて提供することが可能となる。
)請求項記載の本発明によれば、前記球状導電体の直径を、前記スルーホールの直径以上、かつ前記スルーホールの直径の1.2倍以下としたために、球状導電体がスルーホールに対して大きすぎて圧入できなかったりすることがなく、球状導電体のスルーホールへの圧入を確実に行うことが可能となって、上記(1)の効果をより高めることができる。
)請求項記載の本発明によれば、前記金属球の体積と半田の体積との和が前記スルーホールの容積と略等しく、しかも、前記金属球の体積をスルーホールの容積の70%以上としたことにより、スルーホールを確実に導電体によって埋め込むことが可能となって、上記(1),(2)の効果をより高めることができる。
)請求項記載の本発明によれば、前記金属球の体積を前記スルーホールの容積の70〜95%とし、前記半田の体積を前記スルーホールの容積の5〜30%としたことにより、導電体で埋め込まれたスルーホールの上下部分を略平坦化することが可能となって、上記(1)や〜()の効果をより高めることができる。
本発明は、内周面に導電被膜を形成したスルーホールが設けられた基板を用いるプリント基板の製造方法において、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホールに圧入し、次いで前記半田を溶融して前記スルーホールを充填したものである。
かかる製造方法により、内周面に導電被膜を形成したスルーホールを備え、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホールに圧入して埋め込み、前記半田を溶融して前記スルーホールを充填したプリント基板を製造でき、スルーホールにおける層間接続部に空洞が生じることがないので、空気が残存するおそれがない。また、層間接続部は半田主体ではなく金属球が主体となっているので半田クラックなどが大きく減少するので、接続信頼性の高い高品質で、なおかつインポーザや実装基板などに用いることのできる汎用性に優るプリント基板を安価に提供することが可能となる。
また、上記製造方法によれば、製造工程そのものがシンプルであり、リードタイムなどを短縮し、製造にかかる時間も大きく短縮することができるので、コスト低減に大きく寄与することができる。
ここで、半田を溶融してスルーホールを充填するというのは、少なくとも当該スルーホール中に埋設された状態となっている金属球とスルーホールとの間隙を溶融した半田で埋め込むことができればよい。より好ましくはスルーホール全体を前記金属球と半田とで埋め込むようにする。なお、金属球としては銅球を好適に用いることができる。
本実施形態に係るプリント基板の製造方法について、さらに説明を加えると、前記スルーホールの直径は、前記基板の厚みの0.5倍以上、かつ4倍以下とすることが好ましいが、より好ましくは上限を基板の厚みの1.5倍以下とする。
すなわち、スルーホールが極端に細長いトンネル状のものや、極端に広くて浅いものとならないようにして、球状導電体が基板の厚みに対して適当な大きさとすることにより、スルーホールを充填した後に、充填不足、あるいは充填過剰となって基板の平滑性が失われるおそれを防止できるからである。なお、かかる範囲内であって、前記スルーホールの直径を、前記基板の厚みよりも大きくすれば、前述したように、球状導電体を少なくともスルーホールの直径よりも大きくしているので、球状導電体の直径は基板の厚みよりも必ず大きくなり、換言すれば、球状導電体の直径はスルーホールの高さよりも大きくなる。したがって、球状導電体を押圧してスルーホール内に圧入した場合にスルーホールの大部分を球状導電体によって埋め込むことができ、スルーホール全体を球状導電体の金属球及び半田によって充填することが可能となる。特に、スルーホールと金属球との間隙を前記半田によって充填することが可能となるので、スルーホールの層間接続部における空隙充填処理が確実に行え、空洞が生じることを防止できる。
また、前記球状導電体の直径は、前記スルーホールの直径以上、かつ前記スルーホールの直径の1.2倍以下とすることがより好ましい。
かかる寸法に規制すれば、球状導電体がスルーホールに対して大きすぎて圧入できなかったりすることがなく、球状導電体のスルーホールへの圧入を確実に行うことが可能となって、なおかつスルーホールの層間接続部における空隙充填処理が容易となる。
また、スルーホールの容積と球状導電体の体積との関係から見ると、前記金属球の体積と半田の体積との和が前記スルーホールの容積と略等しく、しかも、前記金属球の体積をスルーホールの容積の70%以上とすることができる。
かかる関係を維持した中で製造すれば、スルーホールを確実に導電体によって埋め込むことが可能となって、上記してきた効果をより高めることができる。
また、より好ましくは、前記金属球の体積を前記スルーホールの容積の70〜95%とし、前記半田の体積を前記スルーホールの容積の5〜30%とするとよい。
金属球の体積が70%より小さいと、スルーホールを充填する半田量を増やさなければならず、半田量が増加すると、溶融時にスルーホールから溢れ出るおそれがあり好ましくない。一方、金属球の体積が95%より大きいと、半田量が少なくなりすぎて、スルーホールと金属球との間隙を確実に埋め込むことが難しくなるとともに、金属球が大きすぎてスルーホールへの圧入が困難になるおそれがある。よって、金属球の体積を上記範囲内とすることにより、スルーホールを充填する金属球と半田との体積が適切となって、スルーホールの上下部分において、半田が溢れて凸状に盛り上がってしまったり、逆に半田が不足して凹状に凹んでしまったりすることがなく、スルーホールの上下端面が略平坦化された高品質のプリント基板となすことができる。
上記製造法に用いる製造装置としては、内周面に導電被膜を形成したスルーホールが設けられた基板を用いるプリント基板の製造装置において、前記基板を水平状態に載置する載置手段と、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホール上にマウントするマウント手段と、マウントした前記球状導電体を前記スルーホール内に圧入可能とした圧入手段と、前記スルーホール内に前記球状導電体が圧入された基板を加熱処理して前記金属球に被膜された半田をリフローする加熱手段とを備える構成とすることができる。
かかる製造装置であれば、上述してきた安価で汎用性に優れた良質のプリント基板を容易に製造することが可能となる。
さらに、前記圧入手段は、前記球状導電体を圧入する押圧力を可変とするとよい。
すなわち、球状導電体をスルーホール中に完全に圧入するのではなく、一部のみが圧入されるように、押圧手段の押圧力を弱めることで、スルーホール外に残る突出した部分をバンプとなすことができ、バンプ付きのプリント基板まで同一の製造装置を用いて簡単に製造することが可能となる。
以下、本発明の実施形態を、図面を参照しながらより具体的に説明する。
図1は本実施形態に係るプリント基板を示す模式的説明図、図2は本実施形態において用いる球状導電体の説明図、図3は同プリント基板製造装置の模式的説明図、図4は本実施形態に係るプリント基板の製造工程を示す説明図、図5は球状導電体とスルーホールのサイズにおける関係を示す説明図である。
本実施形態に係るプリント基板1はインターポーザとして利用可能であり、図1に示すように、ガラスエポキシ樹脂からなる両面基板10の所定位置に、複数のスルーホール11が形成され、各スルーホール11は、その内周面から前記両面基板10の表裏面にかけて銅被膜12を導通被膜として形成しており、プリント基板1の表側面と裏側面とに形成した配線パターン(図示せず)とを、前記スルーホール11を介して導通させている。
すなわち、厚さ50μmのガラスエポキシ樹脂に厚さ12μmの銅箔を設けた両面基板10に、145μm径で穿孔し、その後、孔内にカーボン処理を行い、次いで孔の内周面全体に電解銅めっき処理(厚さ10μm)を行ってスルーホール11を形成し、さらに、パターンニング用レジストを塗布して露光、現像、エッチングという周知の工程を経て基板両面に配線パターンを形成している。したがって、本実施形態におけるスルーホール内径は125μmとなっている。なお、図1中、13はプリント基板1のDCA(Direct Chip Attach)側面(図1において上面)に形成されたボールバンプ、14は同バンプ13を接続するパッドである。
本実施形態におけるプリント基板1の特徴となるのは、少なくとも前記スルーホール11の直径b(内径:125μm)よりも大で、かつ金属球である銅球20の表面に半田21を被膜した球状導電体2(図2、図5及び図6参照)を前記スルーホール11に圧入して埋め込み、前記半田21を溶融させて前記スルーホール11を充填した構成としたことにある。本実施例では、前記球状導電体2の直径を130μmとしている。
すなわち、前記DCA(Direct Chip Attach)側面に対して、PGA(Pin Grid Array)側面(図1において下面)は、図2に示す球状導電体2を埋設してスルーホール11内を充填した構成とし、さらに、半田21を溶融させることにより、少なくとも前記銅球20とスルーホール11との間隙を確実に埋め込み、スルーホール11の端部開口部に形成される層間接続部15に空隙などが生じることを確実に防止して、本プリント基板1を良質なインターポーザとして使用可能としている。
ここで、上記プリント基板1を製造するための本実施形態に係るプリント基板製造装置(以下「製造装置3」とする)について説明する。
製造装置3は、図3に示すように、プリント基板1を水平状態に載置する載置手段としてのマウント台30と、少なくとも前記スルーホール11の直径よりも大で、かつ金属球20の表面に半田21を被膜した球状導電体2を前記スルーホール11上にマウントするマウント手段としてのボールマウンタ(図示せず)と、マウントした前記球状導電体2を前記スルーホール11内に圧入可能とした圧入手段としてのプレス装置31と、前記スルーホール11内に前記球状導電体2が圧入されたプリント基板1を加熱処理して前記金属球20に被膜された半田21をリフローする加熱手段としての加熱炉32(図4参照)とを備えている。
マウント台30は、ベース34上にSUS製の水平載置板35を設けてプリント基板1を水平載置可能としている。
図示を省略したボールマウンタは、例えば球状体を吸引可能なノズルを具備し、個別にマウント可能としたものや、多数の球状体を略同時にマウント可能なものであり、周知の半田ボールマウンタと同様な構成のものを用いることができる。
プレス装置31は、図示するように、SUS製の水平押圧板36を下面に設けたプレス体37を、連結杆38を介して上下昇降自在に配設したものであり、所定の荷重で押圧することができる。39はギヤケース、40は動力伝達ケース、41は操作盤である。
加熱炉32は、半導体プロセスに一般的に用いられるリフロー炉などでよく、前記圧入手段31とコンベヤ装置などを介して連絡しておくことが好ましい。
上記製造装置3を用いた本実施形態に係るプリント基板1の製造方法について、図4を参照しながら説明する。
先ず、図4(a)及び図4(b)のマウント工程に示すように、スルーホール11が形成されたプリント基板1を用意し、各スルーホール11の端面開口部に球状導電体2を載置(マウント)する。ここでは、後の圧入工程において用いるプレス装置のマウント台30を利用して、図示しないマウント手段を用いて前記球状導電体2をマウントするようにしている。
次いで、図4(c)及び図4(d)の圧入工程に示すように、プレス体37(図3参照)を下降させて所定の荷重(例えば略1Kgの荷重)で球状導電体2を押し付ける。このとき、球状導電体2は、マウント台30の水平載置盤35とプレス体37の水平押圧板36とによりサンドイッチ状に上下から押圧された状態となり、球状導電体2は変形しながらスルーホール11内に圧入されて埋め込まれる。
そして、図4(e)のリフロー工程で示すように、加熱炉32内で280℃でリフローして、球状導電体2に皮膜されている半田21を溶融し、溶融した半田21によって、銅球20とスルーホール11との間隙を埋め、スルーホール11全体を、銅球20と半田21とにより充填することにより、図4(f)に示すような所望する層間接続部15を有するプリント基板1を得ることができる。図中、32aはヒータである。
このようにして得たプリント基板1は、層間接続部15に空洞が形成されることがなく、しかも、層間接続部は半田主体ではなく金属球が主体となっているので半田クラックなどが大きく減少し、接続信頼性の高い高品質のものとなり、なおかつ汎用性に優るプリント基板となすことができる。
表1に、上述した製造方法で得た本実施形態に係るプリント基板1の信頼性を評価した結果を示す。
評価にあたっては、プリント基板1上のチップ搭載付近に接着剤を塗布し、シリコンチップのAuスタッドバンプと接合し、150℃でポストキュアを行った。その後、250℃に加熱してシリコンチップの半田接合を行った。
次に、アンダーフィルを充填し、150℃で加熱キュアを行いパッケージ化した。そして、このパッケージをマザーボードに半田接合し、基本的な信頼性試験を行った。
パッケージ単体についてはBGAランドで導通状態のチェックを行った。
また、マザーボード接合品については検査パッド間の導通抵抗を測定した。
Figure 0004457879
表1からも分かるように、不良品の発生はゼロであり、信頼性評価は極めて高いものとなっている。
ここで、本実施形態におけるスルーホール11の大きさと球状導電体2の大きさとから見た両者の適正な関係について説明する。
なお、図5に示すように、ここでは、
a:球状導電体2の直径、
b:スルーホール11の直径(内径)、
c:スルーホール11の高さ(両面基板10の厚み+銅箔)
また、
V:スルーホール11の容積
V1:銅球20の体積
V2:半田21の体積
としている。
上記球状導電体2とスルーホール11において、以下の関係うちを少なくとも1つを満たすようにしている。
(1)0.5c≦b≦4.0c
(2)b≦a≦1.2b
(3)V≒V1+V2,V1≧0.7V
(4)0.7V<V1<0.95V,0.05V≦V2<0.3V
例えば、a=80μm, b=68μm, c=74μm、
あるいは、a=120μm,b=100μm,c=115μm、
あるいは、a=130μm,b=130μm,c=100μm、
などとすればよい。なお、c=74μmとした例は、上述してきた実施形態のように、50μm厚みのガラスエポキシ基板の上下両面に12μmの銅箔を設けた両面基板10を用いた場合の一例である。当然ながら、使用する両面基板10の厚みなどから、適宜a,b,cは決定することができる。
ところで、上述した製造装置30のプレス装置31は、所定の荷重で押圧可能としている。すなわち、前記球状導電体2を圧入する押圧力を可変としている。
そこで、図6(a)に示すように、圧入工程において、例えば400g程度の荷重で球状導電体2を押圧し、この球状導電体2をスルーホール11中に完全に圧入するのではなく、一部のみが圧入されるようにすれば、スルーホール11の外部に球状導電体2の一部が突出した状態で残るので、この部分をバンプとなすことができる。
すなわち、かかる状態で、図6(b)に示すように前述したリフロー工程で球状導電体2に皮膜されている半田21を溶融し、溶融した半田21によって、銅球20とスルーホール11との間隙を埋めることにより、図6(c)に示すように銅球20とスルーホール11とが確実に接合され、図7に示すようなバンプ付きのプリント基板1’を得ることができる。
このようにして形成したバンプは、生産性が極めて良好であり、しかも、バンプの高さは銅球20の径とプレス装置31による圧入量で決定できるため、バンプ高さの均一化も図ることも容易である。
なお、プリント基板1を加熱炉32内に通すとき、ここではバンプ側を下向きとしているが、バンプとなる銅球20はスルーホール11内に圧入されているので落下するおそれはない。また、バンプ側を上向きとしてもよいが、その場合は、DCA(Direct Chip Attach)側面(図1において上面)に形成されたボールバンプ13(図7)は、予め先にリフローしてランド14に接合しておくものとする。
このように、本実施形態によれば、バンプ付プリント基板1’までも同一の製造装置3を用いて容易に製造することが可能となる。
以上、実施形態を通して本発明を説明してきたが、本発明は上述した実施形態に限るものではない。
例えば、製造装置3の構成は適宜変更してよく、球状導電体2をスルーホール11中に圧入でき、かつ金属球20に被膜された半田21を溶融できるものであればいかなる構成であっても構わない。また、半田21を溶融させる加熱手段である加熱炉32や圧入手段であるプレス装置31、あるいはマウント手段などは、一体構成などである必要はなく、それぞれが別体であって構わない。
また、球状導電体2の銅球20は、全て銅である必要は無く、例えば合成樹脂製のコアに銅を所定厚みで被膜して形成したものでもよい。
また、本発明の実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、本発明の実施形態に記載されたものに限定されるものではない。
図1は本実施形態に係るプリント基板を示す模式的説明図である。 本実施形態において用いる球状導電体の説明図である。 同プリント基板製造装置の模式的説明図である。 本実施形態に係るプリント基板の製造工程を示す説明図である。 球状導電体とスルーホールのサイズにおける関係を示す説明図である。 バンプ付きプリント基板の製造工程の一部を示す説明図である。 バンプ付きプリント基板を示す説明図である。
符号の説明
1 プリント基板
2 球状導電体
3 プリント基板製造装置
10 両面基板
11 スルーホール
20 銅球(金属球)
21 半田
30 マウント台(載置手段)
31 プレス装置(圧入手段)
32 加熱炉(加熱手段)

Claims (4)

  1. 内周面に導電被膜を形成したスルーホールが設けられた両面基板を用いるプリント基板の製造方法において、
    球状体を吸引可能なノズルを具備するボールマウンタにより、少なくとも前記スルーホールの直径よりも大で、かつ金属球の表面に半田を被膜した球状導電体を前記スルーホールの端面開口部に載置する工程と、
    プレス装置により、前記球状導電体をサンドイッチ状に上下から押圧して、前記球状導電体を変形させながら前記スルーホールに圧入して埋め込む工程と、
    記半田を溶融して前記スルーホールを充填する工程と、を有し、
    前記スルーホールの直径を、前記基板の厚みよりも大きくしたプリント基板の製造方法。
  2. 前記球状導電体の直径を、前記スルーホールの直径以上、かつ前記スルーホールの直径の1.2倍以下としたことを特徴とする請求項1に記載のプリント基板の製造方法。
  3. 前記金属球の体積と半田の体積との和が前記スルーホールの容積と略等しく、しかも、前記金属球の体積をスルーホールの容積の70%以上としたことを特徴とする請求項1又は2に記載のプリント基板の製造方法。
  4. 前記金属球の体積を前記スルーホールの容積の70〜95%とし、前記半田の体積を前記スルーホールの容積の5〜30%としたことを特徴とする請求項1〜のいずれか1項に記載のプリント基板の製造方法。
JP2004368159A 2004-12-20 2004-12-20 プリント基板の製造方法 Expired - Fee Related JP4457879B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004368159A JP4457879B2 (ja) 2004-12-20 2004-12-20 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004368159A JP4457879B2 (ja) 2004-12-20 2004-12-20 プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006179519A JP2006179519A (ja) 2006-07-06
JP4457879B2 true JP4457879B2 (ja) 2010-04-28

Family

ID=36733366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368159A Expired - Fee Related JP4457879B2 (ja) 2004-12-20 2004-12-20 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP4457879B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258358A (ja) * 2007-04-04 2008-10-23 Fujikura Ltd リジッドフレキ基板とその製造方法
JP5639356B2 (ja) * 2009-11-18 2014-12-10 新光電気工業株式会社 半導体装置の製造方法
ES2680906T3 (es) * 2009-12-18 2018-09-11 Circassia Ab Método para taponar un orificio
US20150208506A1 (en) * 2012-08-10 2015-07-23 Telefonaktiebolaget L M Ericsson (Publ) A printed circuit board arrangement and a method for forming electrical connection at a printed circuit board
JP6365111B2 (ja) * 2013-11-12 2018-08-01 セイコーエプソン株式会社 配線基板の製造方法、配線基板、素子収納用パッケージ、電子デバイス、電子機器および移動体
JP7048877B2 (ja) * 2017-09-22 2022-04-06 日亜化学工業株式会社 多層基板の製造方法、および、部品実装基板の製造方法
CN111654979A (zh) * 2020-06-30 2020-09-11 博敏电子股份有限公司 一种导通孔内无缝衔接埋嵌铜柱方法

Also Published As

Publication number Publication date
JP2006179519A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
US8299368B2 (en) Interconnection element for electric circuits
JP5398217B2 (ja) 配線基板及び半導体装置の製造方法
US5930889A (en) Method for mounting packaged integrated circuit devices to printed circuit boards
KR20090042777A (ko) 반도체 플립칩 패키지를 위한 기판 및 공정
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
TWI458416B (zh) 配線基板製造方法
JP4457879B2 (ja) プリント基板の製造方法
JP2005216696A (ja) 中継基板、中継基板付き基板
JP5157455B2 (ja) 半導体装置
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2013122963A (ja) 配線基板
JP4946965B2 (ja) 電子部品実装装置及びその製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JPH10313170A (ja) 配線基板
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2005217201A (ja) 中継基板、中継基板付き基板
KR20090069825A (ko) 솔더 범프 제작용 템플릿
JP4984502B2 (ja) Bga型キャリア基板の製造方法及びbga型キャリア基板
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2004039761A (ja) 配線基板、その製造方法及び半導体装置
JP2005244163A (ja) 中継基板付き基板及びその製造方法
JPH113956A (ja) バンプの形成方法
US20100038123A1 (en) Board unit and manufacturing method for the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees