TWI817377B - 具有中介結構的半導體裝置及其製備方法 - Google Patents

Abstract

本申請揭露一種具有中介結構的半導體裝置及其製備方法。該中介結構包括一中介板以及一第一物體，該中介板經配置以固定在一測試設備的卡盤上並與之電耦合，該第一物體設置在該中介板的一第一表面上並與該中介板電耦合。該第一物體經配置以由該測試設備進行分析。

Description

具有中介結構的半導體裝置及其製備方法

本申請案主張美國第17/508,966號及第17/509,205號專利申請案之優先權(即優先權日為「2021年10月22日」及「2021年10月25日」)，其內容以全文引用之方式併入本文中。

本揭露關於一種具有中介結構的半導體裝置，特別是關於一種在半導體元件測試中具有介面結構的半導體裝置及其測試方法。

半導體元件被用於各種電子應用，如個人電腦、行動電話、數位相機和其他電子裝置。半導體元件的尺寸不斷縮小，以滿足日益增長的計算能力的需求。相應地，在縮小尺寸的過程中出現了各種問題，而且這種問題在不斷增加。半導體元件在製備過程中需要進行多次測試(或分析)，以確保其品質。用於測試的半導體裝置的配置仍然需要改進。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的一個實施例提供一種中介結構，包括的一中介 板，經配置以固定在一測試設備的一卡盤上並與之電耦合，以及一第一物體，設置在該中介板的一第一表面並與該中介板電耦合。該第一物體經配置以由該測試設備進行分析。

在一些實施例中，該中介結構包括一固定單元，沿該中介板設置並延伸至該卡盤，以將該中介板固定在該卡盤上。

在一些實施例中，該固定單元是一螺釘。

在一些實施例中，該中介結構包括設置在該中介板的一第二表面上的一下連接器。該第二表面與該第一表面相對，並朝向該卡盤。

在一些實施例中，該下連接器和該卡盤透過一卡盤連接器電耦合。

在一些實施例中，該卡盤連接器是一彈簧針(pogo pin)。

在一些實施例中，該卡盤連接器是一導電聚合物。

在一些實施例中，該中介板包括一測試圖案，經配置以對該第一物體和該下連接器進行電耦合。

在一些實施例中，該測試圖案包括至少一個通板通孔，沿該中介板設置的並與該下連接器接觸。

在一些實施例中，該第一物體包括一封裝基板，設置在該中介板的該第一表面上並與該中介板電耦合，一第一半導體晶片，設置在該封裝基板上，以及一導線，經配置以將該第一半導體晶片和該封裝基板電耦合。

在一些實施例中，該封裝基板和該中介板透過一上連接器電耦合。

在一些實施例中，該上連接器是一銲銲鍚球(solder ball)。

在一些實施例中，該中介結構包括設置在該封裝基板上的一第二半導體晶片，該第二半導體晶片緊鄰該第一半導體晶片，並與該封裝基板電耦合。

在一些實施例中，該第一半導體晶片和該第二半導體晶片具有相同的佈局。

在一些實施例中，該中介板的一厚度大於該封裝基板的一厚度。

本揭露的另一個實施例提供一種中介結構，包括一中介板，經配置以固定在一測試設備的一卡盤上並與之電耦合，一上連接器，設置在一第一表面上並與該中介板電耦合，一下連接器，設置在一第二表面上並與該中介板電耦合，以及一通板通孔，設置在該中介板中並經配置以與該上連接器和該下連接器電耦合。該中介板的該第一表面與該中介板的該第二表面相對。

在一些實施例中，該中介結構包括一第一物體，設置在該上連接器上並與該上連接器電耦合。該第一物體包括一第一半導體晶片。

本揭露的另一個實施例提供一種中介結構的製備方法，包括提供一中介板，沿該中介板形成一通板通孔，沿該中介板形成一通板開口，在該中介板的一第一表面上形成一上連接器，以及在該中介板的一第二表面上形成一下連接器。

在一些實施例中，該上連接器是一銲銲鍚球。

在一些實施例中，該中介板包括一種基於環氧樹脂的材料，或亞胺-三氮雜苯(bismaleimide triazine，BT)樹脂。

由於本揭露的中介結構的設計，可以檢測到待測物的內部 訊號，並可以進行高頻的故障模式和效應分析。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

10:製備方法

100:中介結構

101:中介板

101FS:第一表面

101SS:第二表面

103:通板通孔

105:固定單元

107:第一板銲墊

109:第二板銲墊

109O:開口

111:第一抗蝕層

111O:開口

113:第二抗蝕層

201:上連接器

203:下連接器

311:第一半導體晶片

313:第一鍵合墊

315:成型層

315B:底部部分

315L:側面部分

315O:開口

315U:上部部分

317:鈍化層

321:第二半導體晶片

323:第二鍵合墊

401:封裝基板

403:第一附著層

405:第二附著層

407:銲球墊

409:第三抗蝕層

409O:開口

411:導線

415:第四抗蝕層

415O:開口

417:凸塊

419:底部填充層

501:卡盤

503:卡盤連接器

505:頂部連接銷

507:底部連接銷

509:殼體

511:彈性連接單元

BO:通板開口

S11:步驟

S13:步驟

S15:步驟

T1:厚度

T2:厚度

W1:寬度

W2:寬度

W3:寬度

W4:寬度

Z:方向

參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1是剖視圖，例示本揭露一個實施例之中介結構。

圖2和圖3是特寫剖視圖，例示本揭露一個實施例之中介結構的局部。

圖4是剖視圖，例示本揭露另一個實施例之中介結構。

圖5是特寫剖視圖，例示本揭露另一個實施例之中介結構的局部。

圖6是剖視圖，例示本揭露的另一個實施例之中介結構。

圖7是特寫剖視圖，例示本揭露另一個實施例之中介結構的局部。

圖8和圖9是剖視圖，例示本揭露的一些實施例之中介結構。

圖10是流程圖，例示本揭露一個實施例之具有一第一物體的中介結構的製備方法。

圖11至圖15是剖視圖，例示本揭露一個實施例之具有該第一物體的中介結構的製備流程。

以下揭露內容提供做為實作本揭露的不同特徵的諸多不同的實施例或實例。以下闡述組件及排列形式的具體實施例或實例以簡化本揭露內容。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「上方」或第二特徵「上」可以包括其中第一特徵及第二特徵被形成為直接接觸的實施例，且亦可以包括其中第一特徵與第二特徵的範圍內可以形成有附加特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。為簡潔及清晰起見，可以按不同比例任意繪製一些特徵，與重複參數字/或字母，其本身並不決定所討的一些實施例和/或配置之間的關係。在附圖中，為簡化起見，可以省略一些層/特徵。

此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下方(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一元件或特徵與另一(其他)元件或特徵的關係。該空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述元件可以具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可以同樣相應地進行直譯。

應該注意的是，用話"大約"、"約"修改本揭露的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量和液體處理程序。此外，測量序序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等也會產生變化。在一實施例中，用語"大約"、"約"是指報告數值的10%以內。 在另一實施例中，用語""大約"、"約"是指報告數值的5%以內。在另一實施例中，用語"大約"、"約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。

應當理解，當一元件或層被稱為"連接到"或"耦合到"另一元件或層時，它可以直接連接到或耦合到另一元件或層，或者可能存在中間的元件或層。

應當理解，儘管用語第一、第二等可以用來描述各種元素，但這些元素不應受到用語的限制。除非另有說明，用語僅用於區分一個元素和另一個元素。因此，例如，下面討論的第一要素、第一元件或第一部分可以被稱為第二要素、第二元件或第二部分，而不偏離本揭露內容的教導。

除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或”共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製造過程而發生的可接受的變化範圍內，包括幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語”實質上”可以用來反映此含義。例如，被描述為”實質上相同"、"實質上相等”或”實質上平面”的項目可以是完全相同、相等或平面，也可以是在可接受的變化範圍內相同、相等或平面，例如由於製造過程而可能發生的變化。

在本揭露的描述中，假定採用X-Y-Z坐標系，其中X和Y指的是平行於結構主要表面的平面內的維度，Z指的是垂直於該平面的維度，當兩個特徵具有實質上相同的X、Y座標時，這些特徵在形貌上是對 齊的。

在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，電光元件、發光顯示元件、半導體電路和電子元件都包括在半導體元件的範疇內。

圖1是剖視圖，例示本揭露一個實施例之中介結構100。圖2和圖3是特寫剖視圖，例示本揭露一個實施例之中介結構100的局部。應該注意的是，為了清楚起見，在特寫剖視圖中省略了一些元素。

參照圖1，可以提供中介板101，可以包括一種基於環氧樹脂的材料或亞胺-三氮雜苯(bismaleimide triazine，BT)樹脂。在一些實施例中，中介板101可以是一層壓板(laminate sheet)，但不限於此。在一些實施例中，中介板101可以是印刷電路板。在一些實施例中，中介板101可具有約0.8毫米(mm)至約1.2毫米的厚度T1。中介板101可以包括相互平行的第一表面101FS和第二表面101SS。在本實施例中，第一表面101FS可以朝上，第二表面101SS可以朝下。

參照圖1，複數個通板通孔103可以設置在中介板101中。為了簡明、清晰和方便說明，只描述了一個通板通孔103。在一些實施例中，通板通孔103可以沿中介板101設置。也就是說，通板通孔103的上表面可以與第一表面101FS實質上共面。通板通孔103的底面可以與第二表面101SS實質上共面。在一些實施例中，通板通孔103可以設置在中介板101中，並在第一表面101FS和第二表面101SS之間。換句話說，通板通孔103的頂面可以不與第一表面101FS實質上共面。通板通孔103的底面可以不與第二表面101SS實質上共面。在一些實施例中，通板通孔103的製作技術可以例如是銅、鋁或其他合適的金屬或金屬合金。在一些實施例 中，複數個通板通孔103可以配置成一測試圖案。該測試圖案可以根據一待測物來指定。

參照圖1，中介板101可以經配置以固定在一測試設備的卡盤501上。在一些實施例中，該測試設備可以是包括探針卡(probe card)的自動測試設備。中介板101可以透過複數個固定單元105固定在卡盤501上。為了簡明、清晰和方便說明，只描述了一個固定單元105。固定單元105可以沿著中介板101設置並延伸至卡盤501。在一些實施例中，固定單元105可以是一螺釘。

參照圖1，複數個上連接器201可以設置在中介板101的第一表面101FS上。在一些實施例中，複數個上連接器201可以包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，複數個上連接器201可以是銲鍚球。

參照圖1，複數個下連接器203可以經設置在中介板101的第二表面101SS上。在一些實施例中，複數個下連接器203可以包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，複數個下連接器203可以是銲鍚球。在一些實施例中，複數個下連接器203可以是彈簧針(pogo pin)。複數個下連接器203的下部針腳可以具有例如冠狀、金字塔冠狀、鋸齒狀、杯狀、錐形、球狀、扁平、半月形或葉片的形狀。

在一些實施例中，中介板101、複數個通板通孔103和複數個下連接器203共同配置成中介結構100。在一些實施例中，中介結構100可以包括複數個上連接器201。

在一些實施例中，一第一物體可以設置在中介結構100上，並可與中介結構100電耦合。該第一物體可由該測試設備進行測試。 在一些實施例中，被測試的該第一物體可以是，例如，一半導體元件，如一半導體晶片。該半導體晶片可以是一晶圓(wafer)的一部分。此外，該半導體晶片可以是被測試的晶片堆疊的一部分。

參照圖1，該第一物體可包括第一半導體晶片311、複數個第一鍵合墊313、成型層315、封裝基板401、第一附著層403和複數個導線411。封裝基板401可以設置在複數個上連接器201上，並且可以與複數個上連接器201電耦合。在一些實施例中，封裝基板401可以是層壓板，但不限於此。在一些實施例中，封裝基板401可以包括一種基於環氧樹脂的材料或BT樹脂。在一些實施例中，封裝基板401可以是印刷電路板。在一些實施例中，封裝基板401可以有一個厚度T2，小於中介板101的厚度T1。

參照圖1，第一半導體晶片311可以設置在封裝基板401上，其間具有第一附著層403。第一半導體晶片311可以包括一基底和一電路層(為了清楚起見，該基底和該電路層沒有分別顯示)。第一半導體晶片311的基底可以設置在第一附著層403上。第一半導體晶片311的基底的製作技術可以例如是完全由至少一種半導體材料組成的塊狀(bulk)半導體基底。該半導體材料可包括任何具有半導體特性的材料或材料堆疊，包括但不限於矽、鍺、矽鍺合金、III-V族化合物半導體或II-VI族化合物半導體。

第一半導體晶片311的電路層可以設置在第一半導體晶片311的基底上。第一半導體晶片311的電路層可包括一層間介電質層和/或一金屬間介電質層，其中包含複數個功能區塊(為清晰起見未顯示)和複數個導電特徵(為清晰起見未顯示)。該複數個功能區塊可以是電晶體，如互 補金屬氧化物半導體電晶體(CMOS)、金屬氧化物半導體場效應電晶體(MOSFET)、鰭狀場效應電晶體(FinFET)等，或其組合。該複數個功能區塊可協作以提供各種功能，如邏輯、輸入及輸出(I/O)、記憶體、類比電路等。該複數個功能區塊的協作可以透過複數個導電特徵實現。在本揭露中，該複數個功能區塊和該複數個導電特徵的配置可稱為第一半導體晶片311的佈局。

該複數個導電特徵可以包括複數個導電插塞、複數個導電線、複數個導電孔和複數個導電墊，或其他合適的導電元件。該複數個導電特徵的製作技術可以例如是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(如氮化鈦)、過渡金屬鋁化物或其組合。

該層間介電層和/或該金屬間介電層的製作技術可以例如是氧化矽、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低介電常數(低k)介電材料等，或其組合。該低k介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中，該低k介電材料的介電常數可以小於2.0。

參照圖1，第一附著層403可以是晶片附著膜(die attach film，DAF)、銀膠或類似物。在一些實施例中，第一附著層403還可以包括金、銀、氧化鋁或氮化硼顆粒。

參照圖1，複數個第一鍵合墊313可以設置在第一半導體晶片311中。複數個第一鍵合墊313的頂面可以與第一半導體晶片311的頂面實質上共面。具體而言，複數個第一鍵合墊313可以設置在第一半導體晶片311的電路層中。複數個第一鍵合墊313的頂面可以與第一半導體晶片 311的電路層的頂面實質上共面。複數個第一鍵合墊313的製作技術可以例如是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如，碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如，氮化鈦)、過渡金屬鋁化物或其組合。

參照圖1，複數個導線411可分別將複數個第一鍵合墊313與封裝基板401電耦合。複數個導線411的製作技術可以例如是金(Au)。

參照圖1，成型層315可以設置在封裝基板401上，以覆蓋第一半導體晶片311、複數個第一鍵合墊313、第一附著層403、複數個導線411和封裝基板401的頂面。成型層315可以包括聚苯並噁唑(polybenzoxazole)、聚醯亞胺(polyimide)、苯並環丁烯(benzocyclobutene)、環氧樹脂層壓板、或二氟化銨(ammonium bifluoride)。

參照圖1，中介板101和該測試設備的卡盤501可以透過複數個卡盤連接器503進行電耦合。為了簡明、清晰和方便說明，只描述了一個卡盤連接器503。在一些實施例中，卡盤連接器503可以是一種導電聚合物，如導電橡膠。在一些實施例中，卡盤連接器503可以是彈簧針(pogo pin)。

參照圖1和圖2，具體而言，複數個第一板銲墊107可以設置在中介板101的第一表面101FS上。為了簡明、清晰和方便說明，只描述了一個第一板銲墊107。第一板銲墊107可以設置在通板通孔103和上連接器201之間。第一板銲墊107可以將通板通孔103和上連接器201電耦合。在一些實施例中，第一板銲墊107的寬度W2可以大於或等於通板通孔103的寬度W1。第一板銲墊107的製作技術可以例如是銅或其他合適的金 屬或金屬合金。

參照圖1和圖2，第一抗蝕層111可以設置在中介板101的第一表面101FS上。第一抗蝕層111可以包括複數個開口111O以曝露複數個第一板銲墊107。在一些實施例中，複數個第一板銲墊107是阻銲層定義(solder-mask-defined)的銲墊，第一抗蝕層111的複數個開口111O在尺寸上小於複數個第一板銲墊107，以覆蓋複數個第一板銲墊107的週邊。第一抗蝕層111可以是包括聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。

參照圖1和圖2，複數個銲球墊407可以設置在封裝基板401的底面上。為了簡明、清晰和方便說明，只描述了一個銲球墊407。銲球墊407可以設置在封裝基板401和上連接器201之間。銲球墊407可以將封裝基板401和上連接器201電耦合。在一些實施例中，銲球墊407的寬度W3可以與第一板銲墊107的寬度W1相同，但不限於此。銲球墊407的製作技術可以例如是銅或其他合適的金屬或金屬合金。

參照圖1和圖2，第三抗蝕層409可以設置在封裝基板401的底面上。第三抗蝕層409可以包括複數個開口409O以曝露複數個銲球墊407。在一些實施例中，複數個銲球墊407是阻銲層定義的銲墊，第三抗蝕劑層409的複數個開口409O在尺寸上小於複數個銲球墊407，以覆蓋複數個銲球墊407的週邊。第三抗蝕層409可以包括聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。

參照圖1至圖3，複數個第二板銲墊109可以設置在中介板101的第二表面101SS上。為了簡明、清晰和方便說明，只描述了一個第二板銲墊109。第二板銲墊109可以設置在通板通孔103和下連接器203之 間。第二板銲墊109可以將通板通孔103和下連接器203電耦合。在一些實施例中，第二板銲墊109的寬度W4可以大於或等於通板通孔103的寬度W1。第二板銲墊109的製作技術可以例如是銅或其他合適的金屬或金屬合金。

參照圖1至圖3，第二抗蝕層113可設置在中介板101的第二表面101SS上。第二抗蝕層113可包括複數個開口109O以曝露複數個第二板銲墊109。在一些實施例中，複數個第二板銲墊109是阻銲層定義的銲墊，第二抗蝕層113的複數個開口109O在尺寸上小於複數個第二板銲墊109，以覆蓋複數個第二板銲墊109的週邊。第二抗蝕層113可以包括聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。

參照圖1至圖3，雖然卡盤連接器503是一彈簧針，但卡盤連接器503可以包括頂部連接銷505、底部連接銷507、殼體509和彈性連接單元511。殼體509可以設置在下連接器203和卡盤501之間。在一些實施例中，殼體509可以具有空心圓柱形。在一些實施例中，殼體509的製作技術可以例如是絕緣材料。該彈簧針可以包括彈簧或類似彈簧的機構，使卡盤501和下連接器203之間的接觸對下連接器203的壓力較小。

參照圖1至圖3，頂部連接銷505可以設置在下連接器203和殼體509之間。頂部連接銷505可以具有經配置以與下連接器203接觸的上端，以及與殼體509的上表面連接的下端。在一些實施例中，頂部連接銷505的上端可以具有例如冠狀、金字塔冠狀、鋸齒狀、杯狀、圓錐形、球狀、扁平、半月形或葉片的形狀。

參照圖1至圖3，底部連接銷507可以設置在該測試設備的卡盤501和殼體509之間。底部連接銷507可以具有經配置以與該測試設備 的卡盤501接觸的下端，以及與殼體509的下表面連接的上端。在一些實施例中，底部連接銷507的下端可以具有例如冠狀、金字塔冠狀、鋸齒狀、杯狀、錐形、球狀、扁平、半月形或葉片的形狀。

參照圖1至圖3，彈性連接單元511可以設置在殼體509中。彈性連接單元511可以在頂部連接銷505和底部連接銷507之間進行物理和電耦合。在一些實施例中，彈性連接單元511可以是一彈簧，如拉伸彈簧。彈性連接單元511可做為減震器，以減少下連接器203上的應力，並做為確保下連接器203與卡盤連接器503接觸的一種方法。

通常，在分析半導體設備時，電路板被固定在該測試設備上，晶片被固定在電路板的下表面，即面對該測試設備。由於電路板和晶片的配置，晶片被電路板遮擋住。因此，探針卡的探針不能直接接觸晶片來分析晶片的內部訊號。

相比之下，在本揭露中，中介結構100的存在使得被測物(例如，第一半導體晶片311)可以完全曝露出來，以便探針可以直接接觸被測物來分析晶片的內部訊號。此外，中介結構100和該測試設備的卡盤501僅透過下連接器203和卡盤連接器503而不是長纜線進行電耦合。因此，待測物和該測試設備之間較短的連接使得第一半導體晶片311可以在高頻情況下進行分析。此外，卡盤連接器503與中介結構100的下連接器203接觸，而不是直接與第一半導體晶片311或封裝基板401接觸。因此，在將物體放置到該測試設備上時，可以避免或減輕卡盤連接器503損壞待測物的機會。

圖4是剖視圖，例示本揭露另一個實施例。圖5是特寫剖視圖，例示本揭露另一個實施例的局部。圖4中與圖1中相同或相似的元素已 被標記為類似的參考符號，重複的描述已被省略。應該注意的是，為了清楚起見，在特寫剖視圖中省略了一些元素。

參照圖4，第一半導體晶片311可以藉由覆晶片(flip chip)鍵合製程，透過複數個凸塊417鍵結到封裝基板401上。為了簡明、清晰和方便說明，只描述了一個凸塊417。凸塊417被設置在封裝基板401和第一半導體晶片311之間。在一些實施例中，凸塊417可以包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。

底部填充層419可以設置在封裝基板401和第一半導體晶片311之間，以填充第一半導體晶片311和封裝基板401之間的空間。底部填充層419可以圍繞複數個凸塊417。在一些實施例中，底部填充層419可以藉由固化一底部填充材料而來，該底部填充材料由交聯(cross-linked)的有機樹脂和低熱膨脹係數(coefficient of thermal expansion，CTE)的無機顆粒(高達75重量%)組成。在一些實施例中，該底部填充材料在固化前可以用液體樹脂(如環氧樹脂)、硬化劑(如酸酐或胺)、用於增韌的彈性體、用於促進交聯的催化劑以及用於流動改性和黏附的其他添加劑來配製。

底部填充層419可以緊密地附著在第一半導體晶片311、複數個凸塊417和封裝基板401上，以便底部填充層419可以在第一半導體晶片311的整個晶片區域內重新分配來自CTE不匹配和機械衝擊的應力和應變。因此，在凸塊417中的裂紋的產生和增長可以被防止或顯著減少。此外，底部填充層419可以為複數個凸塊417提供保護，以改善第一半導體晶片311和封裝基板401的配置的機械完整性；因此，第一半導體晶片311和封裝基板401的配置的整體可靠性也可以顯著提高。此外，底部填充層419可以提供部分保護，防止濕氣進入，以及其他形式的污染。

參照圖4，成型層315可以覆蓋第一半導體晶片311、底部填充層419和封裝基板401的頂面。

參照圖4和圖5，具體而言，複數個銲球墊407也可以設置在封裝基板401的頂面。銲球墊407可以設置在封裝基板401和凸塊417之間。銲球墊407可將封裝基板401和第一半導體晶片311電耦合。第四抗蝕層415可以設置在封裝基板401的頂面。第四抗蝕層415可包括複數個開口415O，以曝露配置在封裝基板401的頂面的複數個銲球墊407。在一些實施例中，設置在封裝基板401的頂面的複數個銲球墊407是阻銲層定義的銲墊，第四抗蝕層415的複數個開口415O的尺寸小於複數個銲球墊407的尺寸以覆蓋複數個銲球墊407的週邊。第四抗蝕層415可以包括聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。

參照圖4和圖5，具體來說，第一半導體晶片311的最下層部分可以是鈍化層317。在一些實施例中，鈍化層317可以包括聚苯並惡唑、聚醯亞胺、苯並環丁烯、味之素(benzocyclobutene)堆積膜、阻銲(solder resist)膜等，或其組合。由製作技術是聚合物材料的鈍化層317可以具有許多的特性吸引力，如填充高長寬比(high aspect ratio)的開口的能力、相對較低的介電常數(約3.2)、簡單的沉積製程、減少底層的尖銳特徵或步驟，以及固化後的高溫耐受性。在其他一些實施例中，鈍化層317可以是一介電質層。該介電層可以包括氮化物(如氮化矽)、氧化物(如氧化矽)、氮氧化物(如氮氧化矽)、氧化氮化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻硼磷矽酸鹽玻璃，或類似物，或其組合。

應該注意的是，在本揭露的描述中，氮氧化矽是指含有矽、氮和氧的物質，其中氧的比例大於氮的比例。氧化氮化矽是指一種含 有矽、氧和氮的物質，其中氮的比例大於氧的比例。

參照圖4和圖5，具體而言，複數個第一鍵合墊313可以設置在鈍化層317中。為了簡明、清晰和方便說明，只描述了一個第一鍵合墊313。第一鍵合墊313可以設置在凸塊417上，並與凸塊417電耦合。第一鍵合墊313的製作技術可以例如是鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。

圖6是剖視圖，例示本揭露的另一個實施例。圖7是特寫剖視圖，例示本揭露另一個實施例的局部。圖6中與圖1中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。應該注意的是，為了清楚起見，在特寫剖視圖中省略了一些元素。

參照圖6和圖7，成型層315可以包括底部部分315B、上部部分315U和側面部分315L。上部部分315U可以設置在封裝基板401的頂面，並可以覆蓋第一半導體晶片311、複數個第一鍵合墊313和複數個導線411。底部部分315B的厚度可以大於第三抗蝕層409的厚度，並且可以覆蓋在第三抗蝕層409上，以防止水分從封裝基板401的底面侵入。另外，複數個上連接器201可以不直接接觸底部部分315B的開口315O以避免接觸應力。側面部分315L可以設置在封裝基板401的側壁上，並且可以整體地連接上部部分315U和底部部分315B，因此防止水分從側面方向侵入。

圖8和圖9是剖視圖，例示本揭露的一些實施例。圖8和圖9中與圖1中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。

參照圖8，第二半導體晶片321可以設置在第一半導體晶片311的旁邊。第二半導體晶片321可以藉由第一附著層403固定在封裝基板401上。複數個第二鍵合墊323可以設置在第二半導體晶片321中。複數個第二鍵合墊323的頂面可以與第二半導體晶片321的頂面實質上共面。複數個導線411可將複數個第二鍵合墊323與封裝基板401電耦合。成型層315可以覆蓋第一半導體晶片311和第二半導體晶片321。

在一些實施例中，第二半導體晶片321可以具有不同於第一半導體晶片311的佈局。在一些實施例中，第二半導體晶片321可以具有相同於第一半導體晶片311的佈局。在一些實施例中，第一半導體晶片311和第二半導體晶片321可以提供相同的功能性，但不限於此。在一些實施例中，第二半導體晶片321可以透過複數個凸塊417(如圖4所示)鍵結在封裝基板401上。藉由本實施例的配置，可以同時對第一半導體晶片311和第二半導體晶片321進行內部探測。第一半導體晶片311和第二半導體晶片321的訊號可以同時被觀察。

參照圖9，第二半導體晶片321可以設置在第一半導體晶片311的上方。第二半導體晶片321可以藉由第二附著層405固定在第一半導體晶片311上。第二附著層405可以是晶片附著膜(DAF)、銀膠或類似物。在一些實施例中，第二附著層405還可包括金、銀、氧化鋁或氮化硼顆粒。複數個導線411可將複數個第二鍵合墊323與封裝基板401電耦合。成型層315可以覆蓋第一半導體晶片311和第二半導體晶片321。

應該注意的是，用語「以形成(forming)」、「被形成(formed)」和「形成(form)」可以是指並包括創建、構建、圖案化、植入或沉積元素、摻雜劑或材料的任何方法。形成方法的例子可包括但不限於 原子層沉積、化學氣相沉積、物理氣相沉積、濺鍍、共濺鍍、旋塗、擴散、沉積、生長、植入、微影、乾蝕刻和濕蝕刻。

應該注意的是，這裡指出的功能或步驟可能以不同於圖中指出的順序發生。例如，連續顯示的兩個數位實際上可能實質上上是同時執行的，或者有時可能以相反的循序執行，這取決於所涉及的功能或步驟。

圖10是流程圖，例示本揭露一個實施例之具有一第一物體的中介結構100的製備方法10。圖11至圖15是剖視圖，例示本揭露一個實施例之具有該第一物體的中介結構100的製備流程。

參照圖10和圖11，在步驟S11，可以提供中介板101，並且可以沿中介板101形成複數個通板通孔103。

參照圖11，中介板101可以是包括一種基於環氧樹脂的材料或BT樹脂的層壓板。在一些實施例中，通板通孔103可以藉由在中介板101上鑽孔以形成一孔洞並隨後對該孔洞進行電鍍來形成。在一些實施例中，通板通孔103可以由垂直排列的微通孔配置而成。

參照圖10和12，在步驟S13，可以在中介板101的第二表面101SS上形成複數個下連接器203，並且可以沿中介板101形成複數個通板開口BO。

參照圖12，複數個下連接器203可以包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，複數個下連接器203可以是銲錫球。銲錫球可以藉由蒸鍍、電鍍、印刷、銲料轉移或球置初步形成一層錫，其厚度約為10μm微米(μm)至100微米。一旦在中介板101的第二表面101SS上形成了錫層，可以進行回銲製程，將錫層塑造成 所需的形狀並形成銲錫球。複數個通板開口BO可以藉由在中介板101上鑽孔來形成。

中介板101、複數個通板通孔103和複數個下連接器203可以共同配置成中介結構100。

參照圖10和圖13至圖15，在步驟S15，第一半導體晶片311可以被固定在封裝基板401上，複數個上連接器201可以形成在封裝基板401的底面上，封裝基板401可以透過複數個上連接器201鍵結到中介板101的第一表面101FS上，並且中介板101可以藉由沿著複數個通板開口BO設置並延伸至卡盤501的複數個固定單元105而固定到測試設備的卡盤501上。

參照圖13，第一半導體晶片311可以透過第一附著層403固定在封裝基板401上。將第一半導體晶片311固定在封裝基板401上可以包括以下製程：在第一半導體晶片311下面可以形成一黏合材料層。該黏合材料層可以包括可流動的材料。具有該黏合材料層的第一半導體晶片311可以被鍵結封裝基板401上。此後，可隨後執行一固化製程，因此使該黏合材料層可被交聯和固化以形成第一附著層403。

封裝基板401可被用來承載第一半導體晶片311。封裝基板401可以透過複數個導線411與第一半導體晶片311的複數個第一鍵合墊313電耦合。複數個導線411的製作技術可以例如是金(Au)。複數個導線411可以透過球-楔製程或楔-楔製程藉由使用超音波鍵合、熱聲鍵合或熱壓鍵合形成。第一半導體晶片311、封裝基板401、第一附著層403和複數個導線411共同構成該第一物體。

參照圖13，成型層315可以在封裝基板401上形成，以覆蓋 第一半導體晶片311和複數個導線411。成型層315可由一成型化合物形成，如聚苯並噁唑、聚醯亞胺、苯並環丁烯、環氧樹脂層壓板或二氟化銨。成型層315可以藉由壓縮成型、轉移成型、液體封裝成型等方式形成。例如，可將該成型化合物以液體形式分配。隨後，執行一固化製程以固化該成型化合物。該成型化合物的形成可以溢出第一半導體晶片311，使得成型化合物覆蓋第一半導體晶片311。可採用例如機械研磨、化學機械研磨或其他回蝕技術的平面化製程，以去除成型化合物的多餘部分，並提供一實質上平整的表面。

參照圖13，複數個上連接器201可以包括鉛、錫、銦、鉍、銻、銀、金、銅、鎳或其合金。在一些實施例中，複數個上連接器201可以是銲錫球。銲錫球可以藉由蒸鍍、電鍍、印刷、銲料轉移或球置初步形成一層錫，其厚度為約10微米至約100微米。一旦在封裝基板401的底面上形成了錫層，就可以進行回銲製程，將錫層塑造成所需的形狀並形成銲錫球。

在一些實施例中，在複數個下連接器203形成的同時，複數個上連接器201可以形成在中介板101的第一表面101FS上。在一些實施例中，中介結構100可以包括複數個上連接器201。

參照圖14，封裝基板401可以被鍵結在中介板101的第一表面101FS上。可以採用一回銲製程。

參照圖15，複數個固定單元105可以分別垂直地排列到複數個通板開口BO中。複數個固定單元105可以延伸至該測試設備的卡盤501中，以使複數個下連接器203與該測試設備的複數個卡盤連接器503接觸。

複數個固定單元105的位置可以被調整，以確定複數個下連接器203和複數個卡盤連接器503之間的接觸應力。在分析第一半導體晶片311的製程中，成型層315可以被移除。探針卡的探針可以直接接觸第一半導體晶片311的頂面，以檢測第一半導體晶片311的內部訊號。

本揭露的一個實施例提供一種中介結構，包括的一中介板，經配置以固定在一測試設備的一卡盤上並與之電耦合，以及一第一物體，設置在該中介板的一第一表面並與該中介板電耦合。該第一物體經配置以由該測試設備進行分析。

本揭露的另一個實施例提供一種中介結構，包括一中介板，經配置以固定在一測試設備的一卡盤上並與之電耦合，一上連接器，設置在一第一表面上並與該中介板電耦合，一下連接器，設置在一第二表面上並與該中介板電耦合，以及一通板通孔，設置在該中介板中並經配置以與該上連接器和該下連接器電耦合。該中介板的該第一表面與該中介板的該第二表面相對。

本揭露的另一個實施例提供一種中介結構的製備方法，包括提供一中介板，沿該中介板形成一通板通孔，沿該中介板形成一通板開口，在該中介板的一第一表面上形成一上連接器，以及在該中介板的一第二表面上形成一下連接器。由於本揭露的中介結構100的設計，可以檢測到第一半導體晶片311的內部訊號，並可以進行高頻率的故障模式和影響分析。

由於本揭露的中介結構100的設計，可以檢測第一半導體晶片311的內部訊號，並可以進行高頻的故障模式和效應分析。

雖然已詳述本揭露及其優點，然而應理解可以進行其他變 化、取代與替代而不脫離揭露專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本揭露案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解以根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包括於本揭露案之揭露專利範圍內。

100:中介結構

101:中介板

101FS:第一表面

101SS:第二表面

103:通板通孔

105:固定單元

201:上連接器

203:下連接器

311:第一半導體晶片

313:第一鍵合墊

315:成型層

401:封裝基板

403:第一附著層

411:導線

501:卡盤

503:卡盤連接器

T1:厚度

T2:厚度

Z:方向

Claims (11)

1. 一種半導體裝置，包括：一中介板，經配置以固定在一測試設備的一卡盤上並與之電耦合，其中該測試設備更包含一探針卡；一第一板焊墊，設置於該中介板的一第一表面上，電耦接該中介板；一第一抗蝕層，設置於該中介板的該第一表面上，具有一開口以暴露該第一板焊墊；一第一物體，設置在該中介板的該第一表面上並與該中介板電耦合；一上連接器，用以將該第一板焊墊電耦合至該第一物體；其中該第一物體經配置以由該探針卡從該第一物體相對於該中介板的一側檢測該第一物體的內部訊號，以進行一高頻的故障模式分析；以及一下連接器，設置在該中介板的一第二表面上其中該第二表面與該第一表面相對，並朝向該卡盤；其中該下連接器和該卡盤透過一卡盤連接器電耦合；其中該中介板包括一測試圖案，經配置以對該第一物體和該下連接器進行電耦合；其中該測試圖案包括至少一個通板通孔，沿著該中介板設置並與該下連接器接觸。
2. 如請求項1所述的半導體裝置，還包括一固定單元，沿該中介板設置並延伸至該卡盤，以將該中介板固定在該卡盤上。
3. 如請求項2所述的半導體裝置，其中該固定單元是一螺釘。
4. 如請求項1所述的半導體裝置，其中該卡盤連接器是一彈簧針(pogo pin)。
5. 如請求項1所述的半導體裝置，其中該卡盤連接器是一導電聚合物。
6. 如請求項1所述的半導體裝置，其中該第一物體包括：一封裝基板，設置在該中介板的該第一表面上，並與該中介板電耦合；一第一半導體晶片，設置在該封裝基板上；以及一導線，經配置以將該第一半導體晶片和該封裝基板電耦合。
7. 如請求項6所述的半導體裝置，其中該封裝基板和該中介板透過該上連接器電耦合。
8. 如請求項7所述的半導體裝置，其中該上連接器是一銲鍚球(solder ball)。
9. 如請求項8所述的半導體裝置，還包括設置在該封裝基板上的一第二 半導體晶片，該第二半導體晶片緊鄰該第一半導體晶片，並與該封裝基板電耦合。
10. 如請求項9所述的半導體裝置，其中該第一半導體晶片和該第二半導體晶片具有相同的佈局。
11. 如請求項10所述的半導體裝置，其中該中介板的一厚度大於該封裝基板的一厚度。

Images