KR102311088B1 - 복층 인터포저를 포함한 전자 모듈 - Google Patents

복층 인터포저를 포함한 전자 모듈 Download PDF

Info

Publication number
KR102311088B1
KR102311088B1 KR1020140178228A KR20140178228A KR102311088B1 KR 102311088 B1 KR102311088 B1 KR 102311088B1 KR 1020140178228 A KR1020140178228 A KR 1020140178228A KR 20140178228 A KR20140178228 A KR 20140178228A KR 102311088 B1 KR102311088 B1 KR 102311088B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
interposers
interposer
thermal expansion
Prior art date
Application number
KR1020140178228A
Other languages
English (en)
Other versions
KR20160071030A (ko
Inventor
송철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140178228A priority Critical patent/KR102311088B1/ko
Priority to PCT/KR2015/012769 priority patent/WO2016093514A1/ko
Publication of KR20160071030A publication Critical patent/KR20160071030A/ko
Application granted granted Critical
Publication of KR102311088B1 publication Critical patent/KR102311088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 서로 다른 열팽창 계수를 갖는 인터포저가 전자 부품과 인쇄회로기판 사이에 순차적으로 적층되어, 솔더 크랙 문제를 해결하여 전기적 접속의 신뢰성을 향상시킨 전자 모듈에 관한 것이다. 상기 전자 모듈은 인쇄회로기판; 상기 인쇄회로기판 상에 위치하며, 적층된 복수의 인터포저로 구성되는 인터포저 층; 및 상기 인터포저 층 상에 위치하는 전자 부품으로 구성될 수 있다.

Description

복층 인터포저를 포함한 전자 모듈 {Electric module having multilayer interposer}
본 발명은 복층 인터포저를 포함한 전자 모듈에 관한 것으로, 상세하게는 서로 다른 열팽창 계수를 갖는 인터포저가 전자 부품과 인쇄회로기판 사이에 순차적으로 적층되어, 솔더 크랙 문제를 해결하여 전기적 접속의 신뢰성을 향상시킨 전자 모듈에 관한 것이다.
통상적으로 전자 모듈은 인쇄회로기판에 전자 부품을 실장하여 형성되는 것으로, 전자 부품을 인쇄회로기판에 실장하기 위해 SMT(Surface Mount Technology) 방식이 사용된다.
SMT 방식의 경우, 전자 부품에 형성된 솔더 볼(Solder Ball)과 인쇄회로기판에 인쇄된 솔더 페이스트(Solder Paste)가 리플로우(Reflow) 공정을 거치면서 전자 부품과 인쇄회로기판을 연결하는 솔더(Solder)를 형성하게 된다.
일반적으로 전자 부품의 열팽창 계수와 인쇄회로기판의 열팽창 계수가 다르기 때문에, 솔더가 열충격 환경에 놓일 경우, 전자 부품과 인쇄회로기판 간의 열팽창 계수의 차이로 인해 솔더에 응력 집중이 발생하게 되고, 지속적인 열충격으로 솔더에 응력 집중이 반복되는 경우 피로 파손(솔더 크랙)이 발생할 수 있다.
도 1에는 일반적인 전자 모듈이 도시되어 있으며, 도 1의 전자 모듈(10)의 구조에 따르면, 인쇄회로기판(11)에 솔더(12)에 의해 전자 부품(13)이 실장된다. 이때, 솔더(12)에 작용하는 전단 응력(τ)은 다음의 수학식 1과 같이 정의될 수 있다.
[수학식 1]
Figure 112014120443058-pat00001
여기서, α1는 인쇄회로기판의 열팽창 계수, α2는 전자 부품의 열팽창 계수, T는 온도, △T는 온도의 변화량, L은 양 솔더(12)의 중심으로부터 솔더까지의 거리, h는 인쇄회로기판과 전자 부품 사이의 간격, K는 솔더의 강성도이다.
수학식 1에 따르면, 솔더(12)에 작용하는 전단 응력(τ)은 인쇄회로기판(11)과 전자 부품(13) 사이의 간격(h)에 반비례하고, 인쇄회로기판(11)의 열팽창 계수와 전자 부품(13)의 열팽창 계수의 차(α1-α2)에 비례하는 것을 알 수 있다.
따라서, 상기 솔더(12)에 작용하는 전단 응력(τ)을 감소시키기 위해서는 인쇄회로기판(11)과 전자 부품(13) 사이의 간격을 크게 하고, 인쇄회로기판(11)의 열팽창 계수와 전자 부품(13)의 열팽창 계수의 차(α1-α2)를 줄일 필요가 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 서로 다른 열팽창 계수를 갖는 인터포저가 전자 부품과 인쇄회로기판 사이에 순차적으로 적층되어, 솔더 크랙 문제를 해결하여 전기적 접속의 신뢰성을 향상시킨 전자 모듈을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 복층 인터포저를 포함한 전자 모듈은, 인쇄회로기판; 상기 인쇄회로기판 상에 위치하며, 적층된 복수의 인터포저로 구성되는 인터포저 층; 및 상기 인터포저 층 상에 위치하는 전자 부품으로 구성될 수 있다.
이때, 상기 복수의 인터포저는 상기 인쇄회로기판의 열팽창 계수와 상기 전자 부품의 열팽창 계수 사이의 열팽창 계수를 갖도록 형성될 수 있다.
또한, 상기 복수의 인터포저 중 상기 전자 부품 측에 위치하는 제 1 인터포저의 열팽창 계수가 가장 작고, 상기 복수의 인터포저 중 상기 인쇄회로기판 측에 위치하는 제 2 인터포저의 열팽창 계수가 가장 크며, 상기 제 1 및 제 2 인터포저 사이의 인터포저들은 순차적으로 열팽창 계수를 갖도록 형성될 수 있다.
한편, 상기 복수의 인터포저는 동일한 두께를 갖도록 형성되거나, 서로 다른 두께를 갖도록 형성되거나, 상기 복수의 인터포저 중 일부는 동일한 두께를 갖고 나머지는 서도 다른 두께를 갖도록 형성될 수 있다.
또한, 상기 복수의 인터포저의 두께는 순차적으로 두꺼워지거나 순차적으로 얇아지도록 형성될 수 있다.
상기와 같은 구성에 따르면, 인쇄회로기판과 전자 부품 사이의 간격을 복수의 인터포저 적층 구조를 이용하여 크게 함으로써, 인쇄회로기판과 전자 부품 사이의 솔더에 가해지는 전단 응력을 감소시킬 수 있다.
또한, 복수의 인터포저는 서로 다른 열팽창 계수를 갖고, 열팽창 계수에 따라 순차적으로 적층되기 때문에 전자 부품과 인쇄회로기판 사이의 열팽창 계수의 차를 줄여, 인쇄회로기판과 전자 부품 사이의 솔더에 가해지는 전단 응력을 감소시킬 수 있다.
도 1은 일반적인 전자 모듈의 구성도이다.
도 2는 본 발명의 제 1 실시 예에 따른 복층 인터포저를 포함한 전자 모듈의 구조를 도시한 도면이다.
도 3은 본 발명의 제 2 실시 예에 따른 복층 인터포저를 포함한 전자 모듈의 구조를 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 도면부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 본 발명의 실시 예에 따른 복층 인터포저를 포함한 전자 모듈의 구조에 대해서 첨부한 도면을 참조하여 상세하게 설명해 보기로 한다.
도 2는 본 발명의 제 1 실시 예에 따른 복층 인터포저를 포함한 전자 모듈의 구조를 도시한 도면이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 복층 인터포저를 포함한 전자 모듈(200)은 인쇄회로기판(210), 전자 부품(220) 및 복층 구조의 인터포저 층(230)을 포함한다.
이때, 본 발명의 제 1 실시 예에 따른 전자 모듈(200)의 구조에 따르면, 상기 인쇄회로기판(210)은 전자 모듈(200)의 기저를 이루는 것으로 전자 모듈(200)의 최하위층에 마련되고, 인쇄회로기판(210) 상에 인터포저 층(230)이 적층되고, 인터포저 층(230) 상에 전자 부품(220)이 적층된다.
따라서, 본 발명의 제 1 실시 예에 따른 전자 모듈(200)은 상기 인쇄회로기판(210), 인터포저 층(230) 및 전자 부품(220)이 순차적으로 적층된 구조로 이루어진다.
이때, 상기 인쇄회로기판(210)과 인터포저 층(230)은 솔더(240)에 의해 결합될 수 있고, 인터포저 층(230)을 구성하는 복수의 인터포저(230-1 ~ 230-n)의 결합 및 인터포저 층(230)과 인쇄회로기판(210)의 결합은 다양한 방식에 의해 결합될 수 있으며, 예를 들어 솔더 조인트를 이용한 SMT 방법으로 결합될 수 있다.
한편, 상기 인터포저 층(230)은 다수의 인터포저(230-1 ~ 230-n)가 적층된 구조(‘복층 구조’)로 이루어지는데, 상기 인터포저 층(230)을 구성하는 복수의 인터포저(230-1 ~ 230-n)의 두께 및 개수는 다양하게 설정할 수 있다. 도 2에는 상기 인터포저 층(230)이 n개의 인터포저로 구성되고, n개의 인터포저의 두께가 동일하게 형성된 구조가 도시되어 있다.
한편, 상기 인쇄회로기판(210)의 열팽창 계수를 Y ppm/℃라 하고, 상기 전자 부품(220)의 열팽창 계수를 A ppm/℃라 하고, 상기 인터포저 층(230)을 구성하는 복수의 인터포저(230-1 ~ 230-n) 중 전자 부품(220) 측에 위치하는 인터포저(230-1)로부터 순차적으로 인터포저의 열팽창 계수를 B ~ X ppm/℃라 하면, 인쇄회로기판(210), 전자 부품(220) 및 인터포저 층(230) 사이의 열팽창 계수를 비교하면 다음의 수학식 2와 같다.
[수학식 2]
A ≤ B ≤ C ≤ … ≤ X ≤ Y
따라서, 가장 큰 열팽창 계수(Y)를 갖는 인쇄회로기판(210)과 가장 작은 열팽창 계수(A)를 갖는 전자 부품(220) 사이에, 가장 큰 열팽창 계수(Y)와 가장 작은 열팽창 계수(A) 사이의 열팽창 계수를 갖는 인터포저 층(230)이 위치한다.
이때, 상기 복수의 인터포저(230-1 ~ 230-n) 중 전자 부품(210) 측에 위치하는 인터포저(230-1)의 열팽창 계수가 가장 작고, 상기 복수의 인터포저(230-1 ~ 230-n) 중 인쇄회로기판(210) 측에 위치하는 인터포저(230-n)의 열팽창 계수가 가장 크며, 그 사이의 인터포저들(230-2 ~ 230-(n-1))은 순차적으로 열팽창 계수를 갖는다.
이와 같이, 상기 인쇄회로기판(210)과 전자 부품(220) 사이의 간격(H1)을 복수의 인터포저로 구성되는 인퍼포저 층(230)을 이용하여 크게 함으로써, 인쇄회로기판(210)과 전자 부품(220) 사이의 솔더(240)에 가해지는 전단 응력을 감소시킬 수 있다.
또한, 상기 인터포저 층(230)을 구성하는 복수의 인터포저(230-1 ~ 230-n)는 서로 다른 열팽창 계수를 갖고, 열팽창 계수에 따라 순차적으로 적층되기 때문에, 인쇄회로기판(210)과 전자 부품(220) 사이의 열팽창 계수의 차를 줄여, 인쇄회로기판(210)과 전자 부품(220) 사이의 솔더(240)에 가해지는 전단 응력을 감소시킬 수 있다.
도 3은 본 발명의 제 2 실시 예에 따른 복층 인터포저를 포함한 전자 모듈의 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 제 2 실시 예에 따른 복층 인터포저를 포함한 전자 모듈(300)은 인쇄회로기판(310), 전자 부품(320) 및 복층 구조의 인터포저 층(330)을 포함한다.
본 발명의 제 2 실시 예에 따른 전자 모듈(300)의 구성 중 인쇄회로기판(310) 및 전자 부품(320)은 본 발명의 제 1 실시 예에 따른 전자 모듈(200)의 구성 중 인쇄회로기판(210)과 전자 부품(220)과 동일하므로, 이에 대해서는 상술하지 않으며, 차이점을 중심으로 본 발명의 제 2 실시 예에 따른 전자 모듈(300)을 설명하기로 한다.
본 발명의 제 1 실시 예에 따르면, 인터포저 층(230)을 구성하는 복수의 인터포저(230-1 ~ 230-n)의 두께는 동일하다. 하지만, 본 발명의 제 2 실시 예에 따른 인터포저 층(330)을 구성하는 복수의 인터포저(330-1 ~ 330-n)의 두께는 다르다.
즉, 도 2에 있어서의 인쇄회로기판(210)과 전자 부품(220) 사이의 간격(H1)과 동일한 간격(H2)을 유지하도록 인쇄회로기판(310)과 전자 부품(320) 사이에 인터포저 층(300)이 위치하는 경우, 도 2의 인터포저 층(230)의 구조와 달리, 도 3의 인터포저 층(330)은 서로 다른 두께를 갖는 복수의 인터포저(330-1 ~ 330-n)로 구성된다.
이때, 도 3에는 전자 부품(320) 측에 위치하는 인터포저(330-1)로부터 인쇄회로기판(310)에 위치하는 인터포저(330-n)로 점차 두께가 두꺼워지도록 형성되는 구조가 도시되어 있으나, 본 발명의 제 2 실시 예에 따른 인터포저(330)의 구조가 이에 한정되는 것은 아니며, 인터포저 층(330)을 구성하는 복수의 인터포저(330-1 ~ 33-n)는 점차적으로 얇아지도록 형성될 수 있다.
따라서, 상기 복수의 인터포저(330-1 ~ 330-n)는 동일한 두께를 갖도록 형성되거나, 서로 다른 두께를 갖도록 형성될 수 있다. 또한, 상기 복수의 인터포저(330-1 ~ 330-n) 중 일부는 동일한 두께를 갖고 나머지는 서도 다른 두께를 갖도록 형성될 수 있다.
한편, 본 발명에 따른 복층 인터포저를 포함한 전자 모듈을 실시 예에 따라 설명하였지만, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
따라서, 본 발명에 기재된 실시 예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
200, 300 : 전자 모듈
210, 310 : 인쇄회로기판
220, 320 : 전자 부품
230, 330 : 인터포저 층
240, 340 : 솔더

Claims (5)

  1. 인쇄회로기판;
    상기 인쇄회로기판 상에 위치하며, 적층된 복수의 인터포저로 구성되는 인터포저 층; 및
    상기 인터포저 층 상에 위치하는 전자 부품을 포함하고,
    상기 복수의 인터포저는 상기 인쇄회로기판의 열팽창 계수와 상기 전자 부품의 열팽창 계수 사이의 열팽창 계수를 갖고,
    상기 복수의 인터포저는 서로 다른 두께를 갖도록 형성되고,
    상기 전자 부품에서 상기 인쇄회로기판 방향으로 상기 복수의 인터포저의 두께는 순차적으로 두꺼워지는 전자 모듈.
  2. 제 1 항에 있어서,
    상기 인쇄회로기판과 상기 인터포저 층 사이의 결합, 상기 복수의 인터포저 사이의 결합은 솔더에 의해 결합되는 전자 모듈.
  3. 제 2 항에 있어서,
    상기 복수의 인터포저 중 상기 전자 부품 측에 위치하는 제 1 인터포저의 열팽창 계수가 가장 작고, 상기 복수의 인터포저 중 상기 인쇄회로기판 측에 위치하는 제 2 인터포저의 열팽창 계수가 가장 크며, 상기 제 1 및 제2 인터포저 사이의 인터포저들은 순차적으로 열팽창 계수를 갖는 복층 인터포저를 포함한 전자 모듈.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 복수의 인터포저 각각의 두께는 순차적으로 두꺼워지거나 순차적으로 얇아지도록 형성되는 복층 인터포저를 포함한 전자 모듈.

KR1020140178228A 2014-12-11 2014-12-11 복층 인터포저를 포함한 전자 모듈 KR102311088B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140178228A KR102311088B1 (ko) 2014-12-11 2014-12-11 복층 인터포저를 포함한 전자 모듈
PCT/KR2015/012769 WO2016093514A1 (ko) 2014-12-11 2015-11-26 복층 인터포저를 포함한 전자 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140178228A KR102311088B1 (ko) 2014-12-11 2014-12-11 복층 인터포저를 포함한 전자 모듈

Publications (2)

Publication Number Publication Date
KR20160071030A KR20160071030A (ko) 2016-06-21
KR102311088B1 true KR102311088B1 (ko) 2021-10-12

Family

ID=56107653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140178228A KR102311088B1 (ko) 2014-12-11 2014-12-11 복층 인터포저를 포함한 전자 모듈

Country Status (2)

Country Link
KR (1) KR102311088B1 (ko)
WO (1) WO2016093514A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
KR101440340B1 (ko) * 2012-11-19 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2016093514A1 (ko) 2016-06-16
KR20160071030A (ko) 2016-06-21

Similar Documents

Publication Publication Date Title
US9674969B2 (en) Flexible printed circuit board and manufacturing method thereof
US9277640B2 (en) Flexible printed circuit board and method for manufacturing same
WO2011084216A3 (en) Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9967972B2 (en) Circuit board having an asymmetric layer structure
US20150083476A1 (en) Device embedded printed circuit board and method of manufacturing the same
MX2021008385A (es) Nodo electrico, metodo de fabricacion del nodo electrico y estructura multicapa que comprende el nodo electrico.
WO2012175207A3 (de) Elektronische baugruppe und verfahren zu deren herstellung
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
US20100025090A1 (en) Printed substrate through which very strong currents can pass and corresponding production method
US20190221510A1 (en) Bonding of laminates with electrical interconnects
WO2008135142A3 (de) Verfahren zur herstellung einer leiterplatte mit einer kavität für die integration von bauteilen und leiterplatte und anwendung
JP2008071963A (ja) 多層配線基板
KR102311088B1 (ko) 복층 인터포저를 포함한 전자 모듈
US20150208505A1 (en) Combination of a flexible printed circuit board and a rigid printed circuit board and method of making the same
US10098232B2 (en) Embedded board and method of manufacturing the same
JP2009088173A (ja) 配線基板
SG11201810491SA (en) Method for manufacturing multilayer wiring board
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
US9538647B2 (en) Substrate structure and manufacturing method thereof
KR20160036247A (ko) 집적회로 패키지용 기판
TWI578862B (zh) 側邊具有表面黏著型接腳的電路模組以及其對應的系統
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
JP2013115110A (ja) 段差構造のプリント配線板
CN102378489B (zh) 软硬线路板的制造方法
CN114025470B (zh) 软硬复合电路板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right