JP2002151550A - 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 - Google Patents
半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具Info
- Publication number
- JP2002151550A JP2002151550A JP2000348272A JP2000348272A JP2002151550A JP 2002151550 A JP2002151550 A JP 2002151550A JP 2000348272 A JP2000348272 A JP 2000348272A JP 2000348272 A JP2000348272 A JP 2000348272A JP 2002151550 A JP2002151550 A JP 2002151550A
- Authority
- JP
- Japan
- Prior art keywords
- coil spring
- circuit board
- connection
- functional element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 機能素子デバイスと回路基板との間の熱膨張
差に起因する接続不良の発生を防止でき、仮接続後の電
気検査において不良となった機能素子デバイスと回路基
板との接続体を一旦分離した後再度接続することが容易
で、構造が単純でパッケージコストが低く、高消費電力
用機能素子デバイスを使用する場合においても低熱抵抗
化が可能な接続信頼性が高いフリップチップ接続構造を
持つ半導体装置、その製造方法並びにその製造に使用す
るコイルスプリング切断治具及びコイルスプリング供給
治具を提供することを目的とする。 【解決手段】 回路基板６の表回路基板電極５の表層に
メタル層３を設け、機能素子チップ１のチップ電極２の
表層にメタル層３を設け、縦型コイルスプリング４を表
回路基板電極５及びチップ電極２に夫々メタル層３を介
して接続し、表回路基板電極５をチップ電極２に縦型コ
イルスプリング４を介してフリップチップ接続する。
差に起因する接続不良の発生を防止でき、仮接続後の電
気検査において不良となった機能素子デバイスと回路基
板との接続体を一旦分離した後再度接続することが容易
で、構造が単純でパッケージコストが低く、高消費電力
用機能素子デバイスを使用する場合においても低熱抵抗
化が可能な接続信頼性が高いフリップチップ接続構造を
持つ半導体装置、その製造方法並びにその製造に使用す
るコイルスプリング切断治具及びコイルスプリング供給
治具を提供することを目的とする。 【解決手段】 回路基板６の表回路基板電極５の表層に
メタル層３を設け、機能素子チップ１のチップ電極２の
表層にメタル層３を設け、縦型コイルスプリング４を表
回路基板電極５及びチップ電極２に夫々メタル層３を介
して接続し、表回路基板電極５をチップ電極２に縦型コ
イルスプリング４を介してフリップチップ接続する。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ接続
構造を有し接続信頼性の向上を図った半導体装置、その
製造方法並びにその製造に使用するコイルスプリング切
断治具及びコイルスプリング供給治具に関する。
構造を有し接続信頼性の向上を図った半導体装置、その
製造方法並びにその製造に使用するコイルスプリング切
断治具及びコイルスプリング供給治具に関する。
【０００２】
【従来の技術】従来、フリップチップ接続構造を持つ半
導体装置においては、パッケージングの際に使用される
材料の熱膨張差に起因する接続バンプへの応力集中を防
止することが重要な課題となっている。
導体装置においては、パッケージングの際に使用される
材料の熱膨張差に起因する接続バンプへの応力集中を防
止することが重要な課題となっている。
【０００３】特開平９−３２１１７０号公報には、機能
素子デバイス（半導体素子）を基板に搭載して封止材で
封止し、前記封止材と前記基板との間の熱膨張差により
前記基板の形状が反った場合でも前記基板を前記マザー
ボードに確実に接続するために、前記基板と前記基板を
実装するマザーボードとの間に弾性伝導体を設ける技術
が開示されている。
素子デバイス（半導体素子）を基板に搭載して封止材で
封止し、前記封止材と前記基板との間の熱膨張差により
前記基板の形状が反った場合でも前記基板を前記マザー
ボードに確実に接続するために、前記基板と前記基板を
実装するマザーボードとの間に弾性伝導体を設ける技術
が開示されている。
【０００４】しかしながら、この技術においては、機能
素子デバイスと基板との間の接続信頼性は改善されない
という問題点がある。
素子デバイスと基板との間の接続信頼性は改善されない
という問題点がある。
【０００５】また、特開平５−１６０１９８号公報に示
されている半導体装置は、応力集中防止を目的として複
雑な構造体を形成している。図２７は、特開平５−１６
０１９８号公報に示されている半導体装置の構成を示す
断面図である。この半導体装置においては、図２７に示
すように、下面に配線５７が設けられた搭載基板６３上
に、搭載基板６３に接着された有機多層配線基板６２が
設けられ、有機多層配線基板６２の上面には電極６１が
設けられている。また、有機多層配線基板６２の上方に
は両面に電極５４が形成された弾性配線基板５５が設け
られ、弾性配線基板５５の下面に設けられた電極５４と
有機多層配線基板６２の電極６１との間にはバンプ６０
が設けら、電極５４はバンプ６０を介して電極６１に接
続されている。弾性配線基板５５において、弾性配線基
板５５の上面に設けられた電極５４と下面に設けられた
電極５４とは相互に千鳥状に配置されている。
されている半導体装置は、応力集中防止を目的として複
雑な構造体を形成している。図２７は、特開平５−１６
０１９８号公報に示されている半導体装置の構成を示す
断面図である。この半導体装置においては、図２７に示
すように、下面に配線５７が設けられた搭載基板６３上
に、搭載基板６３に接着された有機多層配線基板６２が
設けられ、有機多層配線基板６２の上面には電極６１が
設けられている。また、有機多層配線基板６２の上方に
は両面に電極５４が形成された弾性配線基板５５が設け
られ、弾性配線基板５５の下面に設けられた電極５４と
有機多層配線基板６２の電極６１との間にはバンプ６０
が設けら、電極５４はバンプ６０を介して電極６１に接
続されている。弾性配線基板５５において、弾性配線基
板５５の上面に設けられた電極５４と下面に設けられた
電極５４とは相互に千鳥状に配置されている。
【０００６】更に、弾性配線基板５５の上方には、下面
に電極５２を具備する機能素子デバイス５１が設けら
れ、弾性配線基板５５の上面に設けられた電極５４と電
極５２との間にはバンプ５３が設けられ、電極５４はバ
ンプ５３を介して電極５２に接続されている。更にま
た、放熱板を兼ねたキャビティー構造のキャップ６４が
機能素子デバイス５１の上面に絶縁性の弾性材５６を介
して接着されており、キャップ６４は搭載基板６３に接
着層６５を介して接着されている。キャップ６４は有機
多層基板６２、弾性配線基板５５及び機能素子デバイス
５１を覆っており、キャップ６４及び搭載基板６３によ
りキャビティー６６を形成している。
に電極５２を具備する機能素子デバイス５１が設けら
れ、弾性配線基板５５の上面に設けられた電極５４と電
極５２との間にはバンプ５３が設けられ、電極５４はバ
ンプ５３を介して電極５２に接続されている。更にま
た、放熱板を兼ねたキャビティー構造のキャップ６４が
機能素子デバイス５１の上面に絶縁性の弾性材５６を介
して接着されており、キャップ６４は搭載基板６３に接
着層６５を介して接着されている。キャップ６４は有機
多層基板６２、弾性配線基板５５及び機能素子デバイス
５１を覆っており、キャップ６４及び搭載基板６３によ
りキャビティー６６を形成している。
【０００７】特開平５−１６０１９８号公報に記載され
ている半導体装置においては、このような構造とするこ
とにより、搭載基板６３とキャップ６４との間に搭載さ
れた機能素子デバイス５１を搭載基板６３に電気的及び
機械的に接続するバンプ５３及びバンプ６０に対して応
力が集中することを防止している。これは、キャップ６
４と搭載基板６３との間の熱膨張差が、絶縁性の弾性材
５６、バンプ５３、弾性配線基板５５、バンプ６０及び
有機多層配線基板６２並びに接着層６５によって吸収さ
れることを意図しているためである。
ている半導体装置においては、このような構造とするこ
とにより、搭載基板６３とキャップ６４との間に搭載さ
れた機能素子デバイス５１を搭載基板６３に電気的及び
機械的に接続するバンプ５３及びバンプ６０に対して応
力が集中することを防止している。これは、キャップ６
４と搭載基板６３との間の熱膨張差が、絶縁性の弾性材
５６、バンプ５３、弾性配線基板５５、バンプ６０及び
有機多層配線基板６２並びに接着層６５によって吸収さ
れることを意図しているためである。
【０００８】しかしながら、特開平５−１６０１９８号
公報に開示されている半導体装置においては、バンプへ
の応力集中を吸収するための構造が極めて複雑になって
いる。その結果、部品構造が複雑になり、製造プロセス
が複雑且つ多工程化しパッケージコストが高くなるとい
う問題点がある。また、ヒートシンク付きの高消費電力
機能素子デバイスのパッケージでは、機能素子デバイス
５１をメタルによって直接ヒートシンク（キャップ６
４）に接続できないため、熱抵抗が高くなるという問題
点がある。
公報に開示されている半導体装置においては、バンプへ
の応力集中を吸収するための構造が極めて複雑になって
いる。その結果、部品構造が複雑になり、製造プロセス
が複雑且つ多工程化しパッケージコストが高くなるとい
う問題点がある。また、ヒートシンク付きの高消費電力
機能素子デバイスのパッケージでは、機能素子デバイス
５１をメタルによって直接ヒートシンク（キャップ６
４）に接続できないため、熱抵抗が高くなるという問題
点がある。
【０００９】また、従来のＣ４（Controlled collapse
chip connection）技術等のフリップチップ接続では、
はんだ又は金等からなる金属バンプを機能素子デバイス
（半導体素子）の接続パッド上に形成し、対応する回路
基板の接続電極に対して金属接合するように熱及び荷重
を加えている。従って、従来のＣ４技術等のフリップチ
ップ接続構造を持つ半導体装置においては、金属バンプ
が機能素子デバイスの接続パッド及び回路基板の接続電
極の両者に対して固層拡散により接続されているため、
機能素子デバイスを回路基板に接続した後の電気検査
（導通試験）において、機能素子デバイス又は機能素子
デバイスと回路基板の接続部分に不良が発見された場合
は、機能素子デバイスと回路基板との接続体を再度加熱
して、金属バンプを溶融させるか又は活性な状態にして
機能素子デバイスを回路基板から引き剥がしている。こ
の加熱及び引き剥がしにより、剥離後の機能素子デバイ
ス及び回路基板の電極に損傷を与えると共に、剥離後の
バンプの形状を維持することが難しいため、一旦引き剥
がした機能素子デバイス及び回路基板を再度接続するこ
とが困難となる。一旦引き剥がした機能素子デバイス及
び回路基板を再接続する場合には、バンプの除去及び電
極の洗浄が必要となり、これらの処理を行っても、再接
続後の機能素子デバイス及び回路基板は信頼性が低下す
るという問題点がある。この問題点は特開平５−１６０
１９８号公報に開示された技術によっても解消されてい
ない。
chip connection）技術等のフリップチップ接続では、
はんだ又は金等からなる金属バンプを機能素子デバイス
（半導体素子）の接続パッド上に形成し、対応する回路
基板の接続電極に対して金属接合するように熱及び荷重
を加えている。従って、従来のＣ４技術等のフリップチ
ップ接続構造を持つ半導体装置においては、金属バンプ
が機能素子デバイスの接続パッド及び回路基板の接続電
極の両者に対して固層拡散により接続されているため、
機能素子デバイスを回路基板に接続した後の電気検査
（導通試験）において、機能素子デバイス又は機能素子
デバイスと回路基板の接続部分に不良が発見された場合
は、機能素子デバイスと回路基板との接続体を再度加熱
して、金属バンプを溶融させるか又は活性な状態にして
機能素子デバイスを回路基板から引き剥がしている。こ
の加熱及び引き剥がしにより、剥離後の機能素子デバイ
ス及び回路基板の電極に損傷を与えると共に、剥離後の
バンプの形状を維持することが難しいため、一旦引き剥
がした機能素子デバイス及び回路基板を再度接続するこ
とが困難となる。一旦引き剥がした機能素子デバイス及
び回路基板を再接続する場合には、バンプの除去及び電
極の洗浄が必要となり、これらの処理を行っても、再接
続後の機能素子デバイス及び回路基板は信頼性が低下す
るという問題点がある。この問題点は特開平５−１６０
１９８号公報に開示された技術によっても解消されてい
ない。
【００１０】特開平７−１６１８６５号公報には、前述
の機能素子デバイスと回路基板との再接合に伴う損傷を
回避することを目的として、機能素子デバイス（半導体
素子）をフレームに固定し、この機能素子デバイス及び
フレームをパッケージ本体に搭載し、このパッケージ本
体に複数のピン穴を設け、このピン穴内に導電性のピン
端子及びこのピン端子とパッケージ本体との間に配置さ
れ前記ピン端子を前記パッケージ本体から突出させる方
向に付勢する圧縮コイルばねを設けている。これによ
り、圧縮コイルばねの作用により前記ピン端子が回路基
板上に形成された接続電極に押圧され、はんだを使用せ
ずに前記接続ピンを前記接続電極に接続することができ
る。
の機能素子デバイスと回路基板との再接合に伴う損傷を
回避することを目的として、機能素子デバイス（半導体
素子）をフレームに固定し、この機能素子デバイス及び
フレームをパッケージ本体に搭載し、このパッケージ本
体に複数のピン穴を設け、このピン穴内に導電性のピン
端子及びこのピン端子とパッケージ本体との間に配置さ
れ前記ピン端子を前記パッケージ本体から突出させる方
向に付勢する圧縮コイルばねを設けている。これによ
り、圧縮コイルばねの作用により前記ピン端子が回路基
板上に形成された接続電極に押圧され、はんだを使用せ
ずに前記接続ピンを前記接続電極に接続することができ
る。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
技術には以下に示すような問題点がある。特開平７−１
６１８６５号公報に開示されている技術においては、特
開平５−１６０１９８号公報に開示された技術と同様
に、半導体装置の構造が複雑になるという問題点があ
る。このため、半導体装置のコストが上昇すると共に、
半導体装置を小型化することが困難になる。また、機能
素子デバイスとフレームとの間の熱膨張差及び機能素子
デバイスとパッケージ本体との間の熱膨張差に起因する
接続不良を防止することができない。
技術には以下に示すような問題点がある。特開平７−１
６１８６５号公報に開示されている技術においては、特
開平５−１６０１９８号公報に開示された技術と同様
に、半導体装置の構造が複雑になるという問題点があ
る。このため、半導体装置のコストが上昇すると共に、
半導体装置を小型化することが困難になる。また、機能
素子デバイスとフレームとの間の熱膨張差及び機能素子
デバイスとパッケージ本体との間の熱膨張差に起因する
接続不良を防止することができない。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、機能素子デバイスと回路基板との間の熱膨
張差に起因する接続不良の発生を防止でき、仮接続後の
電気検査において不良となった機能素子デバイスと回路
基板との接続体を一旦分離した後再度接続することが容
易で、構造が単純でパッケージコストが低く、高消費電
力用機能素子デバイスを使用する場合においても低熱抵
抗化が可能な接続信頼性が高いフリップチップ接続構造
を持つ半導体装置、その製造方法並びにその製造に使用
するコイルスプリング切断治具及びコイルスプリング供
給治具を提供することを目的とする。
のであって、機能素子デバイスと回路基板との間の熱膨
張差に起因する接続不良の発生を防止でき、仮接続後の
電気検査において不良となった機能素子デバイスと回路
基板との接続体を一旦分離した後再度接続することが容
易で、構造が単純でパッケージコストが低く、高消費電
力用機能素子デバイスを使用する場合においても低熱抵
抗化が可能な接続信頼性が高いフリップチップ接続構造
を持つ半導体装置、その製造方法並びにその製造に使用
するコイルスプリング切断治具及びコイルスプリング供
給治具を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る半導体装置
は、複数の接続パッドを備えた機能素子デバイスと、こ
の機能素子デバイスがフリップチップ接続される複数の
接続電極を備えた回路基板と、前記接続パッドと前記接
続電極との間に設けられて両者を接続するコイルスプリ
ングと、を有することを特徴とする。
は、複数の接続パッドを備えた機能素子デバイスと、こ
の機能素子デバイスがフリップチップ接続される複数の
接続電極を備えた回路基板と、前記接続パッドと前記接
続電極との間に設けられて両者を接続するコイルスプリ
ングと、を有することを特徴とする。
【００１４】本発明においては、機能素子デバイスと回
路基板との間の接続に従来のバンプの代わりにコイルス
プリングを使用しているため、このコイルスプリングの
伸縮により機能素子デバイスと回路基板との間の熱膨張
差に起因する応力集中を吸収することができる。このた
め、構造が簡単で、パッケージコストが低いフリップチ
ップ接続構造を備えた半導体装置が得られる。また、熱
膨張差を考慮する必要がないため、ヒートシンクを機能
素子デバイスに直接接合することができ、高消費電力用
機能素子デバイスを使用する場合においても低熱抵抗化
が可能となる。更に、はんだ等のバンプを使用しないた
め、機能素子デバイスを回路基板に接続した後の電気検
査により、機能素子デバイス又は機能素子デバイスと回
路基板との間の接続部分に不良が発見された場合におい
ても、加熱することなく機能素子デバイスを回路基板か
ら引き剥がすことが可能である。このため、これらの引
き剥がされた機能素子デバイス及び回路基板を再度接続
することが容易になり、再接続後も接続信頼性が高いフ
リップチップ接続構造を有する半導体装置が得られる。
路基板との間の接続に従来のバンプの代わりにコイルス
プリングを使用しているため、このコイルスプリングの
伸縮により機能素子デバイスと回路基板との間の熱膨張
差に起因する応力集中を吸収することができる。このた
め、構造が簡単で、パッケージコストが低いフリップチ
ップ接続構造を備えた半導体装置が得られる。また、熱
膨張差を考慮する必要がないため、ヒートシンクを機能
素子デバイスに直接接合することができ、高消費電力用
機能素子デバイスを使用する場合においても低熱抵抗化
が可能となる。更に、はんだ等のバンプを使用しないた
め、機能素子デバイスを回路基板に接続した後の電気検
査により、機能素子デバイス又は機能素子デバイスと回
路基板との間の接続部分に不良が発見された場合におい
ても、加熱することなく機能素子デバイスを回路基板か
ら引き剥がすことが可能である。このため、これらの引
き剥がされた機能素子デバイス及び回路基板を再度接続
することが容易になり、再接続後も接続信頼性が高いフ
リップチップ接続構造を有する半導体装置が得られる。
【００１５】また、少なくとも１個の前記コイルスプリ
ングの軸方向を、前記回路基板における前記機能素子デ
バイスに対向する面に実質的に垂直とすることができ
る。これにより、特に、前記回路基板における前記機能
素子デバイスに対向する面に実質的に垂直な方向の応力
をより効果的に緩和することができる。また、前記軸方
向を、前記回路基板における前記機能素子デバイスに対
向する面に実質的に平行とすることもできる。これによ
り、前記回路基板における前記機能素子デバイスに対向
する面に実質的に平行な方向に働く応力をより効果的に
緩和できると共に、電気的ノイズが少ない接続を実現で
き、また、前記接続パッドとコイルスプリングとの間の
接続点及び前記接続電極とコイルスプリングとの間の接
続点が多数になるため、接続信頼性がより向上する。
ングの軸方向を、前記回路基板における前記機能素子デ
バイスに対向する面に実質的に垂直とすることができ
る。これにより、特に、前記回路基板における前記機能
素子デバイスに対向する面に実質的に垂直な方向の応力
をより効果的に緩和することができる。また、前記軸方
向を、前記回路基板における前記機能素子デバイスに対
向する面に実質的に平行とすることもできる。これによ
り、前記回路基板における前記機能素子デバイスに対向
する面に実質的に平行な方向に働く応力をより効果的に
緩和できると共に、電気的ノイズが少ない接続を実現で
き、また、前記接続パッドとコイルスプリングとの間の
接続点及び前記接続電極とコイルスプリングとの間の接
続点が多数になるため、接続信頼性がより向上する。
【００１６】なお、コイルスプリングは機能素子デバイ
ス間の接続に使用されていてもよく、回路基板間、マザ
ーボード間及び回路基板とマザーボードとの間の接続に
使用されていてもよい。
ス間の接続に使用されていてもよく、回路基板間、マザ
ーボード間及び回路基板とマザーボードとの間の接続に
使用されていてもよい。
【００１７】本発明に係る半導体装置の製造方法は、接
続パッドを備えた機能素子デバイスが複数個形成された
ウェハにおいて、１列に配列した前記接続パッド毎にこ
れらの接続パッド上にコイルスプリングをその軸方向が
前記配列方向に実質的に平行になるように配置しこのコ
イルスプリングを前記接続パッドに接続する工程と、前
記ウェハ上にレジストを塗布し露光及び現像を行い前記
接続パッド間に開口部を形成し前記接続パッド間におい
て前記コイルスプリングを露出させる工程と、前記コイ
ルスプリングの前記露出部をエッチングにより除去する
工程と、前記レジストを除去する工程と、前記ウェハを
前記機能素子デバイス毎に切り分ける工程と、切り分け
られた前記機能素子デバイスを前記コイルスプリングを
介して回路基板の接続電極に接続する工程と、を有する
ことを特徴とする。
続パッドを備えた機能素子デバイスが複数個形成された
ウェハにおいて、１列に配列した前記接続パッド毎にこ
れらの接続パッド上にコイルスプリングをその軸方向が
前記配列方向に実質的に平行になるように配置しこのコ
イルスプリングを前記接続パッドに接続する工程と、前
記ウェハ上にレジストを塗布し露光及び現像を行い前記
接続パッド間に開口部を形成し前記接続パッド間におい
て前記コイルスプリングを露出させる工程と、前記コイ
ルスプリングの前記露出部をエッチングにより除去する
工程と、前記レジストを除去する工程と、前記ウェハを
前記機能素子デバイス毎に切り分ける工程と、切り分け
られた前記機能素子デバイスを前記コイルスプリングを
介して回路基板の接続電極に接続する工程と、を有する
ことを特徴とする。
【００１８】本発明においては、ウェハ上にこのウェハ
表面に形成された複数の接続パッドに渡るコイルスプリ
ングを接続した後、このコイルスプリングを各接続パッ
ドに対応した所定の長さに切り分けることにより、微細
で取り扱いが困難なコイルスプリングを簡便に効率よく
機能素子デバイスに接続することができる。
表面に形成された複数の接続パッドに渡るコイルスプリ
ングを接続した後、このコイルスプリングを各接続パッ
ドに対応した所定の長さに切り分けることにより、微細
で取り扱いが困難なコイルスプリングを簡便に効率よく
機能素子デバイスに接続することができる。
【００１９】本発明に係る他の半導体装置の製造方法
は、接続電極を備えた回路基板において、１列に配列し
た前記接続電極毎にこれらの接続電極上にコイルスプリ
ングをその軸方向が前記配列方向に実質的に平行になる
ように配置しこのコイルスプリングを前記接続電極に接
続する工程と、前記回路基板上にレジストを塗布し露光
及び現像を行い前記接続電極間に開口部を形成し前記接
続電極間において前記コイルスプリングを露出させる工
程と、前記コイルスプリングの前記露出部をエッチング
により除去する工程と、前記レジストを除去する工程
と、前記接続電極を前記コイルスプリングを介して機能
素子デバイスの接続パッドに接続する工程と、を有する
ことを特徴とする。
は、接続電極を備えた回路基板において、１列に配列し
た前記接続電極毎にこれらの接続電極上にコイルスプリ
ングをその軸方向が前記配列方向に実質的に平行になる
ように配置しこのコイルスプリングを前記接続電極に接
続する工程と、前記回路基板上にレジストを塗布し露光
及び現像を行い前記接続電極間に開口部を形成し前記接
続電極間において前記コイルスプリングを露出させる工
程と、前記コイルスプリングの前記露出部をエッチング
により除去する工程と、前記レジストを除去する工程
と、前記接続電極を前記コイルスプリングを介して機能
素子デバイスの接続パッドに接続する工程と、を有する
ことを特徴とする。
【００２０】本発明に係る更に他の半導体装置の製造方
法は、接続パッドを備えた機能素子デバイスが複数個形
成されたウェハにおいて、１列に配列した前記接続パッ
ド毎にこれらの接続パッド上にコイルスプリングをその
軸方向が前記配列方向に実質的に平行になるように配置
しこのコイルスプリングを前記接続パッドに接続する工
程と、前記接続パッド間における前記コイルスプリング
をレーザ光により切断する工程と、前記ウェハを前記機
能素子デバイス毎に切り分ける工程と、前記切り分けら
れた機能素子デバイスを前記コイルスプリングを介して
回路基板の接続電極に接続する工程と、を有することを
特徴とする。
法は、接続パッドを備えた機能素子デバイスが複数個形
成されたウェハにおいて、１列に配列した前記接続パッ
ド毎にこれらの接続パッド上にコイルスプリングをその
軸方向が前記配列方向に実質的に平行になるように配置
しこのコイルスプリングを前記接続パッドに接続する工
程と、前記接続パッド間における前記コイルスプリング
をレーザ光により切断する工程と、前記ウェハを前記機
能素子デバイス毎に切り分ける工程と、前記切り分けら
れた機能素子デバイスを前記コイルスプリングを介して
回路基板の接続電極に接続する工程と、を有することを
特徴とする。
【００２１】本発明に係る更に他の半導体装置の製造方
法は、接続電極を備えた回路基板において１列に配列し
た前記接続電極毎にこの接続電極上にコイルスプリング
をその軸方向が前記配列方向に実質的に平行になるよう
に配置しこのコイルスプリングを前記接続電極に接続す
る工程と、前記接続電極間における前記コイルスプリン
グをレーザ光により切断する工程と、前記接続電極を前
記コイルスプリングを介して機能素子デバイスの接続パ
ッドに接続する工程と、を有することを特徴とする。
法は、接続電極を備えた回路基板において１列に配列し
た前記接続電極毎にこの接続電極上にコイルスプリング
をその軸方向が前記配列方向に実質的に平行になるよう
に配置しこのコイルスプリングを前記接続電極に接続す
る工程と、前記接続電極間における前記コイルスプリン
グをレーザ光により切断する工程と、前記接続電極を前
記コイルスプリングを介して機能素子デバイスの接続パ
ッドに接続する工程と、を有することを特徴とする。
【００２２】本発明に係る更に他の半導体装置の製造方
法は、シリコンテンプレートを用意し、前記接続パッド
又は前記接続電極がこのシリコンテンプレートに対向す
るように前記ウェハ又は前記回路基板を前記シリコンテ
ンプレート上に配置するときに、前記ウェハ表面又は前
記回路基板表面における前記コイルスプリングが配置さ
れる予定の領域に整合するように前記シリコンテンプレ
ート表面にＶ字形の溝を形成する工程と、このＶ字形の
溝に前記接続パッド又は前記接続電極の幅以下長さに切
断されたコイルスプリングを配置する工程と、このコイ
ルスプリングに前記接続パッド又は前記接続電極が当接
するように前記ウェハ又は前記回路基板を前記シリコン
テンプレート上に配置する工程と、前記コイルスプリン
グを前記接続パッド又は前記接続電極に接続する工程
と、を有することを特徴とする。
法は、シリコンテンプレートを用意し、前記接続パッド
又は前記接続電極がこのシリコンテンプレートに対向す
るように前記ウェハ又は前記回路基板を前記シリコンテ
ンプレート上に配置するときに、前記ウェハ表面又は前
記回路基板表面における前記コイルスプリングが配置さ
れる予定の領域に整合するように前記シリコンテンプレ
ート表面にＶ字形の溝を形成する工程と、このＶ字形の
溝に前記接続パッド又は前記接続電極の幅以下長さに切
断されたコイルスプリングを配置する工程と、このコイ
ルスプリングに前記接続パッド又は前記接続電極が当接
するように前記ウェハ又は前記回路基板を前記シリコン
テンプレート上に配置する工程と、前記コイルスプリン
グを前記接続パッド又は前記接続電極に接続する工程
と、を有することを特徴とする。
【００２３】本発明においては、各接続パッド又は各接
続電極に対応するようにシリコンテンプレート表面に任
意の方向に伸びるＶ字形の溝を形成することにより、コ
イルスプリングの位置を精度よく調整できると共に、コ
イルスプリングの軸方向を接続パッド又は接続電極毎に
個別に調節することができる。これにより、各接続パッ
ド及び各接続電極に加わる応力を最適に緩和することが
できる。
続電極に対応するようにシリコンテンプレート表面に任
意の方向に伸びるＶ字形の溝を形成することにより、コ
イルスプリングの位置を精度よく調整できると共に、コ
イルスプリングの軸方向を接続パッド又は接続電極毎に
個別に調節することができる。これにより、各接続パッ
ド及び各接続電極に加わる応力を最適に緩和することが
できる。
【００２４】本発明に係る更に他の半導体装置の製造方
法は、コイルスプリングを所定の長さに切断する切断工
程と、切断された前記コイルスプリングをウェハ状の機
能素子デバイスの各接続パッド上に配置する配置工程
と、このコイルスプリングを前記接続パッドに接続する
接続工程と、前記ウェハを前記機能素子デバイス毎に切
り分けるダイシング工程と、切り分けられた前記機能素
子デバイスの接続パッドを前記コイルスプリングを介し
て回路基板の接続電極に接続し前記機能素子デバイスを
前記回路基板に搭載する搭載工程と、を有することを特
徴とする。
法は、コイルスプリングを所定の長さに切断する切断工
程と、切断された前記コイルスプリングをウェハ状の機
能素子デバイスの各接続パッド上に配置する配置工程
と、このコイルスプリングを前記接続パッドに接続する
接続工程と、前記ウェハを前記機能素子デバイス毎に切
り分けるダイシング工程と、切り分けられた前記機能素
子デバイスの接続パッドを前記コイルスプリングを介し
て回路基板の接続電極に接続し前記機能素子デバイスを
前記回路基板に搭載する搭載工程と、を有することを特
徴とする。
【００２５】本発明においては、コイルスプリングをウ
ェハ表面の複数の接続パッドに接続した後、ウェハをダ
イシングすることにより、半導体装置を効率良く製造す
ることができる。
ェハ表面の複数の接続パッドに接続した後、ウェハをダ
イシングすることにより、半導体装置を効率良く製造す
ることができる。
【００２６】本発明に係る更に他の半導体装置の製造方
法は、コイルスプリングを所定の長さに切断する切断工
程と、切断された前記コイルスプリングを回路基板の接
続電極上に配置する配置工程と、前記コイルスプリング
を前記接続電極に接続する接続工程と、前記接続電極を
前記コイルスプリングを介して機能素子デバイスの接続
パッドに接続し前記機能素子デバイスを前記回路基板に
搭載する搭載工程と、を有することを特徴とする。
法は、コイルスプリングを所定の長さに切断する切断工
程と、切断された前記コイルスプリングを回路基板の接
続電極上に配置する配置工程と、前記コイルスプリング
を前記接続電極に接続する接続工程と、前記接続電極を
前記コイルスプリングを介して機能素子デバイスの接続
パッドに接続し前記機能素子デバイスを前記回路基板に
搭載する搭載工程と、を有することを特徴とする。
【００２７】本発明に係る更に他の半導体装置の製造方
法は、コイルスプリングを所定の長さに切断し第１及び
第２のコイルスプリングを形成する切断工程と、機能素
子デバイスの各接続パッド上に前記第１のコイルスプリ
ングをその軸方向が前記機能素子デバイスにおける前記
接続パッドが設けられている面に実質的に垂直になるよ
うに配置すると共に回路基板の接続電極上に前記第２の
コイルスプリングをその軸方向が前記回路基板における
前記接続電極が設けられている面に実質的に垂直になる
ように配置する配置工程と、前記第１のコイルスプリン
グを前記接続パッドに接続すると共に前記第２のコイル
スプリングを前記接続電極に接続する接続工程と、前記
第１のコイルスプリングを前記第２のコイルスプリング
に絡ませることにより両者を接続させる工程と、前記機
能素子デバイスの電気試験を行う工程と、前記機能素子
デバイスが良品である場合は前記第１及び第２のコイル
スプリングを加熱し前記第１のコイルスプリングを前記
第２のコイルスプリングに接合し、前記機能素子デバイ
スが不良品である場合は前記第１のコイルスプリングを
前記第２のコイルスプリングから引き離す工程と、を有
することを特徴とする。
法は、コイルスプリングを所定の長さに切断し第１及び
第２のコイルスプリングを形成する切断工程と、機能素
子デバイスの各接続パッド上に前記第１のコイルスプリ
ングをその軸方向が前記機能素子デバイスにおける前記
接続パッドが設けられている面に実質的に垂直になるよ
うに配置すると共に回路基板の接続電極上に前記第２の
コイルスプリングをその軸方向が前記回路基板における
前記接続電極が設けられている面に実質的に垂直になる
ように配置する配置工程と、前記第１のコイルスプリン
グを前記接続パッドに接続すると共に前記第２のコイル
スプリングを前記接続電極に接続する接続工程と、前記
第１のコイルスプリングを前記第２のコイルスプリング
に絡ませることにより両者を接続させる工程と、前記機
能素子デバイスの電気試験を行う工程と、前記機能素子
デバイスが良品である場合は前記第１及び第２のコイル
スプリングを加熱し前記第１のコイルスプリングを前記
第２のコイルスプリングに接合し、前記機能素子デバイ
スが不良品である場合は前記第１のコイルスプリングを
前記第２のコイルスプリングから引き離す工程と、を有
することを特徴とする。
【００２８】本発明においては、第１及び第２のコイル
スプリングを相互に機械的に絡ませることにより、機能
素子デバイスを回路基板に仮接続することができ、この
仮接続後に電気検査を行い、機能素子デバイス又は機能
素子デバイスと回路基板との接続部分に不良が発見され
た場合は前述の相互に絡んだ前記第１及び第２のコイル
スプリングをほどくことにより、機能素子デバイス及び
回路基板からなる接続体を加熱し損傷を与えることな
く、機能素子デバイスを回路基板から引き剥がすことが
できる。このため、これらの引き剥がされた機能素子デ
バイス及び回路基板を再度接続することが容易になり、
再接続後も接続信頼性が高いフリップチップ接続構造を
有する半導体装置を得ることができる。
スプリングを相互に機械的に絡ませることにより、機能
素子デバイスを回路基板に仮接続することができ、この
仮接続後に電気検査を行い、機能素子デバイス又は機能
素子デバイスと回路基板との接続部分に不良が発見され
た場合は前述の相互に絡んだ前記第１及び第２のコイル
スプリングをほどくことにより、機能素子デバイス及び
回路基板からなる接続体を加熱し損傷を与えることな
く、機能素子デバイスを回路基板から引き剥がすことが
できる。このため、これらの引き剥がされた機能素子デ
バイス及び回路基板を再度接続することが容易になり、
再接続後も接続信頼性が高いフリップチップ接続構造を
有する半導体装置を得ることができる。
【００２９】本発明に係るコイルスプリング切断治具
は、機能素子デバイス又は回路基板に接続するコイルス
プリングを切断するコイルスプリング切断治具であっ
て、内部の高さが前記コイルスプリングの外径より大き
い箱体を有し、この箱体の少なくとも１つの側面に内径
が前記コイルスプリングの外径よりも大きい前記コイル
スプリングを入出する孔部が複数個１列に設けられ、前
記箱体における前記側面に実質的に直交し前記孔部の配
列方向に実質的に平行な側面に外部からレーザ光を導入
して前記コイルスプリングを切断する前記配列方向と実
質的に平行に延びるスリット状の開口部が所定の間隔で
設けられていることを特徴とする。
は、機能素子デバイス又は回路基板に接続するコイルス
プリングを切断するコイルスプリング切断治具であっ
て、内部の高さが前記コイルスプリングの外径より大き
い箱体を有し、この箱体の少なくとも１つの側面に内径
が前記コイルスプリングの外径よりも大きい前記コイル
スプリングを入出する孔部が複数個１列に設けられ、前
記箱体における前記側面に実質的に直交し前記孔部の配
列方向に実質的に平行な側面に外部からレーザ光を導入
して前記コイルスプリングを切断する前記配列方向と実
質的に平行に延びるスリット状の開口部が所定の間隔で
設けられていることを特徴とする。
【００３０】本発明においては、前記箱体にコイルスプ
リングを収納し、この箱体の外部からレーザ光を照射す
ることにより、多数のコイルスプリングを効率的に所定
の長さに切断することができる。
リングを収納し、この箱体の外部からレーザ光を照射す
ることにより、多数のコイルスプリングを効率的に所定
の長さに切断することができる。
【００３１】本発明に係る他のコイルスプリング切断治
具は、機能素子デバイス又は回路基板に接続するコイル
スプリングを切断するコイルスプリング切断治具であっ
て、内径がコイルスプリングの外径よりも大きくレーザ
光を透過する透明材料からなるコイルスプリングを収納
する複数のパイプと、この複数のパイプを収納し連結す
るパイプホルダーと、を有することを特徴とする。
具は、機能素子デバイス又は回路基板に接続するコイル
スプリングを切断するコイルスプリング切断治具であっ
て、内径がコイルスプリングの外径よりも大きくレーザ
光を透過する透明材料からなるコイルスプリングを収納
する複数のパイプと、この複数のパイプを収納し連結す
るパイプホルダーと、を有することを特徴とする。
【００３２】本発明においては、コイルスプリングを前
記パイプに収納したまま切断することにより、多数のコ
イルスプリングを効率的に所定の長さに切断することが
できると共に、切断後のコイルスプリングを配列させた
まま保持することができ、切断後のコイルスプリングの
取り扱いを容易にすることができる。
記パイプに収納したまま切断することにより、多数のコ
イルスプリングを効率的に所定の長さに切断することが
できると共に、切断後のコイルスプリングを配列させた
まま保持することができ、切断後のコイルスプリングの
取り扱いを容易にすることができる。
【００３３】本発明に係るコイルスプリング供給治具
は、コイルスプリングを機能素子デバイスの接続パッド
上又は回路基板の接続電極上に供給するコイルスプリン
グ供給治具であって、内径が前記コイルスプリングの外
径よりも大きく上下に開口部を備えた複数のガイド穴を
具備する筐体と、この筐体の下部に取り付けられ前記各
ガイド穴に嵌入可能な複数のピンを具備する押し上げピ
ンと、を有し、前記ガイド穴は前記機能素子デバイスに
おける接続パッドの位置又は前記回路基板における接続
電極の位置に整合するように配置されていることを特徴
とする。
は、コイルスプリングを機能素子デバイスの接続パッド
上又は回路基板の接続電極上に供給するコイルスプリン
グ供給治具であって、内径が前記コイルスプリングの外
径よりも大きく上下に開口部を備えた複数のガイド穴を
具備する筐体と、この筐体の下部に取り付けられ前記各
ガイド穴に嵌入可能な複数のピンを具備する押し上げピ
ンと、を有し、前記ガイド穴は前記機能素子デバイスに
おける接続パッドの位置又は前記回路基板における接続
電極の位置に整合するように配置されていることを特徴
とする。
【００３４】本発明においては、機能素子デバイスにお
ける接続パッドの位置又は回路基板における接続電極の
位置に整合するように配置された複数のガイド穴に、夫
々複数のコイルスプリングを収納し、この収納されたコ
イルスプリングの最下部を前記押し上げピンにより押圧
することによりコイルスプリングを押し上げ、各ガイド
穴の上部に設けられた開口部から１個ずつコイルスプリ
ングを突出させることができるため、複数の接続パッド
又は複数の接続電極に同時にコイルスプリングを供給す
ることができ、また、この供給を連続的に行うことがで
きる。更に、本発明のコイルスプリング供給治具を前述
のコイルスプリング切断治具と共に使用することによ
り、前記コイルスプリング切断治具に収納された複数の
コイルスプリングを配列させたままコイルスプリング供
給治具に移し替えることができるため、半導体装置の製
造をより効率的に行うことができる。
ける接続パッドの位置又は回路基板における接続電極の
位置に整合するように配置された複数のガイド穴に、夫
々複数のコイルスプリングを収納し、この収納されたコ
イルスプリングの最下部を前記押し上げピンにより押圧
することによりコイルスプリングを押し上げ、各ガイド
穴の上部に設けられた開口部から１個ずつコイルスプリ
ングを突出させることができるため、複数の接続パッド
又は複数の接続電極に同時にコイルスプリングを供給す
ることができ、また、この供給を連続的に行うことがで
きる。更に、本発明のコイルスプリング供給治具を前述
のコイルスプリング切断治具と共に使用することによ
り、前記コイルスプリング切断治具に収納された複数の
コイルスプリングを配列させたままコイルスプリング供
給治具に移し替えることができるため、半導体装置の製
造をより効率的に行うことができる。
【００３５】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１は本実施例に係る
半導体装置４６ａの構成を示す側面図である。図１に示
す半導体装置４６ａにおいては、回路基板６が設けら
れ、回路基板６の上面には複数の表回路基板電極５が設
けられ、表回路基板電極５の上層には厚さ０．０１乃至
０．１μｍ程度のメタル層３が形成されている。メタル
層３の上には縦型コイルスプリング４が設けられ、メタ
ル層３を介して表回路基板電極５に接続されている。縦
型コイルスプリング４はらせん状のスプリングであり、
その軸方向は回路基板６の表面に垂直な方向（以下、垂
直方向という）に平行である。
付の図面を参照して具体的に説明する。先ず、本発明の
第１の実施例について説明する。図１は本実施例に係る
半導体装置４６ａの構成を示す側面図である。図１に示
す半導体装置４６ａにおいては、回路基板６が設けら
れ、回路基板６の上面には複数の表回路基板電極５が設
けられ、表回路基板電極５の上層には厚さ０．０１乃至
０．１μｍ程度のメタル層３が形成されている。メタル
層３の上には縦型コイルスプリング４が設けられ、メタ
ル層３を介して表回路基板電極５に接続されている。縦
型コイルスプリング４はらせん状のスプリングであり、
その軸方向は回路基板６の表面に垂直な方向（以下、垂
直方向という）に平行である。
【００３６】縦型コイルスプリング４上には機能素子チ
ップ１が設けられており、機能素子チップ１の下面には
複数のチップ電極２が設けられ、チップ電極２の下層に
はメタル層３が形成され、チップ電極２はメタル層３を
介して縦型コイルスプリング４に接続されている。この
ように、機能素子チップ１はチップ電極２、縦型コイル
スプリング４及び表回路基板電極５を介して回路基板６
にフリップチップ接続されている。機能素子チップ１
は、Ｓｉ、ＧａＡｓ、ＬｉＴａＯ3、ＬｉＮｂＯ3又は水
晶等からなる基材に配線を形成したものである。また、
回路基板６には、プリント基板、フレキシブル基板等の
有機基板又はアルミナ基板、ガラスセラミックス基板、
ガラス基板等のセラミックス基板が好適であるが、それ
らに限定されない。メタル層３には、Ｔｉ及びＰｄから
なる薄膜層、Ｃｒ及びＰｄからなる薄膜層、Ｃｒ及びＣ
ｕからなる薄膜層等が好適であり、また、導電性接着材
層を設けてもよい。
ップ１が設けられており、機能素子チップ１の下面には
複数のチップ電極２が設けられ、チップ電極２の下層に
はメタル層３が形成され、チップ電極２はメタル層３を
介して縦型コイルスプリング４に接続されている。この
ように、機能素子チップ１はチップ電極２、縦型コイル
スプリング４及び表回路基板電極５を介して回路基板６
にフリップチップ接続されている。機能素子チップ１
は、Ｓｉ、ＧａＡｓ、ＬｉＴａＯ3、ＬｉＮｂＯ3又は水
晶等からなる基材に配線を形成したものである。また、
回路基板６には、プリント基板、フレキシブル基板等の
有機基板又はアルミナ基板、ガラスセラミックス基板、
ガラス基板等のセラミックス基板が好適であるが、それ
らに限定されない。メタル層３には、Ｔｉ及びＰｄから
なる薄膜層、Ｃｒ及びＰｄからなる薄膜層、Ｃｒ及びＣ
ｕからなる薄膜層等が好適であり、また、導電性接着材
層を設けてもよい。
【００３７】次に、本実施例に係る半導体装置４６ａの
製造に使用するカット治具２９及びコイルホルダー３７
について説明する。図２（ａ）乃至（ｃ）は本実施例に
係る半導体装置４６ａの製造において使用するカット治
具２９の構成を示し、（ａ）は平面図、（ｂ）は断面
図、（ｃ）は正面図である。カット治具２９は、長さが
チップ電極２の幅の数倍以上の長さである連続的なコイ
ルスプリング（以下、連続コイルスプリング３１とい
う）を機能素子チップ１（図１参照）のチップ電極２
（図１参照）の幅又は機能素子チップ１と回路基板６
（図１参照）との間の距離に相当する長さに切断し、多
数の個片化されたコイルスプリング（図示せず）を形成
するためのものである。
製造に使用するカット治具２９及びコイルホルダー３７
について説明する。図２（ａ）乃至（ｃ）は本実施例に
係る半導体装置４６ａの製造において使用するカット治
具２９の構成を示し、（ａ）は平面図、（ｂ）は断面
図、（ｃ）は正面図である。カット治具２９は、長さが
チップ電極２の幅の数倍以上の長さである連続的なコイ
ルスプリング（以下、連続コイルスプリング３１とい
う）を機能素子チップ１（図１参照）のチップ電極２
（図１参照）の幅又は機能素子チップ１と回路基板６
（図１参照）との間の距離に相当する長さに切断し、多
数の個片化されたコイルスプリング（図示せず）を形成
するためのものである。
【００３８】図２（ａ）乃至（ｃ）に示すように、カッ
ト治具２９には内部の高さが連続コイルスプリング３１
の外径よりも大きい箱体４３が設けられ、箱体４３の１
つの側面４３ａには、直径が連続コイルスプリング３１
の外径よりも少し大きい複数個の治具穴３２が、機能素
子チップ１（図１参照）のチップ電極２（図１参照）の
形成ピッチに対応して１列に配列して形成されている。
また、側面４３ａと直角をなし、治具穴３２の配列方向
に平行な箱体４３の側面、即ち、上面４３ｂには、治具
穴３２の配列方向に伸びるスリット状の細い治具開口部
３０が設けられている。治具開口部３０は複数個が周期
的に設けられており、この周期はチップ電極２の幅又は
機能素子チップ１と回路基板６との間の距離にほぼ等し
い。
ト治具２９には内部の高さが連続コイルスプリング３１
の外径よりも大きい箱体４３が設けられ、箱体４３の１
つの側面４３ａには、直径が連続コイルスプリング３１
の外径よりも少し大きい複数個の治具穴３２が、機能素
子チップ１（図１参照）のチップ電極２（図１参照）の
形成ピッチに対応して１列に配列して形成されている。
また、側面４３ａと直角をなし、治具穴３２の配列方向
に平行な箱体４３の側面、即ち、上面４３ｂには、治具
穴３２の配列方向に伸びるスリット状の細い治具開口部
３０が設けられている。治具開口部３０は複数個が周期
的に設けられており、この周期はチップ電極２の幅又は
機能素子チップ１と回路基板６との間の距離にほぼ等し
い。
【００３９】図３（ａ）及び（ｂ）は、本実施例に係る
コイルスプリング供給治具であるコイルホルダー３７の
構成を示す断面図であり、（ａ）はコイルホルダー３７
に個片化されたコイルスプリング４４を収納する動作を
示し、（ｂ）はコイルホルダー３７から機能素子チップ
１にコイルスプリング４４を供給する動作を示す。ホル
ダー３７は、個片化されたコイルスプリング４４を機能
素子チップ１又は回路基板（図１参照）へ供給し、縦型
コイルスプリング４を形成するための治具である。
コイルスプリング供給治具であるコイルホルダー３７の
構成を示す断面図であり、（ａ）はコイルホルダー３７
に個片化されたコイルスプリング４４を収納する動作を
示し、（ｂ）はコイルホルダー３７から機能素子チップ
１にコイルスプリング４４を供給する動作を示す。ホル
ダー３７は、個片化されたコイルスプリング４４を機能
素子チップ１又は回路基板（図１参照）へ供給し、縦型
コイルスプリング４を形成するための治具である。
【００４０】図３（ａ）に示すように、コイルホルダー
３７には、筐体４５が設けられ、筐体４５には、円筒形
の形状を持ち底面の直径がコイルスプリング４４の外径
よりもやや大きい複数個のガイド穴３６が、相互に平行
に配列され設けられている。ガイド穴３６の周期は、図
２（ａ）乃至（ｃ）に示すカット治具２９における治具
穴３２の周期に等しく、従って、チップ電極２の周期に
等しい。ガイド穴３６は筐体４５を貫通しており、ガイ
ド穴３６の両端部には夫々上部開口部３６ａ及び下部開
口部３６ｂが設けられている。筐体４５は、各ガイド穴
３６に複数個のコイルスプリング４４を収納することに
よりコイルスプリング４４を保持するものである。ま
た、筐体４５の下部にはストッパー３８が取り付けられ
ている。ストッパー３８は、ガイド穴３６に収納したコ
イルスプリング４４が下部開口部３６ｂから落下しない
ようにするものである。ストッパー３８は板状の基材３
８ａと基材３８ａの片面のガイド穴３６に整合する位置
に設けられガイド穴３６に嵌入可能な複数の突起部３８
ｂとから構成されている。ストッパー３８は突起部３８
ｂを下部開口部３６ｂに嵌入させることにより、筐体４
５に対して固定されている。
３７には、筐体４５が設けられ、筐体４５には、円筒形
の形状を持ち底面の直径がコイルスプリング４４の外径
よりもやや大きい複数個のガイド穴３６が、相互に平行
に配列され設けられている。ガイド穴３６の周期は、図
２（ａ）乃至（ｃ）に示すカット治具２９における治具
穴３２の周期に等しく、従って、チップ電極２の周期に
等しい。ガイド穴３６は筐体４５を貫通しており、ガイ
ド穴３６の両端部には夫々上部開口部３６ａ及び下部開
口部３６ｂが設けられている。筐体４５は、各ガイド穴
３６に複数個のコイルスプリング４４を収納することに
よりコイルスプリング４４を保持するものである。ま
た、筐体４５の下部にはストッパー３８が取り付けられ
ている。ストッパー３８は、ガイド穴３６に収納したコ
イルスプリング４４が下部開口部３６ｂから落下しない
ようにするものである。ストッパー３８は板状の基材３
８ａと基材３８ａの片面のガイド穴３６に整合する位置
に設けられガイド穴３６に嵌入可能な複数の突起部３８
ｂとから構成されている。ストッパー３８は突起部３８
ｂを下部開口部３６ｂに嵌入させることにより、筐体４
５に対して固定されている。
【００４１】また、ストッパー３８は筐体４５に対して
着脱可能であり、筐体４５にはストッパー３８の代わり
に押し上げピン４０を取り付けることもできる。図３
（ｂ）に示すように、押し上げピン４０は、板状の形状
を持つ基材４０ａと基材４０ａの片面のガイド穴３６に
整合する位置に設けられガイド穴３６に嵌入可能な複数
のピン４０ｂとから構成される。押し上げピン４０は、
下部開口部３６ｂよりガイド穴３６に挿入され、ガイド
穴３６に収納されたコイルスプリング４４の下端部を押
圧することによってコイルスプリング４４を押し上げ、
コイルスプリング４４をガイド穴３６の上部開口部３６
ａより突出させるものである。
着脱可能であり、筐体４５にはストッパー３８の代わり
に押し上げピン４０を取り付けることもできる。図３
（ｂ）に示すように、押し上げピン４０は、板状の形状
を持つ基材４０ａと基材４０ａの片面のガイド穴３６に
整合する位置に設けられガイド穴３６に嵌入可能な複数
のピン４０ｂとから構成される。押し上げピン４０は、
下部開口部３６ｂよりガイド穴３６に挿入され、ガイド
穴３６に収納されたコイルスプリング４４の下端部を押
圧することによってコイルスプリング４４を押し上げ、
コイルスプリング４４をガイド穴３６の上部開口部３６
ａより突出させるものである。
【００４２】次に、本実施例に係る半導体装置４６ａの
製造方法について説明する。図２（ａ）乃至（ｃ）に示
すように、先ず、カット治具２９の箱体４３に治具穴３
２を介して連続コイルスプリング３１を挿入する。その
後、箱体４３の上面４３ｂの上方からＹＡＧ又は炭酸ガ
スレーザー等のレーザ光２８を治具開口部３０の位置に
スキャンするか上面４３ｂの全面に照射して、レーザ光
２８を治具開口部３０を介して箱体４３の内部に導入す
る。これにより、箱体４３内に収納されている連続コイ
ルスプリング３１を個片に切断し、個片化された複数の
コイルスプリング４４（図３（ａ）参照）を形成する。
製造方法について説明する。図２（ａ）乃至（ｃ）に示
すように、先ず、カット治具２９の箱体４３に治具穴３
２を介して連続コイルスプリング３１を挿入する。その
後、箱体４３の上面４３ｂの上方からＹＡＧ又は炭酸ガ
スレーザー等のレーザ光２８を治具開口部３０の位置に
スキャンするか上面４３ｂの全面に照射して、レーザ光
２８を治具開口部３０を介して箱体４３の内部に導入す
る。これにより、箱体４３内に収納されている連続コイ
ルスプリング３１を個片に切断し、個片化された複数の
コイルスプリング４４（図３（ａ）参照）を形成する。
【００４３】次に、図３（ａ）に示すように、コイルホ
ルダー３７の下部にストッパー３８を取り付ける。次
に、コイルホルダー３７における上部開口部３６ａの位
置がカット治具２９の治具穴３２（図２（ｃ）参照）の
位置に整合するように、コイルホルダー３７の上部開口
部が設けられている面をカット治具２９の側面４３ａに
当接させ、カット治具２９の箱体４３に収納されている
コイルスプリング４４を治具穴３２及び上部開口部４３
ａを介してコイルホルダー３７のガイド穴３６に移し替
える。このとき、各ガイド穴３６には夫々複数個のコイ
ルスプリング４４が収納され、ガイド穴３６の軸方向に
沿って１列に積み重ねられている。
ルダー３７の下部にストッパー３８を取り付ける。次
に、コイルホルダー３７における上部開口部３６ａの位
置がカット治具２９の治具穴３２（図２（ｃ）参照）の
位置に整合するように、コイルホルダー３７の上部開口
部が設けられている面をカット治具２９の側面４３ａに
当接させ、カット治具２９の箱体４３に収納されている
コイルスプリング４４を治具穴３２及び上部開口部４３
ａを介してコイルホルダー３７のガイド穴３６に移し替
える。このとき、各ガイド穴３６には夫々複数個のコイ
ルスプリング４４が収納され、ガイド穴３６の軸方向に
沿って１列に積み重ねられている。
【００４４】次に、図３（ｂ）に示すように、コイルホ
ルダー３７の筐体４５からストッパー３８を取り外し、
代わりに押し上げピン４０を筐体４５に取り付ける。
ルダー３７の筐体４５からストッパー３８を取り外し、
代わりに押し上げピン４０を筐体４５に取り付ける。
【００４５】図４は、機能素子チップ１が多数形成され
ているウェハ２４の構成を示す平面図である。ウェハ２
４においては、機能素子チップ１が多数形成されてお
り、各機能素子チップ１の表面にはバリアメタルが形成
されたチップ電極２が複数設けられている。
ているウェハ２４の構成を示す平面図である。ウェハ２
４においては、機能素子チップ１が多数形成されてお
り、各機能素子チップ１の表面にはバリアメタルが形成
されたチップ電極２が複数設けられている。
【００４６】図３（ｂ）に示すように、ウェハ２４を吸
着保持しながらウェハ２４に対して加熱、加圧及び位置
決めを行う加熱吸着ヘッド３９により、ウェハ２４を吸
着し、コイルホルダー３７の上方に位置決めする。次
に、コイルホルダー３７において、押し上げピン４０を
上方に移動させることによって、ピン４０ｂによりガイ
ド穴３６内に１列に積み重ねられたコイルスプリング４
４の最下部を押圧し、コイルスプリング４４を押し上げ
る。これにより、各ガイド穴３６の最上部に配置されて
いるコイルスプリング４４が各ガイド穴３６の上部開口
部３６ａより突出する。
着保持しながらウェハ２４に対して加熱、加圧及び位置
決めを行う加熱吸着ヘッド３９により、ウェハ２４を吸
着し、コイルホルダー３７の上方に位置決めする。次
に、コイルホルダー３７において、押し上げピン４０を
上方に移動させることによって、ピン４０ｂによりガイ
ド穴３６内に１列に積み重ねられたコイルスプリング４
４の最下部を押圧し、コイルスプリング４４を押し上げ
る。これにより、各ガイド穴３６の最上部に配置されて
いるコイルスプリング４４が各ガイド穴３６の上部開口
部３６ａより突出する。
【００４７】次に、この突出したコイルスプリング４４
をウェハ２４における機能素子チップ１のチップ電極２
に当接させ、加熱吸着ヘッド３９によりメタル層３を加
熱リフローしコイルスプリング４４をチップ電極２に接
合し、チップ電極２上に縦型コイルスプリング４を形成
する。この動作を繰り返すことにより、ウェハ２４の多
数の機能素子チップ１上に縦型コイルスプリング４を形
成する。
をウェハ２４における機能素子チップ１のチップ電極２
に当接させ、加熱吸着ヘッド３９によりメタル層３を加
熱リフローしコイルスプリング４４をチップ電極２に接
合し、チップ電極２上に縦型コイルスプリング４を形成
する。この動作を繰り返すことにより、ウェハ２４の多
数の機能素子チップ１上に縦型コイルスプリング４を形
成する。
【００４８】次に、ウェハ２４をダイシングし、各機能
素子チップ１に切り分ける。図５はこのようにして形成
された表面に縦型コイルスプリング４を有する機能素子
チップ１の構成を示す側面図である。機能素子チップ１
の表面に複数のチップ電極２が設けられ、チップ電極２
の上層にはメタル層３が設けられ、縦型コイルスプリン
グ４がメタル層３を介してチップ電極２に接続されてい
る。
素子チップ１に切り分ける。図５はこのようにして形成
された表面に縦型コイルスプリング４を有する機能素子
チップ１の構成を示す側面図である。機能素子チップ１
の表面に複数のチップ電極２が設けられ、チップ電極２
の上層にはメタル層３が設けられ、縦型コイルスプリン
グ４がメタル層３を介してチップ電極２に接続されてい
る。
【００４９】次に、図５に示すような機能素子チップ１
の縦型コイルスプリング４を、図１に示すように、表面
にメタル層３が形成された表回路基板電極５を有する回
路基板６におけるメタル層３に当接させる。その後、表
回路基板電極５上のメタル層３を加熱リフローし、縦型
コイルスプリング４をメタル層３を介して表回路基板電
極５に接続する。これにより、半導体装置４６ａを得る
ことができる。
の縦型コイルスプリング４を、図１に示すように、表面
にメタル層３が形成された表回路基板電極５を有する回
路基板６におけるメタル層３に当接させる。その後、表
回路基板電極５上のメタル層３を加熱リフローし、縦型
コイルスプリング４をメタル層３を介して表回路基板電
極５に接続する。これにより、半導体装置４６ａを得る
ことができる。
【００５０】本実施例においては、機能素子チップ１が
回路基板６に縦型コイルスプリング４によって接続され
ているため、機能素子チップ１を構成する材料と回路基
板６を構成する材料との熱膨張差によって生じる接続部
への応力集中を縦型コイルスプリング４のスプリング特
性によって吸収でき、接続信頼性が高いフリップチップ
接続構造を得ることができる。また、機能素子チップ１
及び回路基板６の材料選定を熱膨張係数差を考慮するこ
となく行うことができるため、半導体装置の設計自由度
が増大し、設計が容易となる。
回路基板６に縦型コイルスプリング４によって接続され
ているため、機能素子チップ１を構成する材料と回路基
板６を構成する材料との熱膨張差によって生じる接続部
への応力集中を縦型コイルスプリング４のスプリング特
性によって吸収でき、接続信頼性が高いフリップチップ
接続構造を得ることができる。また、機能素子チップ１
及び回路基板６の材料選定を熱膨張係数差を考慮するこ
となく行うことができるため、半導体装置の設計自由度
が増大し、設計が容易となる。
【００５１】また、カット治具２９により、連続コイル
スプリング３１を一括して切断し個片化されたコイルス
プリング４４を形成できるため、長さが揃ったコイルス
プリング４４を高精度且つ高効率に製造することができ
る。
スプリング３１を一括して切断し個片化されたコイルス
プリング４４を形成できるため、長さが揃ったコイルス
プリング４４を高精度且つ高効率に製造することができ
る。
【００５２】更に、コイルホルダー３７により、微細な
コイルスプリング４４を効率よく簡便に機能素子チップ
１のチップ電極２上に供給することができる。これによ
り、複数のコイルスプリング４４を機能素子チップ１に
一括して接続することができるため、縦型コイルスプリ
ング４を効率よく低コストで形成することができる。
コイルスプリング４４を効率よく簡便に機能素子チップ
１のチップ電極２上に供給することができる。これによ
り、複数のコイルスプリング４４を機能素子チップ１に
一括して接続することができるため、縦型コイルスプリ
ング４を効率よく低コストで形成することができる。
【００５３】なお、本実施例においては、機能素子チッ
プ１上に縦型コイルスプリング４を形成した後に、ウェ
ハ２４を各機能素子チップ１にダイシングする例を示し
たが、ウェハ２４を各機能素子チップ１にダイシングし
た後に、機能素子チップ１上に縦型コイルスプリング４
を形成してもよい。
プ１上に縦型コイルスプリング４を形成した後に、ウェ
ハ２４を各機能素子チップ１にダイシングする例を示し
たが、ウェハ２４を各機能素子チップ１にダイシングし
た後に、機能素子チップ１上に縦型コイルスプリング４
を形成してもよい。
【００５４】また、本実施例においては、機能素子チッ
プ１上に縦型コイルスプリング４を形成し、その後、縦
型コイルスプリング４を回路基板６に接続する例を示し
たが、本実施例において示した方法と同様の方法によ
り、回路基板６の表回路基板電極５上に縦型コイルスプ
リング４を形成し、その後、縦型コイルスプリング４に
機能素子チップ１を接続してもよい。
プ１上に縦型コイルスプリング４を形成し、その後、縦
型コイルスプリング４を回路基板６に接続する例を示し
たが、本実施例において示した方法と同様の方法によ
り、回路基板６の表回路基板電極５上に縦型コイルスプ
リング４を形成し、その後、縦型コイルスプリング４に
機能素子チップ１を接続してもよい。
【００５５】更に、本実施例においては、コイルスプリ
ング４４をメタル層３に加熱リフローにより接続する例
を示したが、熱圧着、超音波又はスクラブ等により接続
してもよい。
ング４４をメタル層３に加熱リフローにより接続する例
を示したが、熱圧着、超音波又はスクラブ等により接続
してもよい。
【００５６】次に、本発明の第２の実施例について説明
する。図６は本実施例に係る半導体装置４６ｂの構成を
示す側面図である。また、図７（ａ）は半導体装置４６
ｂにおけるコイルスプリング６７の形状を示す平面図で
あり、（ｂ）はその側面図である。図６に示すように、
半導体装置４６ｂにおいては、図１に示した前記第１の
実施例に係る半導体装置４６ａにおける縦型コイルスプ
リング４の代わりに、１ピッチ以下の長さに切断された
コイルスプリング６７が配置され、機能素子チップ１の
チップ電極２を回路基板６の表回路基板電極５に接続し
ている。
する。図６は本実施例に係る半導体装置４６ｂの構成を
示す側面図である。また、図７（ａ）は半導体装置４６
ｂにおけるコイルスプリング６７の形状を示す平面図で
あり、（ｂ）はその側面図である。図６に示すように、
半導体装置４６ｂにおいては、図１に示した前記第１の
実施例に係る半導体装置４６ａにおける縦型コイルスプ
リング４の代わりに、１ピッチ以下の長さに切断された
コイルスプリング６７が配置され、機能素子チップ１の
チップ電極２を回路基板６の表回路基板電極５に接続し
ている。
【００５７】図７（ａ）及び（ｂ）に示すように、コイ
ルスプリング６７の軸方向から見たその両端部の間の角
度（以下、中心角θという）は３６０°以下である。即
ち、コイルスプリング６７の形状は、軸方向から見ると
中心角３６０℃以下の扇形の外周をなし、軸方向に垂直
な方向から見るとＶ字形になっている。半導体装置４６
ｂにおけるコイルスプリング６７以外の構成は、前記第
１の実施例の半導体装置４６ａと同一である。
ルスプリング６７の軸方向から見たその両端部の間の角
度（以下、中心角θという）は３６０°以下である。即
ち、コイルスプリング６７の形状は、軸方向から見ると
中心角３６０℃以下の扇形の外周をなし、軸方向に垂直
な方向から見るとＶ字形になっている。半導体装置４６
ｂにおけるコイルスプリング６７以外の構成は、前記第
１の実施例の半導体装置４６ａと同一である。
【００５８】コイルスプリング６７は、例えば図２
（ａ）乃至（ｃ）に示すカット治具２９により、連続コ
イルスプリング３１を１ピッチ以下の長さに切断するこ
とにより形成される。本実施例に係る半導体装置４６ｂ
の製造方法におけるコイルスプリング６７以外の製造方
法は、前記第１の実施例に係る半導体装置４６ａの製造
方法と同一である。
（ａ）乃至（ｃ）に示すカット治具２９により、連続コ
イルスプリング３１を１ピッチ以下の長さに切断するこ
とにより形成される。本実施例に係る半導体装置４６ｂ
の製造方法におけるコイルスプリング６７以外の製造方
法は、前記第１の実施例に係る半導体装置４６ａの製造
方法と同一である。
【００５９】本実施例によれば、コイルスプリング６７
の長さを１ピッチ以下とすることにより、前記第１の実
施例と比較して、機能素子チップ１と回路基板６との間
においてインダクタンスの発生が少なく電気的ノイズが
少ない接続が可能となる。
の長さを１ピッチ以下とすることにより、前記第１の実
施例と比較して、機能素子チップ１と回路基板６との間
においてインダクタンスの発生が少なく電気的ノイズが
少ない接続が可能となる。
【００６０】また、図８は本実施例の変形例に係る半導
体装置４６ｃの構成を示す側面図である。半導体装置４
６ｃにおいては、図６に示す半導体装置４６ｂにおける
コイルスプリング６７の代わりに、コイルスプリング６
８が設けられている。コイルスプリング６８は、コイル
スプリング６７をその軸方向が回路基板６の表面に対し
て平行な方向（以下、水平方向という）になるように配
置したものである。これにより、半導体装置４６ｃにお
いては、半導体装置４６ｂと比較して、機能素子チップ
１と回路基板６との間において、インダクタンスの発生
がより少なく電気的ノイズがより少ない接続が可能とな
る。
体装置４６ｃの構成を示す側面図である。半導体装置４
６ｃにおいては、図６に示す半導体装置４６ｂにおける
コイルスプリング６７の代わりに、コイルスプリング６
８が設けられている。コイルスプリング６８は、コイル
スプリング６７をその軸方向が回路基板６の表面に対し
て平行な方向（以下、水平方向という）になるように配
置したものである。これにより、半導体装置４６ｃにお
いては、半導体装置４６ｂと比較して、機能素子チップ
１と回路基板６との間において、インダクタンスの発生
がより少なく電気的ノイズがより少ない接続が可能とな
る。
【００６１】次に、本発明の第３の実施例について説明
する。図９は本実施例に係る半導体装置４６ｄの構成を
示す側面図である。半導体装置４６ｄは、図１に示す半
導体装置４６ａにマザーボード９が接続された構成とな
っている。半導体装置４６ｄにおいては、マザーボード
９が設けられ、マザーボード９の上面にはマザーボード
電極８が設けられ、マザーボード電極８の上層には厚さ
０．０１乃至０．１μｍ程度のメタル層３が形成されて
いる。マザーボード９は、機能素子チップ１が接続され
た回路基板６を搭載するためのものである。マザーボー
ド９の上方には回路基板６が設けられ、回路基板６の上
面及び下面には夫々複数の表回路基板電極５及び裏回路
基板電極７が形成され、表回路基板電極５の上層及び裏
回路基板電極７の下層には厚さ０．０１乃至０．１μｍ
程度のメタル層３が形成されている。マザーボード電極
８と裏回路基板電極７との間には縦型コイルスプリング
４が設けられ、その両端部はマザーボード電極８の上層
のメタル層３及び裏回路基板電極７の下層のメタル層３
に夫々接続されている。縦型コイルスプリング４はらせ
ん状のスプリングであり、その軸方向は垂直方向に平行
である。
する。図９は本実施例に係る半導体装置４６ｄの構成を
示す側面図である。半導体装置４６ｄは、図１に示す半
導体装置４６ａにマザーボード９が接続された構成とな
っている。半導体装置４６ｄにおいては、マザーボード
９が設けられ、マザーボード９の上面にはマザーボード
電極８が設けられ、マザーボード電極８の上層には厚さ
０．０１乃至０．１μｍ程度のメタル層３が形成されて
いる。マザーボード９は、機能素子チップ１が接続され
た回路基板６を搭載するためのものである。マザーボー
ド９の上方には回路基板６が設けられ、回路基板６の上
面及び下面には夫々複数の表回路基板電極５及び裏回路
基板電極７が形成され、表回路基板電極５の上層及び裏
回路基板電極７の下層には厚さ０．０１乃至０．１μｍ
程度のメタル層３が形成されている。マザーボード電極
８と裏回路基板電極７との間には縦型コイルスプリング
４が設けられ、その両端部はマザーボード電極８の上層
のメタル層３及び裏回路基板電極７の下層のメタル層３
に夫々接続されている。縦型コイルスプリング４はらせ
ん状のスプリングであり、その軸方向は垂直方向に平行
である。
【００６２】また、表回路基板電極５の上層に形成され
たメタル層３上には、別の縦型コイルスプリング４が設
けられ、メタル層３を介して表回路基板電極５に接続さ
れている。縦型コイルスプリング４上には機能素子チッ
プ１が設けられており、機能素子チップ１の下面には複
数のチップ電極２が設けられ、チップ電極２の下層には
メタル層３が形成され、チップ電極２はメタル層３を介
して縦型コイルスプリング４に接続されている。このよ
うに、機能素子チップ１はチップ電極２、縦型コイルス
プリング４及び表回路基板電極５を介して回路基板６に
フリップチップ接続されている。
たメタル層３上には、別の縦型コイルスプリング４が設
けられ、メタル層３を介して表回路基板電極５に接続さ
れている。縦型コイルスプリング４上には機能素子チッ
プ１が設けられており、機能素子チップ１の下面には複
数のチップ電極２が設けられ、チップ電極２の下層には
メタル層３が形成され、チップ電極２はメタル層３を介
して縦型コイルスプリング４に接続されている。このよ
うに、機能素子チップ１はチップ電極２、縦型コイルス
プリング４及び表回路基板電極５を介して回路基板６に
フリップチップ接続されている。
【００６３】なお、本実施例における機能素子チップ
１、回路基板６及びメタル層３を構成する材料は、前記
第１の実施例と同様である。
１、回路基板６及びメタル層３を構成する材料は、前記
第１の実施例と同様である。
【００６４】次に、本実施例に係る半導体装置４６ｄの
製造に使用するカット治具４７について説明する。図１
０（ａ）及び（ｂ）はカット治具４７の構成を示し、
（ａ）は断面図、（ｂ）は正面図である。カット治具４
７は、図２（ａ）乃至（ｃ）に示すカット治具２９と同
様に、連続コイルスプリング３１を図９に示す機能素子
チップ１のチップ電極２の幅若しくは機能素子チップ１
と回路基板６との間の距離に相当する長さ又はマザーボ
ード電極８の幅若しくは回路基板６とマザーボード９と
の間の距離に相当する長さに切断し、図３（ａ）に示す
多数の個片化されたコイルスプリング４４を形成するた
めのものである。
製造に使用するカット治具４７について説明する。図１
０（ａ）及び（ｂ）はカット治具４７の構成を示し、
（ａ）は断面図、（ｂ）は正面図である。カット治具４
７は、図２（ａ）乃至（ｃ）に示すカット治具２９と同
様に、連続コイルスプリング３１を図９に示す機能素子
チップ１のチップ電極２の幅若しくは機能素子チップ１
と回路基板６との間の距離に相当する長さ又はマザーボ
ード電極８の幅若しくは回路基板６とマザーボード９と
の間の距離に相当する長さに切断し、図３（ａ）に示す
多数の個片化されたコイルスプリング４４を形成するた
めのものである。
【００６５】図１０（ａ）及び（ｂ）に示すように、カ
ット治具４７においては、パイプホルダー３５が設けら
れ、パイプホルダー３５の内部には、コイルスプリング
４４の外径よりも少し大きい内径を有する複数のカット
治具用透明パイプ３３が相互に平行に１列に配列して設
けられており、その配列のピッチは機能素子チップ１の
チップ電極２の形成ピッチと同じである。パイプホルダ
ー３５及びカット治具用透明パイプ３３はレーザ光２８
を透過させる透明物質により構成されている。また、カ
ット治具用透明パイプ３３は形状は直管状であり、両端
部に開口部を有し、内部がパイプ穴３４となっている。
ット治具４７においては、パイプホルダー３５が設けら
れ、パイプホルダー３５の内部には、コイルスプリング
４４の外径よりも少し大きい内径を有する複数のカット
治具用透明パイプ３３が相互に平行に１列に配列して設
けられており、その配列のピッチは機能素子チップ１の
チップ電極２の形成ピッチと同じである。パイプホルダ
ー３５及びカット治具用透明パイプ３３はレーザ光２８
を透過させる透明物質により構成されている。また、カ
ット治具用透明パイプ３３は形状は直管状であり、両端
部に開口部を有し、内部がパイプ穴３４となっている。
【００６６】次に、本実施例に係る半導体装置４６ｄの
製造方法について説明する。先ず、図１０に示すよう
に、カット治具４７のパイプ穴３４に連続コイルスプリ
ング３１を挿入する。次に、カット治具用透明パイプ３
３の側面に直交する方向からパイプホルダー３５に、カ
ット治具用透明パイプ３３の軸方向に所定のピッチで、
レーザ光２８を照射する。レーザ光２８の照射方法は、
カット治具用透明パイプ３３の軸方向に多数列配置され
たレーザ光２８をカット治具用透明パイプ３３の軸直交
方向にスキャンさせるか、又は、カット治具用透明パイ
プ３３の軸直交方向に延びるスリット状の開口部を有す
る遮蔽マスク（図示せず）を、パイプホルダー３５にお
けるレーザ光２８が照射する面を覆うように配置し、レ
ーザ光２８をこの遮蔽マスクの全面に照射する。このと
き、レーザ光２８は、パイプホルダー３５及びカット治
具用透明パイプ３３を透過して連続コイルスプリング３
１に到達し、連続コイルスプリング３１を切断し、図３
（ａ）に示す個片にカットされたコイルスプリング４４
を形成する。
製造方法について説明する。先ず、図１０に示すよう
に、カット治具４７のパイプ穴３４に連続コイルスプリ
ング３１を挿入する。次に、カット治具用透明パイプ３
３の側面に直交する方向からパイプホルダー３５に、カ
ット治具用透明パイプ３３の軸方向に所定のピッチで、
レーザ光２８を照射する。レーザ光２８の照射方法は、
カット治具用透明パイプ３３の軸方向に多数列配置され
たレーザ光２８をカット治具用透明パイプ３３の軸直交
方向にスキャンさせるか、又は、カット治具用透明パイ
プ３３の軸直交方向に延びるスリット状の開口部を有す
る遮蔽マスク（図示せず）を、パイプホルダー３５にお
けるレーザ光２８が照射する面を覆うように配置し、レ
ーザ光２８をこの遮蔽マスクの全面に照射する。このと
き、レーザ光２８は、パイプホルダー３５及びカット治
具用透明パイプ３３を透過して連続コイルスプリング３
１に到達し、連続コイルスプリング３１を切断し、図３
（ａ）に示す個片にカットされたコイルスプリング４４
を形成する。
【００６７】次に、図３（ａ）及び（ｂ）に示すコイル
ホルダー３７の上部開口部３６ａをカット治具４７のパ
イプ穴３４に当接させ、カット治具４７のパイプ穴３４
に収納されているコイルスプリング４４をコイルホルダ
ー３７のガイド穴３６に移し替える。
ホルダー３７の上部開口部３６ａをカット治具４７のパ
イプ穴３４に当接させ、カット治具４７のパイプ穴３４
に収納されているコイルスプリング４４をコイルホルダ
ー３７のガイド穴３６に移し替える。
【００６８】次に、図３（ｂ）及び図９に示すように、
前記第１の実施例と同様な方法でコイルホルダー３７を
使用して、コイルスプリング４４をマザーボード９のマ
ザーボード電極８上に接続し、マザーボード電極８上に
縦型コイルスプリング４を形成する。次に、縦型コイル
スプリング４上に回路基板６を配置し、回路基板６の下
面に形成されメタル層３を備える裏回路基板電極７を縦
型コイルスプリング４の上端部に接続する。
前記第１の実施例と同様な方法でコイルホルダー３７を
使用して、コイルスプリング４４をマザーボード９のマ
ザーボード電極８上に接続し、マザーボード電極８上に
縦型コイルスプリング４を形成する。次に、縦型コイル
スプリング４上に回路基板６を配置し、回路基板６の下
面に形成されメタル層３を備える裏回路基板電極７を縦
型コイルスプリング４の上端部に接続する。
【００６９】次に、前記第１の実施例と同様な方法によ
り、回路基板６上に縦型コイルスプリング４を形成し、
この上に機能素子チップ１を配置し、機能素子チップ１
のチップ電極２を回路基板６上の縦型コイルスプリング
４に接続する。このようにして、本実施例に係る半導体
基板４６ｄが形成される。
り、回路基板６上に縦型コイルスプリング４を形成し、
この上に機能素子チップ１を配置し、機能素子チップ１
のチップ電極２を回路基板６上の縦型コイルスプリング
４に接続する。このようにして、本実施例に係る半導体
基板４６ｄが形成される。
【００７０】本実施例の半導体装置４６ｄは、機能素子
チップ１と回路基板６との間及び回路基板６とマザーボ
ード９との間に縦型コイルスプリング４が設けられてい
るため、機能素子チップ１と回路基板６との間及び回路
基板６とマザーボード９との間の熱膨張差に起因する応
力を緩和することができる。これにより、機能素子チッ
プ１と回路基板６との間及び回路基板６とマザーボード
９との間の接続信頼性が向上すると共に、半導体装置の
設計自由度が増大する。
チップ１と回路基板６との間及び回路基板６とマザーボ
ード９との間に縦型コイルスプリング４が設けられてい
るため、機能素子チップ１と回路基板６との間及び回路
基板６とマザーボード９との間の熱膨張差に起因する応
力を緩和することができる。これにより、機能素子チッ
プ１と回路基板６との間及び回路基板６とマザーボード
９との間の接続信頼性が向上すると共に、半導体装置の
設計自由度が増大する。
【００７１】また、本実施例においては、カット治具４
７を使用しているため、コイルスプリング４４を精度よ
く一括して形成することができる。また、カット治具４
７のパイプ穴３４に収納された多数のコイルスプリング
４４を、そのままコイルホルダー３７に移し替えること
により、微細であるため取り扱いが困難なコイルスプリ
ング４４を容易に取り扱うことが可能となる。
７を使用しているため、コイルスプリング４４を精度よ
く一括して形成することができる。また、カット治具４
７のパイプ穴３４に収納された多数のコイルスプリング
４４を、そのままコイルホルダー３７に移し替えること
により、微細であるため取り扱いが困難なコイルスプリ
ング４４を容易に取り扱うことが可能となる。
【００７２】なお、本実施例においては、連続コイルス
プリング３１を切断してコイルスプリング４４を形成す
るためにカット治具４７を使用する例を示したが、図２
（ａ）乃至（ｃ）に示すカット治具２９を使用してもよ
い。また、前記第１及び第２の実施例において、カット
治具４７を使用することもできる。
プリング３１を切断してコイルスプリング４４を形成す
るためにカット治具４７を使用する例を示したが、図２
（ａ）乃至（ｃ）に示すカット治具２９を使用してもよ
い。また、前記第１及び第２の実施例において、カット
治具４７を使用することもできる。
【００７３】次に、本発明の第４の実施例について説明
する。図１１は本実施例に係る半導体装置４６ｅの構成
を示す側面図である。半導体装置４６ｅは、図１に示す
前記第１の実施例に係る半導体装置４６ａにおける縦型
コイルスプリング４の代わりに横型コイルスプリング１
０を設けた構成となっている。横型コイルスプリング１
０は、コイルスプリング４４を軸方向を水平方向にして
配置し、機能素子チップ１を横型コイルスプリング１０
を介して回路基板６に接続したものである。半導体装置
４６ｅにおける横型コイルスプリング１０以外の構成
は、図１に示す前記第１の実施例に係る半導体装置４６
ａの構成と同一である。
する。図１１は本実施例に係る半導体装置４６ｅの構成
を示す側面図である。半導体装置４６ｅは、図１に示す
前記第１の実施例に係る半導体装置４６ａにおける縦型
コイルスプリング４の代わりに横型コイルスプリング１
０を設けた構成となっている。横型コイルスプリング１
０は、コイルスプリング４４を軸方向を水平方向にして
配置し、機能素子チップ１を横型コイルスプリング１０
を介して回路基板６に接続したものである。半導体装置
４６ｅにおける横型コイルスプリング１０以外の構成
は、図１に示す前記第１の実施例に係る半導体装置４６
ａの構成と同一である。
【００７４】次に、本実施例に係る半導体装置４６ｅの
製造方法について説明する。図１２（ａ）乃至（ｃ）
は、半導体装置４６ｅの製造方法を工程順に示す側面図
である。先ず、図４に示すウェハ２４における機能素子
チップ１上に、図１２（ａ）に示すようにチップ電極２
を形成し、チップ電極２の上層にメタル層３を形成す
る。次に、メタル層３上に、コイルスプリング連結リー
ド２５により連結された複数の横型コイルスプリング１
０をその軸方向を機能素子チップ１の表面に平行な方
向、即ち水平方向になるように配置し、メタル層３を加
熱リフローすることにより横型コイルスプリング１０を
チップ電極２に接続する。
製造方法について説明する。図１２（ａ）乃至（ｃ）
は、半導体装置４６ｅの製造方法を工程順に示す側面図
である。先ず、図４に示すウェハ２４における機能素子
チップ１上に、図１２（ａ）に示すようにチップ電極２
を形成し、チップ電極２の上層にメタル層３を形成す
る。次に、メタル層３上に、コイルスプリング連結リー
ド２５により連結された複数の横型コイルスプリング１
０をその軸方向を機能素子チップ１の表面に平行な方
向、即ち水平方向になるように配置し、メタル層３を加
熱リフローすることにより横型コイルスプリング１０を
チップ電極２に接続する。
【００７５】次に、図１２（ｂ）に示すように、機能素
子チップ１上に、チップ電極２、メタル層３及びコイル
スプリング連結リード２５により連結された複数の横型
コイルスプリング１０を覆うように感光性レジスト２６
を塗布する。次に、感光性レジスト２６を露光及び現像
することによって、コイルスプリング連結リード２５を
感光性レジスト２６から露出させる。
子チップ１上に、チップ電極２、メタル層３及びコイル
スプリング連結リード２５により連結された複数の横型
コイルスプリング１０を覆うように感光性レジスト２６
を塗布する。次に、感光性レジスト２６を露光及び現像
することによって、コイルスプリング連結リード２５を
感光性レジスト２６から露出させる。
【００７６】次に、図１２（ｃ）に示すように、エッチ
ングを行い、コイルスプリング連結リード２５を除去し
各横型コイルスプリング１０を分離する。このとき、横
型コイルスプリング１０は感光性レジスト２６によりエ
ッチングから保護される。次に、感光性レジスト２６を
除去し、ウェハ２４をダイシングし、各機能素子チップ
１に切り分ける。
ングを行い、コイルスプリング連結リード２５を除去し
各横型コイルスプリング１０を分離する。このとき、横
型コイルスプリング１０は感光性レジスト２６によりエ
ッチングから保護される。次に、感光性レジスト２６を
除去し、ウェハ２４をダイシングし、各機能素子チップ
１に切り分ける。
【００７７】次に、図１１に示すように、横型コイルス
プリング１０に回路基板６を接続することにより、半導
体装置４６ｅが形成される。
プリング１０に回路基板６を接続することにより、半導
体装置４６ｅが形成される。
【００７８】本実施例の半導体装置４６ｅにおける機能
素子チップ１、回路基板６及びメタル層３の材料は前記
第１の実施例と同様である。また、本実施例において
は、横型コイルスプリング１０をメタル層３に加熱リフ
ローにより接続する例を示したが、熱圧着、超音波又は
スクラブ等により接続してもよい。
素子チップ１、回路基板６及びメタル層３の材料は前記
第１の実施例と同様である。また、本実施例において
は、横型コイルスプリング１０をメタル層３に加熱リフ
ローにより接続する例を示したが、熱圧着、超音波又は
スクラブ等により接続してもよい。
【００７９】本実施例においては、機能素子チップ１が
回路基板６に横型コイルスプリング１０によって接続さ
れているため、機能素子チップ１と回路基板６との間の
熱膨張差によって生じる接続部分への応力集中を横型コ
イルスプリング１０のスプリング特性によって吸収で
き、機能素子チップ１と回路基板６との間のフリップチ
ップ接続の信頼性を向上させることができる。また、こ
れにより、機能素子チップ１及び回路基板６の材料選定
が容易となる。
回路基板６に横型コイルスプリング１０によって接続さ
れているため、機能素子チップ１と回路基板６との間の
熱膨張差によって生じる接続部分への応力集中を横型コ
イルスプリング１０のスプリング特性によって吸収で
き、機能素子チップ１と回路基板６との間のフリップチ
ップ接続の信頼性を向上させることができる。また、こ
れにより、機能素子チップ１及び回路基板６の材料選定
が容易となる。
【００８０】また、前記第１の実施例と比較して、横型
コイルスプリング１０がチップ電極２及び表回路基板電
極５に夫々複数の点において接続されるため、水平方向
の応力をより効果的に吸収できると共に、横型コイルス
プリング１０とチップ電極２及び表回路基板電極５との
間の接続信頼性がより向上する。また、横型コイルスプ
リング１０における電気的ノイズの発生が少ない。
コイルスプリング１０がチップ電極２及び表回路基板電
極５に夫々複数の点において接続されるため、水平方向
の応力をより効果的に吸収できると共に、横型コイルス
プリング１０とチップ電極２及び表回路基板電極５との
間の接続信頼性がより向上する。また、横型コイルスプ
リング１０における電気的ノイズの発生が少ない。
【００８１】更に、本実施例においては、前述の如く、
複数のチップ電極２上にコイルスプリングリード２５に
より連結された横型コイルスプリング１０を同時に接合
し、その後コイルスプリングリード２５を除去すること
により、各チップ電極２上に横型コイルスプリング１０
を一括して効率良く低コストで形成することができる。
複数のチップ電極２上にコイルスプリングリード２５に
より連結された横型コイルスプリング１０を同時に接合
し、その後コイルスプリングリード２５を除去すること
により、各チップ電極２上に横型コイルスプリング１０
を一括して効率良く低コストで形成することができる。
【００８２】次に、本発明の第５の実施例について説明
する。図１３は本実施例に係る半導体装置４６ｆの構成
を示す側面図である。半導体装置４６ｆの構成は、図９
に示す前記第３の実施例に係る半導体装置４６ｄにおけ
る縦型コイルスプリング４を横型コイルスプリング１０
に置き換えたものである。半導体装置４６ｆにおける横
型コイルスプリング１０以外の構成は半導体装置４６ｄ
の構成と同一である。
する。図１３は本実施例に係る半導体装置４６ｆの構成
を示す側面図である。半導体装置４６ｆの構成は、図９
に示す前記第３の実施例に係る半導体装置４６ｄにおけ
る縦型コイルスプリング４を横型コイルスプリング１０
に置き換えたものである。半導体装置４６ｆにおける横
型コイルスプリング１０以外の構成は半導体装置４６ｄ
の構成と同一である。
【００８３】次に、本実施例に係る半導体装置４６ｆの
製造方法について説明する。図１４は半導体装置４６ｆ
の製造方法を示す側面図である。先ず、図４に示すウェ
ハ２４における機能素子チップ１上に、図１４に示すよ
うにチップ電極２を形成し、チップ電極２の上層にメタ
ル層３を形成する。次に、メタル層３上に、コイルスプ
リング連結リード２５により連結された複数の横型コイ
ルスプリング１０をその軸方向が水平方向になるように
配置し、メタル層３を加熱リフローすることにより横型
コイルスプリング１０をチップ電極２に接続する。
製造方法について説明する。図１４は半導体装置４６ｆ
の製造方法を示す側面図である。先ず、図４に示すウェ
ハ２４における機能素子チップ１上に、図１４に示すよ
うにチップ電極２を形成し、チップ電極２の上層にメタ
ル層３を形成する。次に、メタル層３上に、コイルスプ
リング連結リード２５により連結された複数の横型コイ
ルスプリング１０をその軸方向が水平方向になるように
配置し、メタル層３を加熱リフローすることにより横型
コイルスプリング１０をチップ電極２に接続する。
【００８４】次に、ＹＡＧ又は炭酸ガスレーザー等のレ
ーザ光２８をコイルスプリング連結リード２５に照射す
ることにより、コイルスプリング連結リード２５を切断
し、各横型コイルスプリング１０を分離する。次に、ウ
ェハ２４をダイシングし、各機能素子チップ１に切り分
ける。
ーザ光２８をコイルスプリング連結リード２５に照射す
ることにより、コイルスプリング連結リード２５を切断
し、各横型コイルスプリング１０を分離する。次に、ウ
ェハ２４をダイシングし、各機能素子チップ１に切り分
ける。
【００８５】一方、図１４に示す方法と同様の方法によ
り、マザーボード９上に設けられたマザーボード電極８
（図９参照）上に横型コイルスプリング１０を形成す
る。
り、マザーボード９上に設けられたマザーボード電極８
（図９参照）上に横型コイルスプリング１０を形成す
る。
【００８６】次に、図１３に示すように、マザーボード
９上に回路基板６を配置し、マザーボード電極８上の横
型コイルスプリング１０に回路基板６の裏回路基板電極
７を接続する。次に、前述の工程により横型コイルスプ
リング１０を形成した機能素子チップ１を回路基板６上
に配置し、横型コイルスプリング１０を回路基板６の表
回路基板電極５に接続し、半導体装置４６ｆを形成す
る。
９上に回路基板６を配置し、マザーボード電極８上の横
型コイルスプリング１０に回路基板６の裏回路基板電極
７を接続する。次に、前述の工程により横型コイルスプ
リング１０を形成した機能素子チップ１を回路基板６上
に配置し、横型コイルスプリング１０を回路基板６の表
回路基板電極５に接続し、半導体装置４６ｆを形成す
る。
【００８７】本実施例によれば、マザーボード９を回路
基板６に横型コイルスプリング１０を介して接続するこ
とにより、マザーボード９と回路基板６との間の熱膨張
差を横型コイルスプリング１０により吸収し接続信頼性
を向上させると共に、前記第３の実施例における半導体
装置４６ｄと比較して、水平方向の応力をより効果的に
吸収でき、電気的ノイズが少なく、接続信頼性がより優
れた半導体装置を得ることができる。
基板６に横型コイルスプリング１０を介して接続するこ
とにより、マザーボード９と回路基板６との間の熱膨張
差を横型コイルスプリング１０により吸収し接続信頼性
を向上させると共に、前記第３の実施例における半導体
装置４６ｄと比較して、水平方向の応力をより効果的に
吸収でき、電気的ノイズが少なく、接続信頼性がより優
れた半導体装置を得ることができる。
【００８８】また、本実施例においては、コイルスプリ
ング連結リード２５をレーザ光２８により切断すること
により、前記第４の実施例と比較して、コイルスプリン
グ連結リード２５の切断に要する工程を簡略化すること
ができる。
ング連結リード２５をレーザ光２８により切断すること
により、前記第４の実施例と比較して、コイルスプリン
グ連結リード２５の切断に要する工程を簡略化すること
ができる。
【００８９】なお、本実施例においては、コイルスプリ
ング連結リード２５をレーザ光２８により切断する方法
を示したが、前記第４の実施例において示したコイルス
プリング連結リード２５をエッチングにより切断する方
法によって、半導体装置４６ｆを製造してもよい。ま
た、前記第４の実施例における半導体装置４６ｅを、本
実施例において示したコイルスプリング連結リード２５
をレーザ光２８により切断する方法によって製造するこ
とも可能である。
ング連結リード２５をレーザ光２８により切断する方法
を示したが、前記第４の実施例において示したコイルス
プリング連結リード２５をエッチングにより切断する方
法によって、半導体装置４６ｆを製造してもよい。ま
た、前記第４の実施例における半導体装置４６ｅを、本
実施例において示したコイルスプリング連結リード２５
をレーザ光２８により切断する方法によって製造するこ
とも可能である。
【００９０】図１５は、本実施例の変形例における半導
体装置の製造方法を示す模式図である。図１５に示すよ
うに、本変形例においては、予め、横型コイルスプリン
グ１０における接続部分、即ち、図１５におけるめっき
部分４８に、濡れ性が良好な金属をめっきする。めっき
する金属は、Ａｕ、Ｃｕ、Ｒｄ、Ａｇ、Ｓｎ、Ｐｄから
なる群より選択される１種の金属若しくは２種以上の金
属からなる合金又はＳｎとＰｂとの２層膜等が好適であ
る。めっきの膜厚は０．２乃至１０μｍ程度が好適であ
る。また、めっき方法には電解めっき法、ディップ法又
は蒸着法等がある。これにより、横型コイルスプリング
１０とチップ電極２、表回路基板電極６、裏回路基板電
極６及びマザーボード電極８との接続をより良好にする
ことができる。
体装置の製造方法を示す模式図である。図１５に示すよ
うに、本変形例においては、予め、横型コイルスプリン
グ１０における接続部分、即ち、図１５におけるめっき
部分４８に、濡れ性が良好な金属をめっきする。めっき
する金属は、Ａｕ、Ｃｕ、Ｒｄ、Ａｇ、Ｓｎ、Ｐｄから
なる群より選択される１種の金属若しくは２種以上の金
属からなる合金又はＳｎとＰｂとの２層膜等が好適であ
る。めっきの膜厚は０．２乃至１０μｍ程度が好適であ
る。また、めっき方法には電解めっき法、ディップ法又
は蒸着法等がある。これにより、横型コイルスプリング
１０とチップ電極２、表回路基板電極６、裏回路基板電
極６及びマザーボード電極８との接続をより良好にする
ことができる。
【００９１】次に、本発明の第６の実施例について説明
する。図１６は本実施例に係る半導体装置４６ｇの構成
を示す側面図である。半導体装置４６ｇの構成は、図１
に示す前記第１の実施例に係る半導体装置４６ａにおけ
る縦型コイルスプリング４の一部を横型コイルスプリン
グ１０に置き換え、また、回路基板６をマザーボード９
に置き換えたものである。半導体装置４６ｇにおいて
は、マザーボード９が設けられ、マザーボード９の上面
に複数のマザーボード電極８が形成され、マザーボード
電極８の上層にメタル層３が形成されている。また、一
部のマザーボード電極８上には縦型コイルスプリング４
が設けられ、残りのマザーボード電極８上には横型コイ
ルスプリング１０が設けられている。更に、縦型コイル
スプリング４又は横型コイルスプリング１０上には、下
面にチップ電極２が形成された機能素子チップ１が設け
られている。機能素子チップ１のチップ電極２は下層に
メタル層３が形成され、縦型コイルスプリング４又は横
型コイルスプリング１０を介してマザーボード電極８に
接続されている。なお、機能素子チップ１及びメタル層
３を構成する材料は、前記第１の実施例と同一である。
する。図１６は本実施例に係る半導体装置４６ｇの構成
を示す側面図である。半導体装置４６ｇの構成は、図１
に示す前記第１の実施例に係る半導体装置４６ａにおけ
る縦型コイルスプリング４の一部を横型コイルスプリン
グ１０に置き換え、また、回路基板６をマザーボード９
に置き換えたものである。半導体装置４６ｇにおいて
は、マザーボード９が設けられ、マザーボード９の上面
に複数のマザーボード電極８が形成され、マザーボード
電極８の上層にメタル層３が形成されている。また、一
部のマザーボード電極８上には縦型コイルスプリング４
が設けられ、残りのマザーボード電極８上には横型コイ
ルスプリング１０が設けられている。更に、縦型コイル
スプリング４又は横型コイルスプリング１０上には、下
面にチップ電極２が形成された機能素子チップ１が設け
られている。機能素子チップ１のチップ電極２は下層に
メタル層３が形成され、縦型コイルスプリング４又は横
型コイルスプリング１０を介してマザーボード電極８に
接続されている。なお、機能素子チップ１及びメタル層
３を構成する材料は、前記第１の実施例と同一である。
【００９２】次に、本実施例に係る半導体装置４６ｇの
製造方法について説明する。図１７は本実施例に係る半
導体装置４６ｇの製造方法を示す断面図である。図１７
に示すように、リソグラフィー技術及び異方性エッチン
グ技術により、シリコン基板の表面にＶ溝４１を形成
し、表面にＶ溝４１を有するシリコンテンプレート４２
を作製する。このとき、Ｖ溝４１の配列パターンは機能
素子チップ１におけるチップ電極２の配列パターンを反
転させたパターンとする。
製造方法について説明する。図１７は本実施例に係る半
導体装置４６ｇの製造方法を示す断面図である。図１７
に示すように、リソグラフィー技術及び異方性エッチン
グ技術により、シリコン基板の表面にＶ溝４１を形成
し、表面にＶ溝４１を有するシリコンテンプレート４２
を作製する。このとき、Ｖ溝４１の配列パターンは機能
素子チップ１におけるチップ電極２の配列パターンを反
転させたパターンとする。
【００９３】次に、シリコンテンプレート４２のＶ溝４
１の一部にコイルスプリング連結リード２５により連結
された横型コイルスプリング１０を軸方向が水平方向に
なるように配置する。次に、図３（ｂ）に示す吸着ホル
ダー３９を使用して、下面にチップ電極２が形成された
機能素子チップ１を吸着し、横型コイルスプリング１０
上に位置決めしてチップ電極２を横型コイルスプリング
１０に当接させ、チップ電極２の表層に形成されている
メタル層３を加熱リフローすることにより、一部のチッ
プ電極２を横型コイルスプリング１０に接続する。
１の一部にコイルスプリング連結リード２５により連結
された横型コイルスプリング１０を軸方向が水平方向に
なるように配置する。次に、図３（ｂ）に示す吸着ホル
ダー３９を使用して、下面にチップ電極２が形成された
機能素子チップ１を吸着し、横型コイルスプリング１０
上に位置決めしてチップ電極２を横型コイルスプリング
１０に当接させ、チップ電極２の表層に形成されている
メタル層３を加熱リフローすることにより、一部のチッ
プ電極２を横型コイルスプリング１０に接続する。
【００９４】次に、図１２（ｂ）及び（ｃ）に示す方法
又は図１４に示す方法により、コイルスプリング連結リ
ード２５を切断する。
又は図１４に示す方法により、コイルスプリング連結リ
ード２５を切断する。
【００９５】次に、前記第１の実施例に示した方法によ
り、残りのチップ電極２上に縦型コイルスプリング４を
形成する。このようにして形成した横型コイルスプリン
グ１０及び縦型コイルスプリング４をマザーボード９の
マザーボード電極８に接続し、図１６に示す半導体装置
４６ｇを形成する。
り、残りのチップ電極２上に縦型コイルスプリング４を
形成する。このようにして形成した横型コイルスプリン
グ１０及び縦型コイルスプリング４をマザーボード９の
マザーボード電極８に接続し、図１６に示す半導体装置
４６ｇを形成する。
【００９６】本発明においては、機能素子チップ１がマ
ザーボード９に縦型コイルスプリング４及び横型コイル
スプリング１０によって接続されているため、機能素子
チップ１及びマザーボード９の材料の熱膨張差によって
生じ、接続部の位置によりその大きさ及び方向が異なる
応力が、縦型コイルスプリング４及び横型コイルスプリ
ング１０のスプリング特性によって最適に吸収できるた
め、機能素子チップ１とマザーボード９との間のフリッ
プチップ接続の信頼性が向上する。また、機能素子チッ
プ１及びマザーボード９の材料選定が容易となる。
ザーボード９に縦型コイルスプリング４及び横型コイル
スプリング１０によって接続されているため、機能素子
チップ１及びマザーボード９の材料の熱膨張差によって
生じ、接続部の位置によりその大きさ及び方向が異なる
応力が、縦型コイルスプリング４及び横型コイルスプリ
ング１０のスプリング特性によって最適に吸収できるた
め、機能素子チップ１とマザーボード９との間のフリッ
プチップ接続の信頼性が向上する。また、機能素子チッ
プ１及びマザーボード９の材料選定が容易となる。
【００９７】また、本実施例においては、表面にＶ溝４
１が形成されたシリコンテンプレート４２を使用するこ
とにより、横型コイルスプリング１０の位置決めを高精
度に行うことができる。これにより、横型コイルスプリ
ング１０を機能素子チップ１へ高精度に一括して接続す
ることができる。
１が形成されたシリコンテンプレート４２を使用するこ
とにより、横型コイルスプリング１０の位置決めを高精
度に行うことができる。これにより、横型コイルスプリ
ング１０を機能素子チップ１へ高精度に一括して接続す
ることができる。
【００９８】なお、本実施例において示したシリコンテ
ンプレート４２を使用する方法は、前記第４及び第５の
実施例に適用することもできる。また、この方法によ
り、機能素子チップ１だけでなく、マザーボード９及び
回路基板６に横型コイルスプリング１０を接続すること
もできる。
ンプレート４２を使用する方法は、前記第４及び第５の
実施例に適用することもできる。また、この方法によ
り、機能素子チップ１だけでなく、マザーボード９及び
回路基板６に横型コイルスプリング１０を接続すること
もできる。
【００９９】次に、本発明の第７の実施例について説明
する。図１８は本実施例に係る半導体装置４６ｈの構成
を示す側面図である。図１８に示すように、半導体装置
４６ｈにおいては、機能素子チップ１とマザーボード９
とが、２種類以上且つ２方向以上のコイルスプリングに
よりフリップチップ接続されている。即ち、チップ電極
２はマザーボード電極８に、縦型コイルスプリング４、
他の縦型コイルスプリング６９及び横型コイルスプリン
グ１０により電気的及び機械的に接続されている。
する。図１８は本実施例に係る半導体装置４６ｈの構成
を示す側面図である。図１８に示すように、半導体装置
４６ｈにおいては、機能素子チップ１とマザーボード９
とが、２種類以上且つ２方向以上のコイルスプリングに
よりフリップチップ接続されている。即ち、チップ電極
２はマザーボード電極８に、縦型コイルスプリング４、
他の縦型コイルスプリング６９及び横型コイルスプリン
グ１０により電気的及び機械的に接続されている。
【０１００】図１９は縦型コイルスプリング６９の形状
を示す側面図である。図１９に示すように、縦型コイル
スプリング６９は、半径が異なる２つの部分、即ち、小
半径部６９ａ及び大半径部６９ｂを有している。本実施
例に係る半導体装置４６ｈの製造方法は、前記第６の実
施例において示した製造方法と同一である。
を示す側面図である。図１９に示すように、縦型コイル
スプリング６９は、半径が異なる２つの部分、即ち、小
半径部６９ａ及び大半径部６９ｂを有している。本実施
例に係る半導体装置４６ｈの製造方法は、前記第６の実
施例において示した製造方法と同一である。
【０１０１】本実施例においては、機能素子チップ１と
マザーボード９とを２種類以上且つ２方向以上のコイル
スプリングにより接続することにより、接続部の位置に
より大きさ及び方向が異なる接続部への応力集中を効果
的に緩和することができる。また、複数のコイルスプリ
ングを無方向的に配置すると、フリップチップ接続後の
半導体装置全体から接続部分に加えられる応力を、いず
れの方向に対しても等方的に緩和することができる。
マザーボード９とを２種類以上且つ２方向以上のコイル
スプリングにより接続することにより、接続部の位置に
より大きさ及び方向が異なる接続部への応力集中を効果
的に緩和することができる。また、複数のコイルスプリ
ングを無方向的に配置すると、フリップチップ接続後の
半導体装置全体から接続部分に加えられる応力を、いず
れの方向に対しても等方的に緩和することができる。
【０１０２】図２０（ａ）及び（ｂ）は、本実施例の変
形例におけるコイルスプリングの形状を示す側面図であ
る。図２０（ａ）に示すコイルスプリング７０ａは、３
本の横型コイルスプリング１０を連結して３角形状を形
成している。また、図２０（ｂ）に示すコイルスプリン
グ７０ｂは、４本の横型コイルスプリング１０を連結し
て４角形状を形成している。本変形例においては、図１
８に示す半導体装置４６ｈを製造する工程において、チ
ップ電極２上にコイルスプリング７０ａ及び７０ｂを接
続し、接続後コイルスプリング７０ａ及び７０ｂを切断
する。これにより、軸方向が異なる複数の横型コイルス
プリング１０をチップ電極２に一括して接続することが
できる。なお、本変形例における半導体装置の構成は、
図１８に示す半導体装置４６ｈの構成と同一である。
形例におけるコイルスプリングの形状を示す側面図であ
る。図２０（ａ）に示すコイルスプリング７０ａは、３
本の横型コイルスプリング１０を連結して３角形状を形
成している。また、図２０（ｂ）に示すコイルスプリン
グ７０ｂは、４本の横型コイルスプリング１０を連結し
て４角形状を形成している。本変形例においては、図１
８に示す半導体装置４６ｈを製造する工程において、チ
ップ電極２上にコイルスプリング７０ａ及び７０ｂを接
続し、接続後コイルスプリング７０ａ及び７０ｂを切断
する。これにより、軸方向が異なる複数の横型コイルス
プリング１０をチップ電極２に一括して接続することが
できる。なお、本変形例における半導体装置の構成は、
図１８に示す半導体装置４６ｈの構成と同一である。
【０１０３】また、図２１（ａ）乃至（ｃ）及び図２２
（ａ）乃至（ｃ）は本実施例の他の変形例における縦型
コイルスプリングの形状を示す模式図である。図２１
（ａ）に示す狭ピッチコイルスプリング７１は縦型コイ
ルスプリング４と比較してピッチが狭くなっている。図
２１（ｂ）に示す広ピッチコイルスプリング７２は縦型
コイルスプリング４と比較してピッチが広くなってい
る。図２１（ｃ）に示す間欠コイルスプリング７３はコ
イル部７３ａと直線部７３ｂとから構成されている。図
２２（ａ）に示す間欠コイルスプリング７４もコイル部
７４ａと直線部７４ｂとから構成されているが、軸方向
から見た直線部７４ｂの位置が間欠コイルスプリング７
３とは異なっている。図２２（ｂ）に示す間欠コイルス
プリング７５は、狭ピッチ部７５ａ、広ピッチ部７５ｂ
及び直線部７５ｃから構成されている。図２２（ｃ）に
示す間欠コイルスプリング７６は、コイルの半径が周期
的に連続的に変化している。このような種々の形状のコ
イルスプリングを使用することにより、コイルスプリン
グのばね定数を一定値ではなく、コイルスプリングに印
加される応力の大きさ及び方向により最適に変化させる
ことが可能となる。
（ａ）乃至（ｃ）は本実施例の他の変形例における縦型
コイルスプリングの形状を示す模式図である。図２１
（ａ）に示す狭ピッチコイルスプリング７１は縦型コイ
ルスプリング４と比較してピッチが狭くなっている。図
２１（ｂ）に示す広ピッチコイルスプリング７２は縦型
コイルスプリング４と比較してピッチが広くなってい
る。図２１（ｃ）に示す間欠コイルスプリング７３はコ
イル部７３ａと直線部７３ｂとから構成されている。図
２２（ａ）に示す間欠コイルスプリング７４もコイル部
７４ａと直線部７４ｂとから構成されているが、軸方向
から見た直線部７４ｂの位置が間欠コイルスプリング７
３とは異なっている。図２２（ｂ）に示す間欠コイルス
プリング７５は、狭ピッチ部７５ａ、広ピッチ部７５ｂ
及び直線部７５ｃから構成されている。図２２（ｃ）に
示す間欠コイルスプリング７６は、コイルの半径が周期
的に連続的に変化している。このような種々の形状のコ
イルスプリングを使用することにより、コイルスプリン
グのばね定数を一定値ではなく、コイルスプリングに印
加される応力の大きさ及び方向により最適に変化させる
ことが可能となる。
【０１０４】次に、本発明の第８の実施例について説明
する。図２３は本実施例に係る半導体装置４６ｉの構成
を示す側面図である。半導体装置４６ｉは、図９に示す
半導体装置４６ｄにおける回路基板６とマザーボード９
との間の縦型コイルスプリング４の代わりに導電性バン
プ１１を設けたものである。半導体装置４６ｉにおける
導電性バンプ１１以外の構成は、半導体装置４６ｄと同
一である。
する。図２３は本実施例に係る半導体装置４６ｉの構成
を示す側面図である。半導体装置４６ｉは、図９に示す
半導体装置４６ｄにおける回路基板６とマザーボード９
との間の縦型コイルスプリング４の代わりに導電性バン
プ１１を設けたものである。半導体装置４６ｉにおける
導電性バンプ１１以外の構成は、半導体装置４６ｄと同
一である。
【０１０５】回路基板６とマザーボード９との間の熱膨
張差に起因する応力があまり大きくない場合には、本実
施例に示すように、回路基板６とマザーボード９とを導
電性バンプ１１により接続することにより、キャリアー
基板６とマザーボード９との間の耐震性を向上させるこ
とが可能となる。これにより、耐震性及び接続信頼性が
高いフリップチップ接続構造を有する半導体装置が得ら
れると共に、機能素子チップ１、回路基板６及びマザー
ボード９の構造及び材料等の選定が容易となる。なお、
本実施例においては、機能素子チップ１と回路基板６と
の接続に縦型コイルスプリング４を使用する例を示した
が、横型コイルスプリングを使用してもよい。
張差に起因する応力があまり大きくない場合には、本実
施例に示すように、回路基板６とマザーボード９とを導
電性バンプ１１により接続することにより、キャリアー
基板６とマザーボード９との間の耐震性を向上させるこ
とが可能となる。これにより、耐震性及び接続信頼性が
高いフリップチップ接続構造を有する半導体装置が得ら
れると共に、機能素子チップ１、回路基板６及びマザー
ボード９の構造及び材料等の選定が容易となる。なお、
本実施例においては、機能素子チップ１と回路基板６と
の接続に縦型コイルスプリング４を使用する例を示した
が、横型コイルスプリングを使用してもよい。
【０１０６】次に、本発明の第９の実施例について説明
する。図２４は本実施例に係る半導体装置４６ｊの構成
を示す断面図である。図２４に示すように、半導体装置
４６ｊにおいては、図１１に示す半導体装置４６ｅにヒ
ートシンク１２が取り付けられた構成となっている。即
ち、回路基板６上に横型コイルスプリング１０が設けら
れ、横型コイルスプリング１０上に機能素子チップ１が
設けられ、機能素子チップ１は横型コイルスプリング１
０を介して回路基板６に接続されている。そして、機能
素子チップ１の裏面、即ち、横型コイルスプリング１０
が接続されていない側の面には、ヒートシンク１２が高
熱伝導性樹脂、ハンダ又はＡｕ−Ｓｉ等の接合材（図示
せず）を介して接合されている。このとき使用する接合
材は、必ずしも熱膨張係数が低い材料又は熱膨張係数が
バンプ接続材料の熱膨張係数に整合した材料である必要
はなく、任意の特性のものでよい。
する。図２４は本実施例に係る半導体装置４６ｊの構成
を示す断面図である。図２４に示すように、半導体装置
４６ｊにおいては、図１１に示す半導体装置４６ｅにヒ
ートシンク１２が取り付けられた構成となっている。即
ち、回路基板６上に横型コイルスプリング１０が設けら
れ、横型コイルスプリング１０上に機能素子チップ１が
設けられ、機能素子チップ１は横型コイルスプリング１
０を介して回路基板６に接続されている。そして、機能
素子チップ１の裏面、即ち、横型コイルスプリング１０
が接続されていない側の面には、ヒートシンク１２が高
熱伝導性樹脂、ハンダ又はＡｕ−Ｓｉ等の接合材（図示
せず）を介して接合されている。このとき使用する接合
材は、必ずしも熱膨張係数が低い材料又は熱膨張係数が
バンプ接続材料の熱膨張係数に整合した材料である必要
はなく、任意の特性のものでよい。
【０１０７】また、ヒートシンク１２と回路基板６との
パッケージ構造は、ヒートシンク１２と回路基板６との
間隔調整のためのスペーサー１４をボルト１３によって
固定した構造となっている。即ち、ヒートシンク１２と
回路基板６との間にはスペーサ−１４が配置されてお
り、ボルト１３が回路基板６及びスペーサー１４をこの
順に貫通してヒートシンク１２に達するように設けら
れ、回路基板６及びスペーサー１４をヒートシンク１２
に連結させている。更に、ヒートシンク１２、スペーサ
−１４及び回路基板６によって封止された空間は不活性
ガスによって充填されている。
パッケージ構造は、ヒートシンク１２と回路基板６との
間隔調整のためのスペーサー１４をボルト１３によって
固定した構造となっている。即ち、ヒートシンク１２と
回路基板６との間にはスペーサ−１４が配置されてお
り、ボルト１３が回路基板６及びスペーサー１４をこの
順に貫通してヒートシンク１２に達するように設けら
れ、回路基板６及びスペーサー１４をヒートシンク１２
に連結させている。更に、ヒートシンク１２、スペーサ
−１４及び回路基板６によって封止された空間は不活性
ガスによって充填されている。
【０１０８】本実施例においては、ヒートシンク１２を
機能素子チップ１の裏面に直接接合することにより、機
能素子チップ１が高消費電力型機能素子であっても、機
能素子チップ１が発熱する熱をヒートシンク１２により
効果的に放出することができる。また、ヒートシンク１
２と回路基板６との間及び機能素子チップ１と回路基板
６との間の熱膨張差による応力が横型コイルスプリング
１０によって吸収されるため、これらの応力について考
慮する必要がない構造となっている。そのため、熱膨張
差を考慮してスペーサー１４の寸法及び材料等を微妙に
調整することが不要になる。これにより、機能素子チッ
プ１、回路基板６及びヒートシンク１２等の構造の選択
肢が増えると共に、実装が容易となり、ヒートシンク付
き半導体装置の構造の単純化が可能となると共に、パッ
ケージコストが低い高消費電力型機能素子を搭載したフ
リップチップ型半導体装置を得ることができる。なお、
横型コイルスプリング４の代わりに縦型コイルスプリン
グを使用しても何ら差し支えない。
機能素子チップ１の裏面に直接接合することにより、機
能素子チップ１が高消費電力型機能素子であっても、機
能素子チップ１が発熱する熱をヒートシンク１２により
効果的に放出することができる。また、ヒートシンク１
２と回路基板６との間及び機能素子チップ１と回路基板
６との間の熱膨張差による応力が横型コイルスプリング
１０によって吸収されるため、これらの応力について考
慮する必要がない構造となっている。そのため、熱膨張
差を考慮してスペーサー１４の寸法及び材料等を微妙に
調整することが不要になる。これにより、機能素子チッ
プ１、回路基板６及びヒートシンク１２等の構造の選択
肢が増えると共に、実装が容易となり、ヒートシンク付
き半導体装置の構造の単純化が可能となると共に、パッ
ケージコストが低い高消費電力型機能素子を搭載したフ
リップチップ型半導体装置を得ることができる。なお、
横型コイルスプリング４の代わりに縦型コイルスプリン
グを使用しても何ら差し支えない。
【０１０９】次に、本発明の第１０の実施例について説
明する。図２５は本実施例に係る半導体装置４６ｋの構
成を示す断面図である。図２５に示すように、半導体装
置４６ｋにはキャビティー１５ａを有するパッケージ１
５が設けられている。パッケージ１５のキャビティー１
５ａの底部には回路基板６が搭載されている。回路基板
６上には横型コイルスプリング１０が設けられ、横型コ
イルスプリング１０上には機能素子チップ１が設けら
れ、機能素子チップ１は横型コイルスプリング１０を介
して回路基板６に接続されている。回路基板６と機能素
子チップ１との間の構成は図１１に示す半導体装置４６
ｅの構成と同一である。
明する。図２５は本実施例に係る半導体装置４６ｋの構
成を示す断面図である。図２５に示すように、半導体装
置４６ｋにはキャビティー１５ａを有するパッケージ１
５が設けられている。パッケージ１５のキャビティー１
５ａの底部には回路基板６が搭載されている。回路基板
６上には横型コイルスプリング１０が設けられ、横型コ
イルスプリング１０上には機能素子チップ１が設けら
れ、機能素子チップ１は横型コイルスプリング１０を介
して回路基板６に接続されている。回路基板６と機能素
子チップ１との間の構成は図１１に示す半導体装置４６
ｅの構成と同一である。
【０１１０】また、機能素子チップ１の裏面、即ち、横
型コイルスプリング１０が接続されていない側の面に
は、ヒートシンク１２が高熱伝導性樹脂、ハンダ又はＡ
ｕ−Ｓｉ等の接合材（図示せず）を介して接合されてい
る。このとき使用する接合材は、必ずしも熱膨張係数が
低い材料又は熱膨張係数がバンプ接続材料の熱膨張係数
に整合した材料である必要はなく、任意の特性のもので
よい。
型コイルスプリング１０が接続されていない側の面に
は、ヒートシンク１２が高熱伝導性樹脂、ハンダ又はＡ
ｕ−Ｓｉ等の接合材（図示せず）を介して接合されてい
る。このとき使用する接合材は、必ずしも熱膨張係数が
低い材料又は熱膨張係数がバンプ接続材料の熱膨張係数
に整合した材料である必要はなく、任意の特性のもので
よい。
【０１１１】更に、半導体装置４６ｋのパッケージ構造
は、ヒートシンク１２をパッケージ１５に接着又は機械
的に接合した構造となっており、パッケージ１５は複数
のリードピン１６を備え、リードピン１６は回路基板６
に接続されている。また、ヒートシンク１２及びパッケ
ージ１５により封止された空間は不活性ガスによって充
填されている。
は、ヒートシンク１２をパッケージ１５に接着又は機械
的に接合した構造となっており、パッケージ１５は複数
のリードピン１６を備え、リードピン１６は回路基板６
に接続されている。また、ヒートシンク１２及びパッケ
ージ１５により封止された空間は不活性ガスによって充
填されている。
【０１１２】本実施例における半導体装置４６ｋは、キ
ャビティー１５ａを有するパッケージ１５を使用するこ
とにより、図２４に示す前記第９の実施例に係る半導体
装置４６ｊと比較して、単純な構成とすることができ
る。また、機能素子チップ１、回路基板６、ヒートシン
ク１２及びパッケージ１５における熱膨張差に起因する
応力が横型コイルスプリング１０によって吸収されるた
め、これらの応力について考慮する必要がない構造とな
っている。そのため、熱膨張差を考慮してパッケージ１
５のキャビティー１５ａの深さ寸法及び材料等の微妙な
調整が不要となり、機能素子チップ１、回路基板６、ヒ
ートシンク１２等の構造を単純化でき、実装が容易とな
る。なお、コイルスプリングは縦型であっても何ら差し
支えない。
ャビティー１５ａを有するパッケージ１５を使用するこ
とにより、図２４に示す前記第９の実施例に係る半導体
装置４６ｊと比較して、単純な構成とすることができ
る。また、機能素子チップ１、回路基板６、ヒートシン
ク１２及びパッケージ１５における熱膨張差に起因する
応力が横型コイルスプリング１０によって吸収されるた
め、これらの応力について考慮する必要がない構造とな
っている。そのため、熱膨張差を考慮してパッケージ１
５のキャビティー１５ａの深さ寸法及び材料等の微妙な
調整が不要となり、機能素子チップ１、回路基板６、ヒ
ートシンク１２等の構造を単純化でき、実装が容易とな
る。なお、コイルスプリングは縦型であっても何ら差し
支えない。
【０１１３】次に、本発明の第１１の実施例について説
明する。図２６（ａ）及び（ｂ）は本実施例に係る半導
体装置の構成及び製造方法を示す側面図である。本実施
例の半導体装置においては、図２６（ｂ）に示すよう
に、機能素子チップ１が回路基板６に２本の縦型コイル
スプリング４及び６９により接続されている。本実施例
の半導体装置における縦型コイルスプリング４及び６９
以外の構成は、図１に示す前記第１の実施例に係る半導
体装置４６ａの構成と同一である。
明する。図２６（ａ）及び（ｂ）は本実施例に係る半導
体装置の構成及び製造方法を示す側面図である。本実施
例の半導体装置においては、図２６（ｂ）に示すよう
に、機能素子チップ１が回路基板６に２本の縦型コイル
スプリング４及び６９により接続されている。本実施例
の半導体装置における縦型コイルスプリング４及び６９
以外の構成は、図１に示す前記第１の実施例に係る半導
体装置４６ａの構成と同一である。
【０１１４】本実施例における半導体装置の製造方法に
ついて説明する。先ず、図２６（ａ）に示すように、前
記第１の実施例に示した方法と同様の方法により、縦型
コイルスプリング６９を機能素子チップ１のチップ電極
２にメタル層３を介して接続する。また、同様に、縦型
コイルスプリング４を回路基板６の表回路基板電極５に
メタル層３を介して接続する。
ついて説明する。先ず、図２６（ａ）に示すように、前
記第１の実施例に示した方法と同様の方法により、縦型
コイルスプリング６９を機能素子チップ１のチップ電極
２にメタル層３を介して接続する。また、同様に、縦型
コイルスプリング４を回路基板６の表回路基板電極５に
メタル層３を介して接続する。
【０１１５】次に、縦型コイルスプリング４と縦型コイ
ルスプリング６９とが相互に押圧されるように、機能素
子チップ１及び回路基板６に垂直方向の荷重を印加し、
更に、水平方向にスクラブ又は振動を加える。これによ
り、縦型コイルスプリング４と縦型コイルスプリング６
９とが相互に絡み合う。
ルスプリング６９とが相互に押圧されるように、機能素
子チップ１及び回路基板６に垂直方向の荷重を印加し、
更に、水平方向にスクラブ又は振動を加える。これによ
り、縦型コイルスプリング４と縦型コイルスプリング６
９とが相互に絡み合う。
【０１１６】この結果、図２６（ｂ）に示すように、垂
直方向の荷重を除去した状態であっても、縦型コイルス
プリング４及び縦型コイルスプリング６９は、互いに元
の形に戻ろうとする弾性力により電気的に接続された状
態となる。
直方向の荷重を除去した状態であっても、縦型コイルス
プリング４及び縦型コイルスプリング６９は、互いに元
の形に戻ろうとする弾性力により電気的に接続された状
態となる。
【０１１７】この状態において機能素子チップ１の内部
及び機能素子チップ１と回路基板６との間の接続につい
て電気検査を行う。この電気検査により接続部分が電気
的に接続されていないことが確認された場合には、機能
素子チップ１及び回路基板６に相互に離れるように上下
逆向きの力を与え、互いに絡み合っている縦型コイルス
プリング４及び縦型コイルスプリング６９を引き剥が
す。
及び機能素子チップ１と回路基板６との間の接続につい
て電気検査を行う。この電気検査により接続部分が電気
的に接続されていないことが確認された場合には、機能
素子チップ１及び回路基板６に相互に離れるように上下
逆向きの力を与え、互いに絡み合っている縦型コイルス
プリング４及び縦型コイルスプリング６９を引き剥が
す。
【０１１８】これに対して、電気検査の結果、接続部分
が電気的に導通が取れていることを確認できた場合は、
機能素子チップ１及び回路基板６を加熱し縦型コイルス
プリング４を縦型コイルスプリング６９に接合して半導
体装置を形成する。
が電気的に導通が取れていることを確認できた場合は、
機能素子チップ１及び回路基板６を加熱し縦型コイルス
プリング４を縦型コイルスプリング６９に接合して半導
体装置を形成する。
【０１１９】本実施例の製造方法によれば、電気検査の
結果、接続部分が電気的に接続されていないことが確認
された場合には、機能素子チップ１及び回路基板６に熱
を加えることなく、機能素子チップ１を回路基板６から
容易に引き剥すことができる。このため、引き剥がされ
た機能素子チップ１及び回路基板６は損傷を受けること
なく、再度接続することができる。
結果、接続部分が電気的に接続されていないことが確認
された場合には、機能素子チップ１及び回路基板６に熱
を加えることなく、機能素子チップ１を回路基板６から
容易に引き剥すことができる。このため、引き剥がされ
た機能素子チップ１及び回路基板６は損傷を受けること
なく、再度接続することができる。
【０１２０】なお、本実施例においては、機能素子チッ
プ１と回路基板６との接続に縦型コイルスプリング４及
び縦型コイルスプリング６９を使用する例を示したが、
使用する縦型コイルスプリングはこれらに限定されず、
例えば、図１９（ａ）及び（ｂ）、図２１（ａ）乃至
（ｃ）並びに図２２（ａ）乃至（ｃ）に示す狭ピッチコ
イルスプリング７１、広ピッチコイルスプリング７２、
間欠コイルスプリング７３乃至７６等から任意に選択す
ることができる。
プ１と回路基板６との接続に縦型コイルスプリング４及
び縦型コイルスプリング６９を使用する例を示したが、
使用する縦型コイルスプリングはこれらに限定されず、
例えば、図１９（ａ）及び（ｂ）、図２１（ａ）乃至
（ｃ）並びに図２２（ａ）乃至（ｃ）に示す狭ピッチコ
イルスプリング７１、広ピッチコイルスプリング７２、
間欠コイルスプリング７３乃至７６等から任意に選択す
ることができる。
【０１２１】なお、本発明においては、コイルスプリン
グを形成するワイヤの断面形状は特に限定されないが、
例えば、円形、楕円形、正方形、長方形、三角形又は台
形であることができる。
グを形成するワイヤの断面形状は特に限定されないが、
例えば、円形、楕円形、正方形、長方形、三角形又は台
形であることができる。
【０１２２】
【発明の効果】以上説明したように、本発明によれば、
フリップチップ接続構造を有する半導体装置において、
機能素子デバイスを回路基板に電気的及び機械的に接続
する手段としてバンプではなくコイルスプリングを使用
することにより、従来大きな問題となっていた機能素子
デバイスと回路基板との間の熱膨張差に起因するバンプ
への応力集中をコイルスプリングにより吸収することが
できる。その結果、バンプへの応力集中を考慮した構
造、プロセス及び材料を検討する必要がなくなり、構造
及びプロセスが簡単で、パッケージコストが低く、しか
も信頼性が高いフリップチップ接続構造を有する半導体
装置を得ることができる。また、高消費電力用機能素子
デバイスを使用する場合においても、機能素子デバイス
を直接ヒートシンクに接続することができるため、最高
レベルの低熱抵抗化が可能な半導体装置を得ることがで
きる。更に、電気検査で不良となった機能素子デバイス
と回路基板とからなる接続体に対して、熱を加えずに機
能素子デバイスを回路基板又はマザーボード等から機械
的に引き剥がすことができるため、これらの引き剥がさ
れた機能素子デバイス及び回路基板に損傷を与えること
を防止でき、一旦引き剥がされた機能素子デバイス及び
回路基板を再度接続することが容易になり、再接合され
た機能素子デバイス及び回路基板の接続信頼性を向上さ
せることができる。
フリップチップ接続構造を有する半導体装置において、
機能素子デバイスを回路基板に電気的及び機械的に接続
する手段としてバンプではなくコイルスプリングを使用
することにより、従来大きな問題となっていた機能素子
デバイスと回路基板との間の熱膨張差に起因するバンプ
への応力集中をコイルスプリングにより吸収することが
できる。その結果、バンプへの応力集中を考慮した構
造、プロセス及び材料を検討する必要がなくなり、構造
及びプロセスが簡単で、パッケージコストが低く、しか
も信頼性が高いフリップチップ接続構造を有する半導体
装置を得ることができる。また、高消費電力用機能素子
デバイスを使用する場合においても、機能素子デバイス
を直接ヒートシンクに接続することができるため、最高
レベルの低熱抵抗化が可能な半導体装置を得ることがで
きる。更に、電気検査で不良となった機能素子デバイス
と回路基板とからなる接続体に対して、熱を加えずに機
能素子デバイスを回路基板又はマザーボード等から機械
的に引き剥がすことができるため、これらの引き剥がさ
れた機能素子デバイス及び回路基板に損傷を与えること
を防止でき、一旦引き剥がされた機能素子デバイス及び
回路基板を再度接続することが容易になり、再接合され
た機能素子デバイス及び回路基板の接続信頼性を向上さ
せることができる。
【図１】本発明の第１の実施例に係る半導体装置の構成
を示す側面図である。
を示す側面図である。
【図２】（ａ）乃至（ｃ）は、本実施例に係る半導体装
置の製造方法において使用するカット治具２９の構成を
示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は正面
図である。
置の製造方法において使用するカット治具２９の構成を
示し、（ａ）は平面図、（ｂ）は断面図、（ｃ）は正面
図である。
【図３】（ａ）及び（ｂ）は、本実施例に係るコイルス
プリング供給治具であるコイルホルダー３７の構成を示
す断面図である。
プリング供給治具であるコイルホルダー３７の構成を示
す断面図である。
【図４】本実施例に係る半導体装置において機能素子チ
ップ１が多数形成されているウェハ２４の構成を示す平
面図である。
ップ１が多数形成されているウェハ２４の構成を示す平
面図である。
【図５】本実施例における機能素子チップ１の構成を示
す側面図である。
す側面図である。
【図６】本発明の第２の実施例に係る半導体装置４６ｂ
の構成を示す側面図である。
の構成を示す側面図である。
【図７】（ａ）はコイルスプリング６７の形状を示す平
面図であり、（ｂ）はその側面図である。
面図であり、（ｂ）はその側面図である。
【図８】本実施例の変形例に係る半導体装置４６ｃの構
成を示す側面図である。
成を示す側面図である。
【図９】本発明の第３の実施例に係る半導体装置４６ｄ
の構成を示す側面図である。
の構成を示す側面図である。
【図１０】（ａ）及び（ｂ）はカット治具４７の構成を
示し、（ａ）は断面図、（ｂ）は正面図である。
示し、（ａ）は断面図、（ｂ）は正面図である。
【図１１】本発明の第４の実施例に係る半導体装置４６
ｅの構成を示す側面図である。
ｅの構成を示す側面図である。
【図１２】（ａ）乃至（ｃ）は、半導体装置４６ｅの製
造方法を工程順に示す側面図である。
造方法を工程順に示す側面図である。
【図１３】本発明の第５の実施例に係る半導体装置４６
ｆの構成を示す側面図である。
ｆの構成を示す側面図である。
【図１４】半導体装置４６ｆの製造方法を示す側面図で
ある。
ある。
【図１５】本実施例の変形例における半導体装置の製造
方法を示す側面図である。
方法を示す側面図である。
【図１６】本発明の第６の実施例に係る半導体装置４６
ｇの構成を示す側面図である。
ｇの構成を示す側面図である。
【図１７】本実施例に係る半導体装置４６ｇの製造方法
を示す断面図である。
を示す断面図である。
【図１８】本発明の第７の実施例に係る半導体装置４６
ｈの構成を示す側面図である。
ｈの構成を示す側面図である。
【図１９】縦型コイルスプリング６９の形状を示す側面
図である。
図である。
【図２０】（ａ）及び（ｂ）は、本実施例の変形例にお
けるコイルスプリングの形状を示す側面図である。
けるコイルスプリングの形状を示す側面図である。
【図２１】（ａ）及び（ｂ）は、本実施例の他の変形例
におけるコイルスプリングの形状を示す側面図である。
におけるコイルスプリングの形状を示す側面図である。
【図２２】（ａ）乃至（ｃ）は本実施例の他の変形例に
おける縦型コイルスプリングの形状を示す側面図であ
る。
おける縦型コイルスプリングの形状を示す側面図であ
る。
【図２３】本発明の第８の実施例に係る半導体装置４６
ｉの構成を示す側面図である。
ｉの構成を示す側面図である。
【図２４】本発明の第９の実施例に係る半導体装置４６
ｊの構成を示す断面図である。
ｊの構成を示す断面図である。
【図２５】本発明の第１０の実施例に係る半導体装置４
６ｋの構成を示す断面図である。
６ｋの構成を示す断面図である。
【図２６】（ａ）及び（ｂ）は本発明の第１１の実施例
に係る半導体装置の構成及び製造方法を示す側面図であ
る。
に係る半導体装置の構成及び製造方法を示す側面図であ
る。
【図２７】従来の半導体装置の構成を示す断面図であ
る。
る。
１；機能素子チップ ２；チップ電極 ３；メタル層 ４；縦型コイルスプリング ５；表回路基板電極 ６；回路基板（キャリアー基板） ７；裏回路基板電極 ８；マザーボード電極 ９；マザーボード １０；横型コイルスプリング １１；導電性バンプ １２；ヒートシンク １３；ボルト １４；スペーサー １５；パッケージ １５ａ；キャビティー １６；リードピン ２４；ウェハ ２５；コイルスプリング連結リード ２６；感光性レジスト ２８；レーザ光 ２９；カット治具 ３０；治具開口部 ３１；連続コイルスプリング ３２；治具穴 ３３；カット治具用透明パイプ ３４；パイプ穴 ３５；パイプホルダー ３６；ガイド穴 ３６ａ；上部開口部 ３６ｂ；下部開口部 ３７；コイルホルダー ３８；ストッパー ３８ａ；基材 ３８ｂ；突起部 ３９；加熱吸着ヘッド ４０；押し上げピン ４０ａ；基材 ４０ｂ；ピン ４１；Ｖ溝 ４２；シリコンテンプレート ４３；箱体 ４３ａ；箱体４３の側面 ４３ｂ；箱体４３の上面 ４４；コイルスプリング ４５；筐体 ４６ａ乃至ｋ；半導体装置 ４７；カット治具 ４８；めっき部分 ５１；機能素子デバイス ５２；電極 ５３；バンプ ５４；電極 ５５；弾性配線基板 ５６；絶縁性の弾性材 ５７；配線 ６０；バンプ ６１；電極 ６２；有機多層配線基板 ６３；搭載基板 ６４；キャップ ６５；接着層 ６６；キャビティー ６７；コイルスプリング ６８；コイルスプリング ６９；縦型コイルスプリング ６９ａ：小半径部 ６９ｂ；大半径部 ７０ａ、ｂ；コイルスプリング ７１；狭ピッチコイルスプリング ７２；広ピッチコイルスプリング ７３乃至７６；間欠コイルスプリング ７３ａ、７４ａ；コイル部 ７３ｂ、７４ｂ、７５ｃ；直線部 ７５ａ；狭ピッチ部 ７５ｂ；広ピッチ部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０２Ｒ ６０４Ａ 23/12 Ｐ (72)発明者 高橋 信明 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 北城 栄 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 嶋田 勇三 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5E344 AA01 BB06 CD11 DD03 DD10 EE11 5F044 KK01 KK17 KK19 LL00 LL13 QQ02 QQ04
Claims (26)
- 【請求項１】 複数の接続パッドを備えた機能素子デバ
イスと、この機能素子デバイスがフリップチップ接続さ
れる複数の接続電極を備えた回路基板と、前記接続パッ
ドと前記接続電極との間に設けられて両者を接続するコ
イルスプリングと、を有することを特徴とする半導体装
置。 - 【請求項２】 少なくとも１個の前記コイルスプリング
の軸方向が、前記回路基板における前記機能素子デバイ
スに対向する面に実質的に垂直であることを特徴とする
請求項１に記載の半導体装置。 - 【請求項３】 少なくとも１個の前記コイルスプリング
の軸方向が、前記回路基板における前記機能素子デバイ
スに対向する面に実質的に平行であることを特徴とする
請求項１又は２に記載の半導体装置。 - 【請求項４】 前記コイルスプリングが前記接続パッド
に１点で接触していることを特徴とする請求項１乃至３
のいずれか１項に記載の半導体装置。 - 【請求項５】 前記機能素子デバイスの数が２以上であ
ることを特徴とする請求項１乃至４のいずれか１項に記
載の半導体装置。 - 【請求項６】 前記回路基板が接続されるマザーボード
を有し、前記回路基板における前記接続電極が設けられ
ている面の反対側の面にマザーボード接続用電極が設け
られ、前記マザーボードには前記回路基板に接続される
回路基板接続用電極が設けられていることを特徴とする
請求項１乃至５のいずれか１項に記載の半導体装置。 - 【請求項７】 前記マザーボード用電極と前記回路基板
接続用電極との間に設けられて両者を接続するコイルス
プリングを有することを特徴とする請求項６に記載の半
導体装置。 - 【請求項８】 前記機能素子デバイスに取り付けられ前
記機能素子デバイスから発生する熱を外部に放出するヒ
ートシンクを有することを特徴とする請求項１乃至７の
いずれか１項に記載の半導体装置。 - 【請求項９】 前記回路基板が搭載されるパッケージを
有することを特徴とする請求項１乃至８のいずれか１項
に記載の半導体装置。 - 【請求項１０】 接続パッドを備えた機能素子デバイス
が複数個形成されたウェハにおいて、１列に配列した前
記接続パッド毎にこれらの接続パッド上にコイルスプリ
ングをその軸方向が前記配列方向に実質的に平行になる
ように配置しこのコイルスプリングを前記接続パッドに
接続する工程と、前記ウェハ上にレジストを塗布し露光
及び現像を行い前記接続パッド間に開口部を形成し前記
接続パッド間において前記コイルスプリングを露出させ
る工程と、前記コイルスプリングの前記露出部をエッチ
ングにより除去する工程と、前記レジストを除去する工
程と、前記ウェハを前記機能素子デバイス毎に切り分け
る工程と、切り分けられた前記機能素子デバイスを前記
コイルスプリングを介して回路基板の接続電極に接続す
る工程と、を有することを特徴とする半導体装置の製造
方法。 - 【請求項１１】 接続電極を備えた回路基板において、
１列に配列した前記接続電極毎にこれらの接続電極上に
コイルスプリングをその軸方向が前記配列方向に実質的
に平行になるように配置しこのコイルスプリングを前記
接続電極に接続する工程と、前記回路基板上にレジスト
を塗布し露光及び現像を行い前記接続電極間に開口部を
形成し前記接続電極間において前記コイルスプリングを
露出させる工程と、前記コイルスプリングの前記露出部
をエッチングにより除去する工程と、前記レジストを除
去する工程と、前記接続電極を前記コイルスプリングを
介して機能素子デバイスの接続パッドに接続する工程
と、を有することを特徴とする半導体装置の製造方法。 - 【請求項１２】 接続パッドを備えた機能素子デバイス
が複数個形成されたウェハにおいて、１列に配列した前
記接続パッド毎にこれらの接続パッド上にコイルスプリ
ングをその軸方向が前記配列方向に実質的に平行になる
ように配置しこのコイルスプリングを前記接続パッドに
接続する工程と、前記接続パッド間における前記コイル
スプリングをレーザ光により切断する工程と、前記ウェ
ハを前記機能素子デバイス毎に切り分ける工程と、前記
切り分けられた機能素子デバイスを前記コイルスプリン
グを介して回路基板の接続電極に接続する工程と、を有
することを特徴とする半導体装置の製造方法。 - 【請求項１３】 接続電極を備えた回路基板において１
列に配列した前記接続電極毎にこの接続電極上にコイル
スプリングをその軸方向が前記配列方向に実質的に平行
になるように配置しこのコイルスプリングを前記接続電
極に接続する工程と、前記接続電極間における前記コイ
ルスプリングをレーザ光により切断する工程と、前記接
続電極を前記コイルスプリングを介して機能素子デバイ
スの接続パッドに接続する工程と、を有することを特徴
とする半導体装置の製造方法。 - 【請求項１４】 前記コイルスプリングを前記接続パッ
ド上又は前記接続電極上に配置し接続する工程は、シリ
コンテンプレートを用意し、前記接続パッド又は前記接
続電極がこのシリコンテンプレートに対向するように前
記ウェハ又は前記回路基板を前記シリコンテンプレート
上に配置するときに、前記ウェハ表面又は前記回路基板
表面における前記コイルスプリングが配置される予定の
領域に整合するように前記シリコンテンプレート表面に
Ｖ字形の溝を形成する工程と、このＶ字形の溝に前記コ
イルスプリングを配置する工程と、このコイルスプリン
グに前記接続パッド又は前記接続電極が当接するように
前記ウェハ又は前記回路基板を前記シリコンテンプレー
ト上に配置する工程と、前記コイルスプリングを前記接
続パッド又は前記接続電極に接続する工程と、を有する
ことを特徴とする請求項１０乃至１３のいずれか１項に
記載の半導体装置の製造方法。 - 【請求項１５】 シリコンテンプレートを用意し、前記
接続パッド又は前記接続電極がこのシリコンテンプレー
トに対向するように前記ウェハ又は前記回路基板を前記
シリコンテンプレート上に配置するときに、前記ウェハ
表面又は前記回路基板表面における前記コイルスプリン
グが配置される予定の領域に整合するように前記シリコ
ンテンプレート表面にＶ字形の溝を形成する工程と、こ
のＶ字形の溝に前記接続パッド又は前記接続電極の幅以
下の長さに切断されたコイルスプリングを配置する工程
と、このコイルスプリングに前記接続パッド又は前記接
続電極が当接するように前記ウェハ又は前記回路基板を
前記シリコンテンプレート上に配置する工程と、前記コ
イルスプリングを前記接続パッド又は前記接続電極に接
続する工程と、を有することを特徴とする半導体装置の
製造方法。 - 【請求項１６】 コイルスプリングを所定の長さに切断
する切断工程と、切断された前記コイルスプリングをウ
ェハ状の機能素子デバイスの各接続パッド上に配置する
配置工程と、このコイルスプリングを前記接続パッドに
接続する接続工程と、前記ウェハを前記機能素子デバイ
ス毎に切り分けるダイシング工程と、切り分けられた前
記機能素子デバイスの接続パッドを前記コイルスプリン
グを介して回路基板の接続電極に接続し前記機能素子デ
バイスを前記回路基板に搭載する搭載工程と、を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項１７】 コイルスプリングを所定の長さに切断
する切断工程と、切断された前記コイルスプリングを回
路基板の接続電極上に配置する配置工程と、前記コイル
スプリングを前記接続電極に接続する接続工程と、前記
接続電極を前記コイルスプリングを介して機能素子デバ
イスの接続パッドに接続し前記機能素子デバイスを前記
回路基板に搭載する搭載工程と、を有することを特徴と
する半導体装置の製造方法。 - 【請求項１８】 前記コイルスプリングの軸方向が前記
機能素子デバイスにおける前記接続パッドが設けられて
いる面に実質的に垂直であることを特徴とする請求項１
６又は１７に記載の半導体装置の製造方法。 - 【請求項１９】 コイルスプリングを所定の長さに切断
し第１及び第２のコイルスプリングを形成する切断工程
と、機能素子デバイスの各接続パッド上に前記第１のコ
イルスプリングをその軸方向が前記機能素子デバイスに
おける前記接続パッドが設けられている面に実質的に垂
直になるように配置すると共に回路基板の接続電極上に
前記第２のコイルスプリングをその軸方向が前記回路基
板における前記接続電極が設けられている面に実質的に
垂直になるように配置する配置工程と、前記第１のコイ
ルスプリングを前記接続パッドに接続すると共に前記第
２のコイルスプリングを前記接続電極に接続する接続工
程と、前記第１のコイルスプリングを前記第２のコイル
スプリングに絡ませることにより両者を接続させる工程
と、前記機能素子デバイスの電気試験を行う工程と、前
記機能素子デバイスが良品である場合は前記第１及び第
２のコイルスプリングを加熱し前記第１のコイルスプリ
ングを前記第２のコイルスプリングに接合し、前記機能
素子デバイスが不良品である場合は前記第１のコイルス
プリングを前記第２のコイルスプリングから引き離す工
程と、を有することを特徴とする半導体装置の製造方
法。 - 【請求項２０】 前記切断工程は、内部の高さが前記コ
イルスプリングの外径より大きく少なくとも１つの側面
に直径が前記コイルスプリングの外径よりも大きい孔部
が複数個１列に設けられ、前記側面に実質的に直交し前
記孔部の配列方向に実質的に平行な側面に前記配列方向
に延びるスリット状の開口部が所定の間隔で設けられた
箱体内に前記孔部を介してコイルスプリングを収納する
工程と、前記スリット状の開口部を介して前記箱体の内
部に収納されたコイルスプリングにレーザ光を照射して
前記コイルスプリングを所定の長さに切断する工程と、
を有することを特徴とする請求項１６乃至１９のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項２１】 前記切断工程は、内径が前記コイルス
プリングの外径よりも大きくレーザ光を透過する透明材
料からなるパイプを複数本連結しこの各パイプ内に１本
ずつコイルスプリングを挿入する工程と、前記パイプの
外部から前記パイプの側部を通過させて前記パイプに収
納されたコイルスプリングにレーザ光を照射して前記コ
イルスプリングを所定の長さに切断する工程と、を有す
ることを特徴とする請求項１６乃至１９のいずれか１項
に記載の半導体装置の製造方法。 - 【請求項２２】 前記配置工程は、内径が前記コイルス
プリングの外径よりも大きく上下に開口部を備える複数
のガイド穴が前記機能素子デバイスにおける接続パッド
の位置又は前記回路基板における接続電極の位置に整合
するように配置されたコイルスプリング供給治具を使用
し、このコイルスプリング供給治具の前記ガイド穴に切
断された前記コイルスプリングを１列に収納する工程
と、前記ガイド穴の下部に設けられた開口部より前記ガ
イド穴に嵌入可能な押し上げピンを嵌入し前記収納され
たコイルスプリングの最下部を押圧して前記コイルスプ
リングを上方へ移動させ前記ガイド穴の上部に設けられ
た開口部から突出させる工程と、このガイド穴から突出
したコイルスプリングを前記機能素子デバイスの接続パ
ッド又は前記回路基板の接続電極に当接し接続する工程
と、を有することを特徴とする請求項１６乃至２１のい
ずれか１項に記載の半導体装置の製造方法。 - 【請求項２３】 前記コイルスプリングと前記接続パッ
ド又は前記接続電極との接続は、熱圧着、超音波、スク
ラブ又はリフローのいずれかの方法により行うことを特
徴とする請求項１０乃至２２のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項２４】 機能素子デバイス又は回路基板に接続
するコイルスプリングを切断するコイルスプリング切断
治具であって、内部の高さが前記コイルスプリングの外
径より大きい箱体を有し、この箱体の少なくとも１つの
側面に内径が前記コイルスプリングの外径よりも大きい
前記コイルスプリングを入出する孔部が複数個１列に設
けられ、前記箱体における前記側面に実質的に直交し前
記孔部の配列方向に実質的に平行な側面に外部からレー
ザ光を導入して前記コイルスプリングを切断する前記配
列方向と実質的に平行に延びるスリット状の開口部が所
定の間隔で設けられていることを特徴とするコイルスプ
リング切断治具。 - 【請求項２５】 機能素子デバイス又は回路基板に接続
するコイルスプリングを切断するコイルスプリング切断
治具であって、内径がコイルスプリングの外径よりも大
きくレーザ光を透過する透明材料からなるコイルスプリ
ングを収納する複数のパイプと、この複数のパイプを収
納し連結するパイプホルダーと、を有することを特徴と
するコイルスプリング切断治具。 - 【請求項２６】 コイルスプリングを機能素子デバイス
の接続パッド上又は回路基板の接続電極上に供給するコ
イルスプリング供給治具であって、内径が前記コイルス
プリングの外径よりも大きく上下に開口部を備えた複数
のガイド穴を具備する筐体と、この筐体の下部に取り付
けられ前記各ガイド穴に嵌入可能な複数のピンを具備す
る押し上げピンと、を有し、前記ガイド穴は前記機能素
子デバイスにおける接続パッドの位置又は前記回路基板
における接続電極の位置に整合するように配置されてい
ることを特徴とするコイルスプリング供給治具。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000348272A JP2002151550A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 |
| US10/014,074 US20020056922A1 (en) | 2000-11-15 | 2001-11-13 | Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto |
| TW090128284A TW517270B (en) | 2000-11-15 | 2001-11-14 | Semiconductor device, production method thereof, and coil spring cutting jig and coil spring guiding jig applied thereto |
| KR1020010070827A KR20020037711A (ko) | 2000-11-15 | 2001-11-14 | 반도체장치, 그 제조방법 그리고 제조에 사용되는코일스프링절단지그 및 코일스프링안내지그 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000348272A JP2002151550A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002151550A true JP2002151550A (ja) | 2002-05-24 |
Family
ID=18821883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000348272A Pending JP2002151550A (ja) | 2000-11-15 | 2000-11-15 | 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020056922A1 (ja) |
| JP (1) | JP2002151550A (ja) |
| KR (1) | KR20020037711A (ja) |
| TW (1) | TW517270B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147890A (ja) * | 2004-11-22 | 2006-06-08 | Advanced Systems Japan Inc | スパイラル状接触子、および、それを用いた金属間接合方法 |
| KR100926776B1 (ko) | 2008-05-06 | 2009-11-16 | 주식회사 아이에스시테크놀러지 | 테스트용 소켓의 제작방법 |
| JP2011003780A (ja) * | 2009-06-19 | 2011-01-06 | Advanced Systems Japan Inc | 導電性接合構造およびその製造方法 |
| EP2395822A1 (en) | 2010-06-10 | 2011-12-14 | Fujitsu Limited | Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member |
| JP2013070011A (ja) * | 2011-09-06 | 2013-04-18 | Honda Motor Co Ltd | 半導体装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004140195A (ja) * | 2002-10-17 | 2004-05-13 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| DE102004003275B4 (de) * | 2004-01-21 | 2007-04-19 | Infineon Technologies Ag | Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben |
| EP1866830B1 (en) * | 2005-03-30 | 2008-12-24 | Nxp B.V. | A portable object connectable package |
| JP4036872B2 (ja) * | 2005-05-18 | 2008-01-23 | アルプス電気株式会社 | 半導体装置の製造方法 |
| JPWO2008041484A1 (ja) * | 2006-09-26 | 2010-02-04 | アルプス電気株式会社 | 弾性接触子を用いた金属端子間の接合方法 |
| US7447041B2 (en) * | 2007-03-01 | 2008-11-04 | Delphi Technologies, Inc. | Compression connection for vertical IC packages |
| US8084348B2 (en) * | 2008-06-04 | 2011-12-27 | Oracle America, Inc. | Contact pads for silicon chip packages |
| US8963323B2 (en) * | 2008-06-20 | 2015-02-24 | Alcatel Lucent | Heat-transfer structure |
| KR101040157B1 (ko) * | 2008-12-12 | 2011-06-09 | 한양대학교 산학협력단 | 나노스프링 또는 마이크로스프링을 이용한 패키지 및 그 제조 방법 |
| US8278752B2 (en) * | 2009-12-23 | 2012-10-02 | Intel Corporation | Microelectronic package and method for a compression-based mid-level interconnect |
| US8407888B2 (en) | 2010-05-07 | 2013-04-02 | Oracle International Corporation | Method of assembling a circuit board assembly |
| JP5338980B2 (ja) * | 2011-09-13 | 2013-11-13 | トヨタ自動車株式会社 | 半導体モジュール |
| EP2854170B1 (en) | 2013-09-27 | 2022-01-26 | Alcatel Lucent | A structure for a heat transfer interface and method of manufacturing the same |
| KR20150118741A (ko) * | 2014-04-15 | 2015-10-23 | 울산대학교 산학협력단 | 통전을 이용한 국부가열 장치 |
| US9754911B2 (en) * | 2015-10-05 | 2017-09-05 | Globalfoundries Inc. | IC structure with angled interconnect elements |
| US10083922B2 (en) * | 2016-11-23 | 2018-09-25 | Intel Corporation | Inductor interconnect |
| CN110253218A (zh) * | 2019-05-31 | 2019-09-20 | 昆山特姆罗自动化有限公司 | 一种用于微电感生产的自动化生产系统 |
| JP2021068854A (ja) * | 2019-10-28 | 2021-04-30 | 株式会社村田製作所 | 支持端子付きコンデンサチップおよびその実装構造 |
| KR102637418B1 (ko) * | 2021-10-15 | 2024-02-16 | 엘지전자 주식회사 | 회로기판 및 이를 포함하는 의류처리장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH071773B2 (ja) * | 1987-01-14 | 1995-01-11 | 株式会社日立製作所 | 電子部品の接続構造 |
| JP2000114311A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2000200331A (ja) * | 1999-01-07 | 2000-07-18 | Toppan Printing Co Ltd | Ｉｃモジュ―ル及びこれを用いたｉｃカ―ド |
| US6313523B1 (en) * | 1999-10-28 | 2001-11-06 | Hewlett-Packard Company | IC die power connection using canted coil spring |
| KR20020002819A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 스택 패키지 |
-
2000
- 2000-11-15 JP JP2000348272A patent/JP2002151550A/ja active Pending
-
2001
- 2001-11-13 US US10/014,074 patent/US20020056922A1/en not_active Abandoned
- 2001-11-14 KR KR1020010070827A patent/KR20020037711A/ko not_active Application Discontinuation
- 2001-11-14 TW TW090128284A patent/TW517270B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147890A (ja) * | 2004-11-22 | 2006-06-08 | Advanced Systems Japan Inc | スパイラル状接触子、および、それを用いた金属間接合方法 |
| KR100926776B1 (ko) | 2008-05-06 | 2009-11-16 | 주식회사 아이에스시테크놀러지 | 테스트용 소켓의 제작방법 |
| JP2011003780A (ja) * | 2009-06-19 | 2011-01-06 | Advanced Systems Japan Inc | 導電性接合構造およびその製造方法 |
| EP2395822A1 (en) | 2010-06-10 | 2011-12-14 | Fujitsu Limited | Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member |
| JP2013070011A (ja) * | 2011-09-06 | 2013-04-18 | Honda Motor Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW517270B (en) | 2003-01-11 |
| US20020056922A1 (en) | 2002-05-16 |
| KR20020037711A (ko) | 2002-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151550A (ja) | 半導体装置、その製造方法並びに製造に使用するコイルスプリング切断治具及びコイルスプリング供給治具 | |
| US7592690B2 (en) | Semiconductor device including semiconductor elements mounted on base plate | |
| US5794330A (en) | Microelectronics unit mounting with multiple lead bonding | |
| KR100447830B1 (ko) | 반도체 장치 및 그 제조방법, 적층형 반도체 장치, 회로기판 및 전자기기 | |
| JP5375708B2 (ja) | 半導体装置の製造方法 | |
| KR100686315B1 (ko) | 전자 회로 장치의 제조 방법 | |
| US20010008309A1 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| US7850803B2 (en) | Method for connecting electronic components, method for forming bump and conductive connection film and fabrication apparatus for electronic component mounted body, bump and conductive correction film | |
| JP2012221989A (ja) | 半導体装置製造装置、及び半導体装置の製造方法 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| US10340200B2 (en) | Semiconductor device | |
| JPH07221105A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP2013171916A (ja) | 半導体装置の製造方法 | |
| TWI734338B (zh) | 半導體裝置 | |
| US20110115099A1 (en) | Flip-chip underfill | |
| JP2008118152A (ja) | 半導体装置および積層型半導体装置 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
| JP4285140B2 (ja) | 半導体装置の製造方法 | |
| JP3558498B2 (ja) | 半導体装置の製造方法 | |
| JP3704229B2 (ja) | 半導体装置の製造方法および装置 | |
| JP3578011B2 (ja) | 半導体装置の実装構造 | |
| JP3586988B2 (ja) | 半導体素子搭載用基板とその製造方法および半導体装置 | |
| JP2553810B2 (ja) | ボンディング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |