JP3558498B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3558498B2 JP3558498B2 JP19584797A JP19584797A JP3558498B2 JP 3558498 B2 JP3558498 B2 JP 3558498B2 JP 19584797 A JP19584797 A JP 19584797A JP 19584797 A JP19584797 A JP 19584797A JP 3558498 B2 JP3558498 B2 JP 3558498B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- conductive film
- anisotropic conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29017—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、特にCSP(Chip Size Package)及びMCM(Multi Chip Module)構造を持つ半導体装置の製造方法に関するもの、並びに封止部材の製造方法及び製造装置に関するものである。
【0002】
【従来の技術】
近年の高密度実装化に伴い、新しいパッケージ構造として、半導体チップを実装する時のパッケージの上面面積がほぼ半導体チップの面積に近いCSPや1個のパッケージ基板の中に複数の半導体チップを搭載するMCMが登場している。
【0003】
CSP構造を持つ半導体装置の場合について説明する。半導体チップを搭載するための基板(以後、パッケージ基板と呼ぶことにする。)の表面には電極が形成されており、一方、半導体チップのパッケージ基板と電気的に接続する方の面には、パッケージ基板上の電極に対向する位置に電極が形成されている。これらの電極はパッケージ基板に形成された回路によりパッケージ基板の裏面(半導体チップを搭載しない方の面)の外部端子である半田ボールと電気的に接続されている。パッケージ基板としては、セラミック基板あるいは有機基板が用いられる。
【0004】
近年、半導体チップと基板との接合部分の微細化が進んでおり、これらを電気的に接続するために、柔軟性に富んだ導電性物質、特に異方導電性フィルム(Anisotropic Conductive Film : ACF)を間に挟む技術が適用されている。
【0005】
この異方導電性フィルム(ACF)はその中に微小な導電性粒子を分散させた有機フィルムであり、半導体チップとパッケージ基板との間に挟んで圧力をかけて固化させることによって、半導体チップの電極とパッケージ基板の電極との間で導電性粒子同士を接触させる。この導電性粒子により、半導体チップの電極とパッケージ基板の電極が電気的に接続される。
【0006】
【発明が解決しようとする課題】
しかしながら、半導体チップとパッケージ基板との間に上記の異方導電性フィルム(ACF)を挟んで両者を電気的に接続する半導体装置においては、異方導電性フィルム(ACF)を電極が配置されたパッケージ基板上に接合すると、電極の厚みの影響で異方導電性フィルム(ACF)の半導体チップとの接合面には凹凸ができてしまう。従って、特に大型の半導体チップを使用する場合、半導体チップと異方導電性フィルム(ACF)との間の接合部に巻き込みボイドと呼ばれる空気の泡が生じやすくなる。
【0007】
この巻き込みボイド中には空気中の水分が含まれており、また、大気中の水分も異方導電性フィルムを通して巻き込みボイド中に入ってくる。この状態で半導体装置が高温状態になった場合、水分が蒸発して半導体装置外部に出て行こうとする。
【0008】
この時、半導体装置外部に出て行くことができる水分量は限られているので、半導体装置外部に出て行くことができなかった水分(蒸気)は膨張してパッケージ等の破損を招く。すなわち、パッケージ基板を実装する時の耐熱性(リフロー耐性)が劣化する。また、基板を実装する際に前述のような問題が生じなくとも、実際に使用する時に耐湿性の劣化を生じ、動作不良に至る。
【0009】
本発明は、上記の問題点を除去し、半導体装置の耐湿信頼性及びリフロー耐性を向上させることを目的とし、さらに様々な半導体チップに対して応用すること、装置製造工程の短縮、部材管理の軽減をも目的とする。
【0010】
【課題を解決するための手段】
本発明では、以下に述べるような手段を用いて上記の課題を解決する。
半導体装置の製造方法において、半導体装置の耐湿信頼性を向上させるために、パッケージ基板の封止部材との接合面上に凸部を設ける。この凸部は、パッケージ基板上の電極で囲まれた領域内に設けられる。そして、凸部の形状は、パッケージ基板上に接合した封止部材の形状を、半導体チップとパッケージ基板の接合時に半導体チップの中央部分から接合し始めて、その後半導体チップの周縁部分に向かって順に接合していくような形状にすることができる形状になっている。
【0011】
また、電極が半導体チップの片面の周縁部のみに配置された半導体チップだけでなく、全域に配置された半導体チップをパッケージ基板に接合する場合においても、半導体装置の耐湿信頼性を向上させるために、半導体装置の製造方法において、中央部分の断面形状が凸状になった封止部材を用いる。
【0012】
さらに、装置製造工程の短縮、部材管理の軽減のために、中央部分が断面形状の封止部材を形成する工程と、その封止部材を挟んで半導体チップとパッケージ基板を接合する工程を同一工程内で行う。
【0013】
【発明の実施の形態】
本発明の実施の形態をCSP(Chip Size Package)に適用する場合において、以下に図を参照しながら説明する。
【0014】
図1は、本発明の第1の実施の形態を示す半導体装置の製造方法を表す。
図1(a)に示すように、半導体チップ11には、その周縁部分にのみ電極12が配置されている。一方、パッケージ基板13の半導体チップ11を搭載する方の面(パッケージ基板の表面)にも、半導体チップ11の電極12に対向する位置に電極14が配置されている。そして、パッケージ基板の電極14で囲まれた範囲(ボンディングエリア)の実質的な中央部分には、凸部15が設けられている。この凸部15は、パッケージ基板の半導体チップを搭載する方の面からの高さが、その実質的な中央部分が最も高く、その周縁部分に向かって順に低くなった形状になっている。また、凸部15は、半導体チップとパッケージ基板とを異方導電性フィルム(ACF)16を間に挟んで電気的に接続させた時に、その凸部15の最上面と半導体チップ11との間隔が半導体チップ11の電極12とパッケージ基板13の電極14との間隔よりも広くなるように設けられている。16は異方導電性フィルム(ACF)で、柔軟性に富み、かつ内部に微小な導電性粒子を分散させた有機フィルムである。
【0015】
次に図1(b)に示すように、異方導電性フィルム(ACF)16を凸部15が設けられたパッケージ基板13の表面に接合させると、異方導電性フィルム(ACF)16は、前述の凸部15の形状を反映した形状になる。
【0016】
次に図1(c)に示すように、半導体チップ11とパッケージ基板13と電気的に接続させるために両者を近付ける。この時まず、半導体チップ11の中央部分が凸状になった異方導電性フィルム(ACF)16と接触する。
【0017】
その後、図1(d)に示すように、さらに半導体チップ11を上方から圧着させると、半導体チップ11と異方導電性フィルム(ACF)16とがそれらの中央部分から周縁部分に向かって順に接合していく。この時同時に、半導体チップ11の中央部分から周縁部分に向かって空気が押し出される。
【0018】
従って、半導体チップ11とパッケージ基板13との間の巻き込みボイド発生を防止することができる。また、凸部15を設けることによって、その凸部15の体積分だけ従来よりも半導体装置内部に含まれる異方導電性フィルム(ACF)16の量を低減させることができる。半導体装置内部に含まれる異方導電性フィルム(ACF)16の量が減少すれば、異方導電性フィルム(ACF)16の吸湿量も絶対的に減少する。
【0019】
また、凸部15は、半導体チップとパッケージ基板とを異方導電性フィルム(ACF)16を間に挟んで電気的に接続させた時に、その凸部15の最上面と半導体チップ11との間隔が半導体チップ11の電極12とパッケージ基板13の電極14との間隔よりも広くなるように設けられている。すなわち、半導体チップ11とパッケージ基板13とを、異方導電性フィルム(ACF)16を間に挟んで電気的に接続させるために圧着させても、凸部15は半導体チップ11に接触することはない。従って、凸部15によって半導体チップ11に損傷や反りが発生することはない。
【0020】
これらの結果、半導体チップの損傷や反りを発生させることなく、半導体装置内に吸収される水分量を低減、つまり半導体装置の耐湿信頼性を向上させ、半導体装置の保管時の吸湿によるパッケージのリフロー耐性の低下を防止することができる。
【0021】
図2は、本発明の第2の実施の形態を示す。
図2(a)において、半導体チップ21とパッケージ基板23には、それぞれ電極22あるいは電極24が形成されており、電極22と電極24は対向した位置にある。また、これらの電極は、半導体チップ21あるいはパッケージ基板23の周辺又は全面に位置している。26は異方導電性フィルム(ACF)で、柔軟性に富み、かつ内部に微小な導電性粒子を分散させた有機フィルムである。また、異方導電性フィルム(ACF)26は、少なくとも一つのフィルム面の中央部断面形状が凸状になっている。
【0022】
次に、図2(b)に示すように、異方導電性フィルム(ACF)26をパッケージ基板23上に接合させた後、半導体チップ21を上方から圧着させると、半導体チップ21と異方導電性フィルム(ACF)26がそれらの中央部分から接合し始め、その後図2(c)に示すように、周縁部分に向かって順に接合していく。この時同時に、半導体チップ21と異方導電性フィルム(ACF)26との接合部分の中央部分から周縁部分に向かって空気が押し出されていく。その結果、半導体チップ21とパッケージ基板23との間の巻き込みボイドの発生を防止することができ、耐湿信頼性が向上する。
【0023】
また、第2の実施の形態では、第1の実施の形態のようにパッケージ基板23上に凸部を設ける必要がないため、従来から使用していたパッケージ基板23をそのまま使用することができるので価格の増加を抑えることができる。
【0024】
図3は、本発明の第3の実施の形態を示しており、中央部分断面形状が凸状に形成された異方導電性フィルム(ACF)の製造方法である。
【0025】
図3(a)において、35は、断面形状が凹状になった凸状異方導電性フィルム形成部、36は中央部断面形状が凸状に形成される前の異方導電性フィルムである。
【0026】
まず、図3(b)に示すように、中央部断面形状が凸状に形成される前の異方導電性フィルム(ACF)36に、断面形状が凹状になった凸状異方導電性フィルム形成部35を圧接して、異方導電性フィルムの中央部断面形状を凸状に形成する。
【0027】
次に、図3(c)に示すように、凸状異方導電性フィルム形成部35を異方導電性フィルムから離す。この時、凸状異方導電性フィルム形成部35の温度は異方導電性フィルム(ACF)36が軟化する温度付近に保持されており、かつ、凸状異方導電性フィルム形成部35における異方導電性フィルム(ACF)36との接触部分は異方導電性フィルム(ACF)36との離型性が良くなるように、例えばテフロン加工されているか、あるいは異方導電性フィルム(ACF)36との離型性が良好な素材でできているので、異方導電性フィルム(ACF)36から凸状異方導電性フィルム形成部35を離しても、中央部分の断面形状が凸状に保持されたままの異方導電性フィルム(ACF)37を形成することができる。
【0028】
最後に、図3(d)に示すように、パッケージ基板上のボンディングエリアよりも大きい面積の形状に切り離す。
【0029】
ここでは、凸状異方導電性フィルム形成部35は異方導電性フィルム(ACF)36を圧接することしかできないような形状になっているが、圧接と切り離しが同時にできるように図3(e)のような形状にすれば、製造工程の短縮が可能となる。
【0030】
図4は、本発明の第4の実施の形態である半導体装置の製造方法を示す。
まず、図4(a)に示すように、パッケージ基板上のボンディングエリアよりも大きい面積を有するサイズに加工した異方導電性フィルム(ACF)46をパッケージ基板43上に接合させる。
【0031】
次に、図4(b)に示すように、異方導電性フィルム(ACF)46の軟化する温度付近に温度を保持した凸状異方導電性フィルム(ACF)形成部45を異方導電性フィルム(ACF)46に圧接して、異方導電性フィルム(ACF)46の中央部分の断面形状が凸状になるようにする。
【0032】
最後に、図4(c)に示すように、半導体チップ41とパッケージ基板43の接続温度に保った半導体チップを保持する機器47を用いて、半導体チップ41を上方から異方導電性フィルム(ACF)46に圧接する。その結果、図4(d)に示すように、半導体装置内における巻き込みボイドの発生を防止した半導体装置を製造することができる。
【0033】
以上のように、中央部分の断面形状が凸状になった異方導電性フィルム(ACF)を形成する工程と、それを挟んで半導体チップ41とパッケージ基板43とを電気的に接続する工程とを同一工程で実行できるようにしたので、各パッケージ毎に異方導電性フィルム(ACF)の在庫を持つ必要がなくなる。その結果、部材管理を軽減することができる。
【0034】
また、パッケージ基板43の温度を、半導体チップ41とパッケージ基板43が接続する時の温度に加熱しておけば、半導体チップを保持する機器47の温度を下げることができるので、半導体チップ41とパッケージ基板43の接合後の熱収縮により生じる応力を緩和することができる。その結果、半導体チップ41やパッケージ基板43の損傷や接続不良を防止することができる。
【0035】
また、図5及び図6に示すように、基板に複数の半導体チップを搭載するMCM(Multi Chip Module)構造を持つ半導体装置を製造する場合にも、上記の第1から第4の実施の形態を実行することができる。
【0036】
【発明の効果】
本発明に係る半導体装置の製造方法では、パッケージ基板上に設けられた凸部により、その凸部上に接合した柔軟性に富む導電性物質(実施の形態における異方導電性フィルム(ACF))は、半導体チップとパッケージ基板の接合時には半導体チップの中央部分から周縁部分に向かって順に接合していくような形状になるので、半導体装置の中央部分から周縁部分に向かって空気が押し出される。従って、半導体装置内における巻き込みボイドの発生を防止し、半導体装置の耐湿信頼性を向上させることができる。
【0037】
また、本発明に係る半導体装置の製造方法では、半導体チップとパッケージ基板とを電気的に接続する際に用いる封止部材として、一方の面の中央部分の断面形状が凸状になっている異方導電性フィルム(ACF)を使用することにより、半導体チップとパッケージ基板の接合時に半導体チップの中央部分から周縁部分に向かって異方導電性フィルム(ACF)が順に接合していく。この時、半導体装置の中央部分から周縁部分に向かって空気が押し出されるので、半導体装置内における巻き込みボイドの発生を防止することができる。その結果、半導体装置の耐湿信頼性を向上させることができる。
【0038】
その上、パッケージ基板の中央部分に凸部を設けずに、異方導電性フィルム(ACF)の中央部分の断面形状を凸状にしているので、その異方導電性フィルム(ACF)を半導体チップとパッケージ基板の間に挟めば、電極を半導体チップの片方の全面に配置したエリアバンプ型の半導体チップをその半導体チップに対応したパッケージ基板に接合しても、半導体装置内における巻き込みボイドの発生を防止し、半導体装置の耐湿信頼性を向上させることができる。
【0039】
さらに、中央部分の断面形状が凸状になった異方導電性フィルム(ACF)を形成する工程と、その異方導電性フィルム(ACF)を間に挟んで半導体チップとパッケージ基板とを電気的に接続する工程を同一装置内に組み込むことにより、各パッケージ毎に異方導電性フィルム(ACF)の在庫を持つ必要がなくなる。その結果、部材管理を軽減することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるパッケージ基板上に凸部を設けた半導体装置の断面図である。
【図2】本発明の第2の実施の形態における中央部分の断面形状が凸状になった異方導電性フィルム(ACF)を用いて製造する半導体装置の断面図である。
【図3】本発明の第3の実施の形態における中央部分の断面形状が凸状になった異方導電性フィルム(ACF)の製造方法である。
【図4】本発明の第4の実施の形態における中央部分の断面形状が凸状になった異方導電性フィルム(ACF)を用いた半導体装置の製造方法である。
【図5】半導体チップ搭載面の中央部に凸部を設けたパッケージ基板に複数の半導体チップを搭載する半導体装置の製造方法である。
【図6】中央部分の断面形状が凸状になった異方導電性フィルム(ACF)を用いることによって複数の半導体チップを搭載する半導体装置の製造方法である。
【符号の説明】
11,21,41,51,61:半導体チップ
12,22,42,52,62:電極(半導体チップ側)
13,23,43,53,63:パッケージ基板
14,24,44,54,64:電極(パッケージ基板側)
15,55:凸部
16,26,36,46,56,66:異方導電性フィルム(ACF)
35,45,65:凸状異方導電性フィルム(ACF)形成部
37:凸状異方導電性フィルム(ACF)
38:圧接と切り離しが同時にできる凸状異方導電性フィルム(ACF)形成部
47:半導体チップを保持する機器
Claims (5)
- 表面に電極を備える半導体チップと、
前記半導体チップが搭載される半導体チップ搭載領域を上面に備え、かつ、搭載される前記半導体チップの前記電極に対応する電極を前記上面に備える基板と、
前記基板と前記半導体チップとの間に配置され、前記基板の前記電極と前記半導体チップの前記電極とを電気的に接続する異方導電性フィルムとを有する半導体装置の製造方法において、
前記半導体チップ搭載領域を覆うように、前記基板上に前記異方導電性フィルムを配置する工程と、
前記半導体チップ搭載領域の中央部の上方に頂部が位置するように、前記基板上に配置された前記異方導電性フィルムの上面を凸状に形成する工程と、
前記基板の前記上面と前記半導体チップの前記表面とが対向するように、前記半導体チップを前記異方導電性フィルムを介して前記基板上に搭載して、前記異方導電性フィルムを前記半導体チップの前記表面の中央部から周縁部に向けて順に接合させる工程とを有することを特徴とする半導体装置の製造方法。 - 前記異方導電性フィルムの前記上面を治具によって圧接することにより、前記異方導電性フィルムの前記上面を前記凸状に形成する工程を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記基板上に前記半導体チップを搭載する工程は、前記基板を加熱する工程を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 電極を有する半導体チップと、前記半導体チップを搭載する面上に前記半導体チップの電極に対向する位置に形成された電極を有する基板との間に、柔軟性に富む導電性物質を挟むことによって前記半導体チップと前記基板とを電気的に接続する半導体装置の製造方法において、
前記半導体チップと前記基板との間に挟むために必要な大きさの前記導電性物質を形成する工程と、前記基板上に前記導電性物質を接合させる工程と、前記導電性物質の前記半導体チップと接合する方の面における中央部断面形状を凸状に形成する工程と、
前記導電性物質が実質的に前記半導体チップの中央部分とから接合し始め、その後前記導電性物質が順に前記半導体チップの周縁部分に向かって接合していく工程と、
前記半導体チップと前記基板とを電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。 - 電極を有する半導体チップと、前記半導体チップを搭載する面上に前記半導体チップの電極に対向する位置に形成された電極を有する基板との間に、柔軟性に富む導電性物質を挟むことによって前記半導体チップと前記基板とを電気的に接続する半導体装置の製造方法において、
前記導電性物質が実質的に前記半導体チップの中央部分とから接合し始め、その後前記導電性物質が順に前記半導体チップの周縁部分に向かって接合していく工程を含み、
前記導電性物質を前記基板上に接合させる工程以降、前記基板を、前記半導体チップと前記基板とが電気的に接続できるように接合する時の前記基板の温度付近まで加熱しておくことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19584797A JP3558498B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19584797A JP3558498B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199650A Division JP3947502B2 (ja) | 2003-07-22 | 2003-07-22 | 異方導電性フィルムからなる封止部材の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1140607A JPH1140607A (ja) | 1999-02-12 |
JP3558498B2 true JP3558498B2 (ja) | 2004-08-25 |
Family
ID=16348008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19584797A Expired - Fee Related JP3558498B2 (ja) | 1997-07-22 | 1997-07-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3558498B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5394604B2 (ja) * | 2006-09-29 | 2014-01-22 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
CN107000422A (zh) * | 2015-09-30 | 2017-08-01 | 华为技术有限公司 | 导电膜及导电膜切割刀头 |
KR101631293B1 (ko) * | 2015-11-27 | 2016-06-16 | 정종구 | 집적회로 칩의 기판 본딩 방법 |
-
1997
- 1997-07-22 JP JP19584797A patent/JP3558498B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1140607A (ja) | 1999-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
US7598121B2 (en) | Method of manufacturing a semiconductor device | |
JP2004172489A (ja) | 半導体装置およびその製造方法 | |
JP2001035999A (ja) | チップサイズスタックパッケージ及びその製造方法 | |
JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
US20020105094A1 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
JP3914431B2 (ja) | 半導体装置の製造方法 | |
JP3881751B2 (ja) | 半導体チップの実装構造および実装方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JP3558498B2 (ja) | 半導体装置の製造方法 | |
JP3705159B2 (ja) | 半導体装置の製造方法 | |
JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
JP2002198458A (ja) | 半導体装置及び半導体装置製造方法 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JPH0437148A (ja) | Lsiモジュールの製造方法 | |
JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
JP2001077295A (ja) | 半導体装置の製造方法 | |
JP2002231765A (ja) | 半導体装置 | |
JP2012015446A (ja) | 半導体装置の製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |