JP5268752B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP5268752B2
JP5268752B2 JP2009089606A JP2009089606A JP5268752B2 JP 5268752 B2 JP5268752 B2 JP 5268752B2 JP 2009089606 A JP2009089606 A JP 2009089606A JP 2009089606 A JP2009089606 A JP 2009089606A JP 5268752 B2 JP5268752 B2 JP 5268752B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
manufacturing
semiconductor package
metal post
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009089606A
Other languages
English (en)
Other versions
JP2010103467A (ja
Inventor
キム ウーン−チュン
イム スーン−ギュ
クウォン ヨン−ド
リー ジェ−クワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010103467A publication Critical patent/JP2010103467A/ja
Application granted granted Critical
Publication of JP5268752B2 publication Critical patent/JP5268752B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

本発明は、半導体パッケージ及びその製造方法に関する。
半導体パッケージ（semiconductor package）は、ウエハレベルパッケージ（wafer level package、ＷＬＰ）、チップスケールパッケージ（chip scale package、ＣＳＰ）などのように、一面に電極が形成された半導体基板上にメタルポスト（metal post）及び絶縁層などを形成することにより、製造される。
また、このような半導体パッケージには、メインボード（main board）などの外部装置との電気的な接続のために、メタルポストに外層回路が形成され、この外層回路にハンダ（solder）が形成される。
しかし、このような従来技術によれば、半導体基板の両面を全て活用するためには、半導体基板を貫通するようにビア（via）を形成することになり、このようなビアは、メタルポストとは別途の工程により別に形成された後にメタルポストと接合するので、メタルポストとビアとの間の接続信頼性が低下し、製造工程及び製造コストが増加するという問題点があった。
こうした従来技術の問題点を解決するために、本発明は、ビアを別途に形成する必要がなくて製造工程が単純化され、製造コストを節減でき、接続信頼性を向上させることができる半導体パッケージ及びその製造方法を提供することをその目的とする。
本発明の一実施形態によれば、一面に導電性パッド（conductive pad）が形成された半導体基板（semiconductor substrate）と、半導体基板の一面に形成された絶縁層と、導電性パッド、半導体基板、及び絶縁層を貫通するメタルポストと、メタルポストと電気的に接続される外層回路と、を含む半導体パッケージが提供される。
ここで、外層回路に形成されたハンダバンプ（solder bump）をさらに含むことができる。
本発明の他の実施形態によれば、一面に導電性パッドが形成された半導体基板を提供する工程と、導電性パッドを貫通するように半導体基板の一面に穴（hole）を形成する工程と、メタルポストが絶縁層を貫通するように半導体基板の一面に絶縁層を形成し、穴にメタルポストを形成する工程と、メタルポストと電気的に接続されるように外層回路を形成する工程と、を含む半導体パッケージの製造方法が提供される。
ここで、穴を形成する工程は、穴の深さが半導体基板の厚さ以下になるように行われ、外層回路を形成する工程の前に、メタルポストが露出するように半導体基板の一部を除去する工程をさらに含むことができる。
また、絶縁層及びメタルポストを形成する工程は、半導体基板の一面に、導電性パッドの位置に対応するように開口部が形成された絶縁層を形成する工程と、穴及び開口部の内部に導電性物質を充填してメタルポストを形成する工程と、を含むことができる。
なお、外層回路を形成する工程の後に、外層回路にハンダバンプを形成する工程をさらに含むことができる。
本発明の実施例によれば、半導体基板の両面を電気的に接続させるためのビアを別途に形成する必要がなくて製造工程が単純化され、製造コストを節減でき、接続信頼性を向上させることができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一実施形態による半導体パッケージの一実施例を示す断面図である。 本発明の一実施形態による半導体パッケージの他の実施例を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例を示す順序図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第１実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第２実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第３実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第４実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第５実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。 本発明の他の実施形態による半導体パッケージの製造方法の第６実施例の一工程を示す断面図である。
発明の実施するための形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本発明による半導体パッケージ及びその製造方法の実施例を添付図面を参照して詳しく説明し、添付図面を参照して説明するに当たって、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
また、「形成」という用語は、各構成要素間が物理的に直接接触される場合だけではなく、他の構成要素が各構成要素の間に介在され、該他の構成要素に構成要素がそれぞれ接触される場合も含む概念として使用する。
図１は本発明の一実施形態による半導体パッケージ１００の一実施例を示す断面図である。
本実施例では、一面に導電性パッド１１０が形成された半導体基板１２０と、半導体基板１２０の一面に形成された絶縁層１３０と、導電性パッド１１０、半導体基板１２０、及び絶縁層１３０を貫通するメタルポスト１４０と、メタルポスト１４０と電気的に接続される外層回路１５０と、を含む半導体パッケージ１００が提示される。
本実施例によれば、導電性パッド１１０、半導体基板１２０、及び絶縁層１３０を全て貫通するメタルポスト１４０を形成することにより、半導体基板１２０の両面を電気的に接続させるためのビアを別途に形成する必要がなくなって製造工程が単純化され、製造コストを節減でき、メタルポスト１４０とは別途にビアを形成する場合よりも半導体パッケージ１００内部の接続信頼性を向上させることができる。
以下、各構成について詳しく説明する。
半導体基板１２０はシリコン（Ｓｉ）からなることができ、このような半導体基板１２０の一面には導電性パッド１１０、例えば、金属パッドが形成されて、外部装置と電気的に接続される。また、半導体基板１２０の一面には、例えば、酸化膜などの絶縁膜１１５が形成され、この絶縁膜１１５には導電性パッド１１０の位置に対応する貫通穴が形成され導電性パッド１１０を露出させる。
また、半導体基板１２０の一面には導電性パッド１１０を貫通するように穴１２２が形成される。このとき、穴１２２の内面には、半導体基板１２０とメタルポスト１４０との電気的絶縁のために、例えば、酸化膜などの絶縁膜１２４が形成される。
このような穴１２２は、乾式または湿式エッチングにより形成されることができ、この穴１２２にはメタルポスト１４０が形成される。これについては、後述する半導体パッケージ（図１２、図２１、図３１、図４２、図５４及び図６６の「２００」）の製造方法の一実施例及びその他の実施例で詳しく説明する。
絶縁層１３０は半導体基板１２０の一面に形成される。具体的に、絶縁層１３０は半導体基板１２０の一面に形成された絶縁膜１１５及び導電性パッド１１０をカバーするように形成され、後述するメタルポスト１４０により貫通される。
メタルポスト１４０は導電性パッド１１０、半導体基板１２０、及び絶縁層１３０を貫通する。すなわち、メタルポスト１４０は、半導体パッケージ１００が外部装置に接合された場合に、横方向の荷重に対する支持力を増加させるために絶縁層１３０を貫通して形成され、また、導電性パッド１１０及び半導体基板１２０を貫通することにより、半導体基板１２０の両面を電気的に接続させるビアの機能も行うことができる。
このように、メタルポスト１４０を、ビアの機能も行うように導電性パッド１１０、半導体基板１２０、及び絶縁層１３０を全て貫通するように形成することにより、半導体基板１２０を貫通するビアを別途に形成する必要がなくて製造工程が単純化され、製造コストを節減でき、メタルポスト１４０とは別途にビアを形成する場合よりも、半導体パッケージ１００内部の接続信頼性を向上させることができる。
このようなメタルポスト１４０は、穴１２２が形成された半導体基板１２０の一面に上述した絶縁層１３０を形成した後、この絶縁層１３０に導電性パッド１１０及び穴１２２の位置に対応する開口部１３５を形成し、この穴１２２及び開口部１３５にシード層（seed layer）１４５を形成して導電性物質を充填することにより形成されるか、または絶縁層１３０が形成される前に、メッキレジストなどを用いて半導体基板１２０の穴１２２に先に形成されることはできる。その他にも多様な方式によりメタルポスト１４０が形成でき、これについては後述する半導体パッケージ２００（図１２、図２１、図３１、図４２、図５４及び図６６を参照）の製造方法の一実施例及びその他の実施例で詳しく説明する。
なお、外層回路１５０はメタルポスト１４０と電気的に接続される。具体的に、絶縁層１３０の表面に形成されたシード層１４５に、電解メッキ方式を用いて外層回路１５０を形成することができ、半導体基板１２０の他面には、外層回路１５０を形成する前に外層回路１５０と半導体基板１２０との電気的絶縁のために絶縁膜１５５が形成され、この絶縁膜１５５上にシード層１５２が形成されることにより、電解メッキ方式を用いて外層回路１５０を形成することができる。
また、ハンダバンプ１６０は、外層回路１５０に形成される。すなわち、外部装置との電気的接続のために、例えば、ハンダボール（solder ball）またはハンダペースト（solder paste）などを外層回路１５０に形成する。
以下、半導体パッケージ１００の他の実施例について説明する。
図２は、本発明の一実施形態による半導体パッケージ１００の他の実施例を示す断面図である。
本実施例において、導電性パッド１１０、絶縁膜１１５、半導体基板１２０、穴１２２、絶縁膜１２４、絶縁層１３０、開口部１３５、シード層１４５、外層回路１５０、シード層１５２、絶縁膜１５５、及びハンダバンプ１６０は上述した一実施例と同一または類似であるため説明は省略し、以下では、上述した一実施例との相違点であるメタルポスト１４０について説明する。
本実施例におけるメタルポスト１４０は、図２に示すように、メタルポスト１４０の外周面に段差が形成されない。具体的に説明すると、半導体基板１２０上に、開口部１３５が形成された絶縁層１３０を形成し、その後、該絶縁層１３０をエッチングレジストとして用いて半導体基板１２０に穴１２２を形成すれば、開口部１３５の直径と穴１２２の直径は互いに同一または類似であり、結果的に、該開口部１３５と穴１２２に導電性物質を充填して形成するメタルポスト１４０の外周面には段差が形成されない。
これについては、後述する半導体パッケージ２００（図１２、図２１、図３１、図４２、図５４及び図６６を参照）の製造方法の一実施例及び他の実施例でより詳しく説明する。
次に、本発明の他の実施形態による半導体パッケージ２００の製造方法の第１実施例について説明する。
図３は、本発明の他の実施形態による半導体パッケージ２００の製造方法の第１実施例を示す順序図である。図４から図１２は、本発明の他の実施形態による半導体パッケージ２００の製造方法の第１実施例の各工程を示す断面図である。
本実施例によれば、一面に導電性パッド２１０が形成された半導体基板２２０を提供する工程と、導電性パッド２１０を貫通するように半導体基板２２０の一面に穴２２２を形成する工程と、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する工程と、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成する工程と、を含む半導体パッケージ２００の製造方法が提示される。
本実施例によれば、半導体基板２２０に形成された穴２２２にメタルポスト２４０を形成することにより、半導体基板２２０の両面を電気的に接続させるためのビアを別途に形成する必要がなくて製造工程が単純化され、製造コストを節減でき、メタルポスト２４０とは別途にビアを形成する場合よりも、半導体パッケージ２００内部の接続信頼性を向上させることができる。
以下、各工程について詳しく説明する。
まず、ステップＳ１１０で、図４に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供する。ここで、半導体基板２２０は、例えば、シリコン（Ｓｉ）からなることができ、該半導体基板２２０の一面には導電性パッド２１０、例えば、金属パッドが形成されて、外部装置と電気的に接続される。
また、半導体基板２２０の一面には、例えば、酸化膜などの絶縁膜２１５が形成されて、該絶縁膜２１５には導電性パッド２１０の位置に対応する貫通穴が形成され導電性パッド２１０を露出させる。
ステップＳ１２０で、図５に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。具体的に、導電性パッド２１０を貫通するように半導体基板２２０の一面に、例えば、乾式エッチングまたは湿式エッチングなどを行って穴２２２を形成する工程であって、該穴２２２の深さは半導体基板２２０の厚さよりも小さいため、穴２２２が半導体基板２２０を貫通することはない。
このように、半導体基板２２０にメタルポスト２４０を形成するための穴２２２を形成することにより、半導体基板２２０の両面を電気的に接続させるためのビアを別途に形成する必要がなく、単一工程でメタルポスト２４０がビアを含むように一体に形成できるので、製造工程が単純化され、製造コストを節減することができる。
また、メタルポスト２４０がビアを含むように一体に形成されることにより、メタルポスト２４０と別途にビアを形成する場合よりも、半導体パッケージ２００内部の接続信頼性を向上させることができる。
そして、穴２２２の深さを半導体基板２２０の厚さ以下になるように形成することから、後の工程で、穴２２２にメッキを用いて導電性物質を容易に充填できるようになり、メタルポスト２４０をより効率的に形成することができる。
本実施例では、穴２２２の深さを半導体基板２２０の厚さ以下になるように形成して穴２２２が半導体基板２２０を貫通しないようにすることを一例に挙げたが、これに限定されず、穴２２２が半導体基板２２０を貫通するように形成することもでき、これも本発明の権利範囲に含まれることは明らかである。
なお、図５に示すように、穴２２２を形成する工程を行った後、穴２２２の内面に、例えば、酸化膜などの絶縁膜２２４を形成して、後の工程で形成されるメタルポスト２４０が半導体基板２２０から絶縁されるようにする。
ステップＳ１３０で、図６から図８に示すように、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する。
半導体基板２２０の一面に絶縁層２３０と、この絶縁層２３０を貫通するメタルポスト２４０とを形成する工程であって、ここで、メタルポスト２４０は半導体基板２２０の穴２２２を充填するように形成されて半導体基板２２０の両面を電気的に接続させるためのビアの機能も行うことになる。
このように、絶縁層２３０及びメタルポスト２４０を形成する工程は、次のように分けて説明することができる。
先ず、ステップＳ１３２で、図６に示すように、半導体基板２２０の一面に導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成する。具体的には、半導体基板２２０の一面に絶縁層２３０を形成し、フォトリソグラフィー（photo-lithography）法などを行って導電性パッド２１０の位置に対応する開口部２３５を形成する。
次に、ステップＳ１３４で、図７及び図８に示すように、穴２２２及び開口部２３５の内部に導電性物質を充填してメタルポスト２４０を形成する。本工程は電解メッキにより行われることができる。具体的には、図７に示すように、電解メッキ方式を用いるために、穴２２２及び開口部２３５の内部にシード層２４５を形成し、図８に示すように、シード層２４５を用いて穴２２２及び開口部２３５の内部に導電性物質を充填してメタルポスト２４０を形成する。
このようなメタルポスト２４０は、上述したように、半導体基板２２０の両面を電気的に接続させるためのビアの機能を行い、また半導体基板２２０が外部装置にハンダなどにより接合される際に、横方向の応力を緩和させるメタルポスト本来の機能も行うことができる。
ステップＳ１４０で、図９に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去する。上述したように、穴２２２が半導体基板２２０の厚さよりも小さい深さを有するように形成された場合には、メタルポスト２４０を半導体基板２２０の他面に露出させるために半導体基板２２０の一部を除去する。
このとき、メタルポスト２４０が、後の工程で形成される外層回路２５０と電気的に接続されるようにするためには、穴２２２の内面に形成された絶縁膜２２４の一部も共に除去しなければならない。
ステップＳ１５０で、図１０及び図１１に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成する。まず、図１０に示すように、半導体基板２２０と外層回路２５０との電気的絶縁のために、半導体基板２２０の他面に穴２２２の内面の絶縁膜２２４と類似の絶縁膜２５５を形成し、この絶縁膜２５５の一部をフォトリソグラフィー法などにより除去してメタルポスト２４０を外部に露出させる。
次に、図１１に示すように、絶縁膜２５５の表面にシード層２５２を形成した後に電解メッキを用いてシード層２４５及びシード層２５２に外層回路２５０を形成する。外層回路２５０を形成した後には、シード層２４５，２５２の外層回路２５０が形成されていない部分を除去する。
ステップＳ１６０で、図１２に示すように、外層回路２５０にハンダバンプ２６０を形成する。すなわち、外部装置などとの電気的接続のために、例えば、ハンダボールまたはハンダペーストなどを外層回路２５０に形成する。
以下、半導体パッケージ２００の製造方法において、本実施例の変形された実施例について説明する。
図１３から図２１は本発明の他の実施形態による半導体パッケージ２００の製造方法の第２実施例の各工程を示す断面図である。
本実施例では、ステップＳ１１０で、図１３に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供し、ステップＳ１３２で、図１４に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成する。
ステップＳ１２０で、図１５に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成し、ステップＳ１３４で、図１６及び図１７に示すように、穴２２２及び開口部２３５の内部に導電性物質を充填してメタルポスト２４０を形成する。
次に、ステップＳ１４０で、図１８に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去し、その後、ステップＳ１５０で、図１９及び図２０に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成し、ステップＳ１６０で、図２１に示すように、外層回路２５０にハンダバンプ２６０を形成する。
本実施例では、半導体基板２２０に穴２２２を形成する工程（ステップＳ１２０）と、開口部２３５が形成された絶縁層２３０を形成する工程（ステップＳ１３２）の順序が変わっていること以外は、工程の順序及び詳細が上述した第１実施例と同一または類似であるため、以下では、図１４及び図１５を参照して、ステップＳ１２０工程とステップＳ１３２工程の順序変更による相違点を中心として第２実施例について説明する。
第２実施例では、ステップＳ１３２で、図１４に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成し、その後、ステップＳ１２０で、図１５に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。
このように、絶縁層２３０の開口部２３５を形成した後に半導体基板２２０に穴２２２を形成することから、開口部２３５が形成された絶縁層２３０を半導体基板２２０に穴２２２を形成するためのエッチングレジストとして活用できるようになって、穴２２２を形成するための別途のエッチングレジストが不要となり、製造工程が単純化される。
本実施例のように、絶縁層２３０をエッチングレジストとして活用する場合には、開口部２３５の直径と同一または類似の直径を有する穴２２２が形成されるので、メタルポスト２４０は、図１７から図２１に示すように、その外周面に段差は形成されない。
図２２から図３１は、本発明の他の実施形態による半導体パッケージ２００の製造方法の第３実施例の各工程を示す断面図である。
本実施例では、ステップＳ１１０で、図２２に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供した後に、ステップＳ１３２で、図２３から図２５に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成し、ステップＳ１２０で、図２５に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。
次に、ステップＳ１３４で、図２６及び図２７に示すように、穴２２２及び開口部２３５の内部に導電性物質を充填してメタルポスト２４０を形成し、ステップＳ１４０で、図２８に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去し、ステップＳ１５０で、図２９及び図３０に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成し、ステップＳ１６０で、図３１に示すように、外層回路２５０にハンダバンプ２６０を形成する。
第３実施例は、半導体基板２２０に穴２２２を形成する工程（ステップＳ１２０）と、開口部２３５が形成された絶縁層２３０を形成する工程（ステップＳ１３２）との順序が変わり、絶縁層２３０を形成する工程（ステップＳ１３２）が異なっていること以外は、工程の順序及び詳細が、上述した第１実施例と同一または類似であるため、以下、図２３から図２５を参照して、ステップＳ１３２工程とステップＳ１２０工程を中心として第３実施例について説明する。
本実施例によれば、ステップＳ１３２で、図２３から図２５に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成する。具体的には、図２３に示すように、半導体基板２２０の一面に絶縁層２３０及び銅箔２３２を積層し、図２４に示すように、導電性パッド２１０の位置に対応するように銅箔２３２の一部をエッチングして除去し、図２５に示すように、銅箔２３２をエッチングレジストとして用いてエッチングを行い、絶縁層２３０に開口部２３５を形成する。
また、ステップＳ１２０で、図２５に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。具体的に説明すると、銅箔２３２をエッチングレジストとして用いて絶縁層２３０に開口部２３５を形成し、該絶縁層２３０をエッチングレジストとして用いて半導体基板２２０の一面に開口部２３５の直径と同一または類似の直径を有する穴２２２を加工する。
すなわち、上述した第２実施例とは銅箔２３２を使用しているという点だけが異なっていてあとは同様であり、銅箔２３２は最後まで残存して、図３１に示すように、結果的には半導体パッケージ２００に銅箔２３２が残存することになる。
図３２から図４２は本発明の他の実施形態による半導体パッケージ２００の製造方法の第４実施例の各工程を示す断面図である。
本実施例では、ステップＳ１１０で、図３２に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供し、ステップＳ１２０で、図３３に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように半導体基板２２０の一面に穴２２２を形成する。
次に、ステップＳ１３２で、図３４から図３６に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成し、ステップＳ１３４で、図３７及び図３８に示すように、穴２２２及び開口部２３５の内部に導電性物質を充填してメタルポスト２４０を形成する。
その後、ステップＳ１４０で、図３９に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去し、ステップＳ１５０で、図４０及び図４１に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成し、ステップＳ１６０で、図４２に示すように、外層回路２５０にハンダバンプ２６０を形成する。
本実施例は、開口部２３５が形成された絶縁層２３０を形成する工程（ステップＳ１３２）が異なっていること以外は、工程の順序及び詳細が上述した第１実施例と同一または類似であるため、以下では、図３４から図３６を参照して、ステップＳ１３２工程を中心として第４実施例について説明する。
本実施例では、ステップＳ１３２で、図３４から図３６に示すように、半導体基板２２０の一面に、導電性パッド２１０の位置に対応するように開口部２３５が形成された絶縁層２３０を形成する。具体的に説明すると、図３４に示すように、穴２２２が形成された半導体基板２２０の一面に絶縁層２３０及び銅箔２３２を積層し、図３５に示すように、導電性パッド２１０の位置に対応するように銅箔２３２の一部をエッチングして除去し、図３６に示すように、該銅箔２３２をエッチングレジストとして用いて絶縁層２３０の一部を除去して開口部２３５を形成する。
なお、本実施例では最後まで銅箔２３２が残存して、結局、図４２に示すように、半導体パッケージ２００に銅箔２３２が残存することになる。
図４３から図５４は本発明の他の実施形態による半導体パッケージ２００の製造方法の第５実施例の各工程を示す断面図である。
本実施例では、ステップＳ１１０で、図４３に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供し、ステップＳ１２０で、図４４に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように半導体基板２２０の一面に穴２２２を形成する。
その後、ステップＳ１３０で、図４５から図４９及び図５１に示すように、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する。
また、ステップＳ１４０で、図５０に示すように、メタルポスト２４０が露出するように半導体基板２２０の一部を除去した後、ステップＳ１５０で、図５２及び図５３に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成し、ステップＳ１６０で、図５４に示すように、外層回路２５０にハンダバンプ２６０を形成する。
本実施例は、絶縁層２３０及びメタルポスト２４０を形成する工程（ステップＳ１３０）が異なっていること以外は、工程の順序及び詳細が上述した第１実施例と同一または類似であるため、以下、図４５から図５１を参照して、ステップＳ１３０工程を中心として第５実施例について説明する。
本実施例によれば、ステップＳ１３０で、図４５から図４９、及び図５１に示すように、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する。メタルポスト２４０を形成した後に絶縁層２３０を形成する工程であって、次のように分けて説明することができる。
まず、図４５に示すように、穴２２２の内部及び絶縁膜２１５の表面にシード層２４５を形成し、図４６に示すように、シード層２４５上に導電性パッド２１０の位置に対応して開口されたメッキレジスト２７０を形成する。ここで、メッキレジスト２７０はフォトリソグラフィー法により開口することができる。
次に、図４７に示すように、電解メッキにより穴２２２及びメッキレジスト２７０の開口領域に導電性物質を充填してメタルポスト２４０を形成し、図４８に示すように、メッキレジスト２７０と、メタルポスト２４０が形成されていないシード層とを除去する。
次に、図４９に示すように、メタルポスト２４０が埋め込まれるように半導体基板２２０の一面に絶縁層２３０を形成する。その後、図５１に示すように、グラインディング（grinding）を行って絶縁層２３０の表面及びメタルポスト２４０の先端部を除去することにより、絶縁層２３０を貫通するメタルポスト２４０を形成することができる。
本実施例では、図５０に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去する工程（ステップＳ１４０）が、グラインディングにより絶縁層２３０の表面及びメタルポスト２４０の先端部を除去する工程の前に行われたが、これに限定されず、グラインディング工程の後に行われることもでき、これも本発明の権利範囲に含まれることは明らかである。
一方、本実施例では、メタルポスト２４０を形成した後に絶縁層２３０を形成するので、図４８に示すように、メタルポスト２４０の形成のためのシード層２４５が絶縁層の表面に露出されていないため、図５３に示すように、外層回路２５０を形成する前に、絶縁膜２５５の表面にシード層２５２を形成し、また絶縁層２３０の表面にもシード層２５４を形成することになる。
図５５から図６６は本発明の他の実施形態による半導体パッケージ２００の製造方法の第６実施例の各工程を示す断面図である。
本実施例では、ステップＳ１１０で、図５５に示すように、一面に導電性パッド２１０が形成された半導体基板２２０を提供し、ステップＳ１２０で、図５６及び図５７に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。
ステップＳ１３０で、図５８から図６１、及び図６３に示すように、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する。
次に、ステップＳ１４０で、図６２に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去し、ステップＳ１５０で、図６４及び図６５に示すように、メタルポスト２４０と電気的に接続されるように外層回路２５０を形成し、ステップＳ１６０で、図６６に示すように、外層回路２５０にハンダバンプ２６０を形成する。
本実施例は、半導体基板２２０に穴２２２を形成する工程（ステップＳ１２０）と、絶縁層２３０及びメタルポスト２４０を形成する工程（ステップＳ１３０）が異なっていること以外は、工程の順序及び詳細が上述した一実施例と同一または類似であるため、以下では、図５６から図６３を参照して、ステップＳ１２０及びステップＳ１３０工程を中心として第６実施例について説明する。
まず、ステップＳ１２０で、図５６及び図５７に示すように、導電性パッド２１０を貫通し、穴２２２の深さが半導体基板２２０の厚さ以下になるように、半導体基板２２０の一面に穴２２２を形成する。すなわち、図５６に示すように、メタルポスト２４０の形成のためのメッキレジスト２７０を形成した後、導電性パッド２１０の位置に対応してメッキレジスト２７０に開口領域を形成する。
次に、図５７に示すように、メッキレジスト２７０をエッチングレジストとして用いて半導体基板２２０に導電性パッド２１０を貫通するように穴２２２を形成する。このとき、穴２２２の深さは半導体基板２２０の厚さ以下であり、穴２２２の直径はメッキレジスト２７０の開口領域の直径と同一または類似である。
次に、ステップＳ１３０で、図５８から図６１、及び図６３に示すように、メタルポスト２４０が絶縁層２３０を貫通するように半導体基板２２０の一面に絶縁層２３０を形成し、穴２２２にメタルポスト２４０を形成する。すなわち、メタルポスト２４０を形成した後に絶縁層２３０を形成する工程であって、次のように分けて説明することができる。
まず、図５８に示すように、穴２２２、メッキレジスト２７０の開口領域、及びメッキレジスト２７０の表面にシード層２４５を形成し、その後、図５９に示すように、電解メッキにより穴２２２及びメッキレジスト２７０の開口領域に導電性物質を充填してメタルポスト２４０を形成し、図６０に示すように、メッキレジスト２７０と、メタルポスト２４０が形成されていないシード層２４５とを除去する。
次に、図６１に示すように、メタルポスト２４０が埋め込まれるように半導体基板２２０の一面に絶縁層２３０を形成する。その後、図６３に示すように、グラインディングを行って絶縁層２３０の表面及びメタルポスト２４０の先端部を除去することにより、絶縁層２３０を貫通するメタルポスト２４０を形成することができる。
本実施例では、図６２に示すように、メタルポスト２４０が露出されるように半導体基板２２０の一部を除去する工程（ステップＳ１４０）が、グラインディングにより絶縁層２３０の表面及びメタルポスト２４０の先端部を除去する工程の前に行われたが、これに限定されず、グラインディング工程の後に行われることもでき、これも本発明の権利範囲に含まれることは明らかである。
一方、本実施例によれば、メタルポスト２４０を形成した後に絶縁層２３０を形成するので、図６０に示すように、メタルポスト２４０の形成のためのシード層２４５が絶縁層の表面に露出されていないため、図６５に示すように、外層回路２５０を形成する前に、絶縁膜２５５の表面にシード層２５２を形成し、また絶縁層２３０の表面にもシード層２５４を形成することになる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置及び方法における動作、手順、ステップ、および工程等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「先ず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ 半導体パッケージ
１１０ 導電性パッド
１１５，１２４，１５５ 絶縁膜
１２０ 半導体基板
１２２ 穴
１３０ 絶縁層
１３５ 開口部
１４０ メタルポスト
１４５，１５２ シード層
１５０ 外層回路
１６０ ハンダバンプ

Claims (7)

  1. 上面に導電性パッドが形成された半導体基板と、
    前記導電性パッドが露出するように前記半導体基板の前記上面に形成された絶縁膜と、
    前記半導体基板の前記上面の側に前記導電性パッドと前記絶縁膜とを覆うように形成された絶縁層と、
    前記絶縁層の上面及び前記半導体基板の下面にそれぞれ形成された外層回路と、
    前記導電性パッド、前記半導体基板、及び前記絶縁層を貫通することにより、前記導電性パッド、前記絶縁層の上面に形成された前記外層回路、及び前記半導体基板の下面に形成された前記外層回路に電気的に接続されるメタルポストと、
    を備える半導体パッケージ。
  2. 前記外層回路に形成されたハンダバンプをさらに含む請求項１に記載の半導体パッケージ。
  3. 前記メタルポストは、シード層を介して前記導電性パッドに電気的に接続されることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 半導体基板の上面に、導電性パッド及び前記導電性パッドを露出させる絶縁膜を形成する工程と、
    前記導電性パッドを貫通して前記半導体基板の前記上面に穴を形成する工程と、
    前記導電性パッドと前記絶縁膜とを覆うように、前記半導体基板の前記上面の側に絶縁層を形成する工程と、
    前記絶縁層を貫通するように、前記導電性パッドの位置に対応する開口部を前記絶縁層に形成する工程と、
    前記導電性パッドに電気的に接続されるように、前記穴及び前記開口部の内部に導電性物質を充填してメタルポストを形成する工程と、
    前記メタルポストと電気的に接続されるように、前記絶縁層の上面及び前記半導体基板の下面に外層回路をそれぞれ形成する工程と、
    を含む半導体パッケージの製造方法。
  5. 前記穴を形成する工程は、
    前記穴の深さが前記半導体基板の厚さ以下になるように行われ、
    前記外層回路を形成する工程の前に、
    前記メタルポストが露出するように前記半導体基板の一部を除去する工程をさらに含むことを特徴とする請求項４に記載の半導体パッケージの製造方法。
  6. 前記外層回路を形成する工程の後に、
    前記外層回路にハンダバンプを形成する工程をさらに含む請求項４または５に記載の半導体パッケージの製造方法。
  7. 前記穴にシード層を形成する工程をさらに含み、
    前記メタルポストを形成する工程は、前記シード層を介して前記導電性パッドに電気的に接続されるように前記メタルポストを形成することを特徴とする請求項４から６のいずれか一項に記載の半導体パッケージの製造方法。
JP2009089606A 2008-10-21 2009-04-01 半導体パッケージ及びその製造方法 Expired - Fee Related JP5268752B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0103181 2008-10-21
KR1020080103181A KR101002680B1 (ko) 2008-10-21 2008-10-21 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2010103467A JP2010103467A (ja) 2010-05-06
JP5268752B2 true JP5268752B2 (ja) 2013-08-21

Family

ID=42107994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009089606A Expired - Fee Related JP5268752B2 (ja) 2008-10-21 2009-04-01 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US8159071B2 (ja)
JP (1) JP5268752B2 (ja)
KR (1) KR101002680B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
KR101954982B1 (ko) 2012-07-10 2019-03-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
KR102031908B1 (ko) 2013-02-06 2019-10-14 삼성전자주식회사 관통 전극을 갖는 반도체 소자 및 그 형성 방법
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
TWI581389B (zh) * 2014-05-22 2017-05-01 精材科技股份有限公司 半導體結構及其製造方法
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
DE102018111389A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
KR102028713B1 (ko) * 2018-01-19 2019-10-07 삼성전자주식회사 반도체 패키지

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
JP4547728B2 (ja) 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP2005501413A (ja) * 2001-08-24 2005-01-13 エムシーエヌシー リサーチ アンド デベロップメント インスティテュート 貫通ビア垂直配線、貫通ビア型ヒートシンク及び関連する形成方法
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI239629B (en) * 2003-03-17 2005-09-11 Seiko Epson Corp Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
JP2004327910A (ja) * 2003-04-28 2004-11-18 Sharp Corp 半導体装置およびその製造方法
JP3646719B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
EP1739739A4 (en) 2004-03-26 2010-02-24 Fujikura Ltd TRAVERSATION WIRING PLATE AND METHOD OF PRODUCING THE SAME
JP4955935B2 (ja) * 2004-05-25 2012-06-20 キヤノン株式会社 貫通孔形成方法および半導体装置の製造方法
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP4373866B2 (ja) * 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP2006049557A (ja) 2004-08-04 2006-02-16 Seiko Epson Corp 半導体装置
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4393343B2 (ja) * 2004-10-22 2010-01-06 株式会社東芝 半導体装置の製造方法
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP2007036571A (ja) * 2005-07-26 2007-02-08 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
JP4467489B2 (ja) * 2005-08-30 2010-05-26 三洋電機株式会社 回路基板およびそれを用いた回路装置
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP5179046B2 (ja) * 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
US7564115B2 (en) * 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
TWI362102B (en) * 2007-07-11 2012-04-11 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same
TWI340450B (en) * 2007-08-28 2011-04-11 Unimicron Technology Corp Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
JP2009283503A (ja) * 2008-05-19 2009-12-03 Panasonic Corp 半導体装置及びその製造方法
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect

Also Published As

Publication number Publication date
US8409981B2 (en) 2013-04-02
US20120164825A1 (en) 2012-06-28
KR101002680B1 (ko) 2010-12-21
US8159071B2 (en) 2012-04-17
KR20100043920A (ko) 2010-04-29
US20100096749A1 (en) 2010-04-22
JP2010103467A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
JP4937842B2 (ja) 半導体装置およびその製造方法
JP4345808B2 (ja) 半導体装置の製造方法
TWI551199B (zh) 具電性連接結構之基板及其製法
TW201334136A (zh) 半導體元件及其製造方法
JP2010147281A (ja) 半導体装置およびその製造方法
WO2010035375A1 (ja) 半導体装置及びその製造方法
TW201011872A (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
TWI550737B (zh) 晶片封裝體及其製造方法
WO2012107971A1 (ja) 半導体装置及びその製造方法
JP2009295676A (ja) 半導体装置及びその製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
US10129980B2 (en) Circuit board and electronic component device
TW201606948A (zh) 晶片封裝體及其製造方法
CN109712953B (zh) 一种半导体器件的制造方法和半导体器件
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
KR100986296B1 (ko) 반도체 패키지 및 그 제조 방법
JP4728079B2 (ja) 半導体装置用基板および半導体装置
TWI512923B (zh) 中介板及其製法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP2020129680A (ja) インターポーザ及びインターポーザの製造方法
JP6699131B2 (ja) インターポーザ及びインターポーザの製造方法
JP2019102813A (ja) 半導体装置およびその製造方法
JP2011018672A (ja) 半導体装置およびその製造方法
JP2011238742A (ja) 配線基板の製造方法及び配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees