JPH06209068A - Ｉｃパッケージ - Google Patents

Ｉｃパッケージ

Info

Publication number
JPH06209068A
JPH06209068A JP4361050A JP36105092A JPH06209068A JP H06209068 A JPH06209068 A JP H06209068A JP 4361050 A JP4361050 A JP 4361050A JP 36105092 A JP36105092 A JP 36105092A JP H06209068 A JPH06209068 A JP H06209068A
Authority
JP
Japan
Prior art keywords
chip
package
lead frame
wiring pattern
relay member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4361050A
Other languages
English (en)
Inventor
Shizuteru Hashimoto
静輝 橋本
Nobuhiro Nishijima
信広 西島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP4361050A priority Critical patent/JPH06209068A/ja
Priority to US08/173,519 priority patent/US5496967A/en
Publication of JPH06209068A publication Critical patent/JPH06209068A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 パッケージの厚みを厚くすることなく、樹脂
モールディングの際の中継部材の変形のおそれを防止
し、かつ耐熱性を保持させると共に、多ピン化に対応で
きるＩＣパッケージを提供する。 【構成】 リードフレームとＩＣチップを接続し、該Ｉ
Ｃチップを樹脂モールディングしたＩＣパッケージにお
いて、該ＩＣチップとリードフレームの間に、配線パタ
ーンを有するセラミック基板よりなる中継部材を配する
と共に、該ＩＣチップを該中継部材のメタライズ配線パ
ターンを介してリードフレームに接続し、該リードフレ
ームの一部と該ＩＣチップおよびセラミック基板を一体
的に樹脂モールディングした構成よりなる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣパッケージに係
り、より詳細には、高密度化（多ピン化）に対応できる
ＩＣパッケージに関する。
【０００２】
【従来の技術】従来、樹脂モールド（封止）タイプのＩ
Ｃパッケージは、リードフレームにＩＣチップを搭載す
るためのＩＣチップ搭載部を設け、該ＩＣチップをリー
ドフレームにマウントした上でワイヤボンディングし、
かつ該ＩＣチップとワイヤボンディングした部分とを一
体としてエポキシ樹脂等によりトランスファモールドし
た構成よりなる。
【０００３】そして、このＩＣパッケージは、連続した
リードフレームを用いることで自動化が図れる、モール
ド工程でのバッチ処理が可能である等の観点より、多く
用いられている。
【０００４】しかし、この種のＩＣパッケージは、低コ
ストで大量に得ることができるものの、次のような課題
がある。すなわち、 リードフレームのインナーリードピッチは、今日の
技術では、０．２ｍｍ程度が限界であるため、パッケー
ジの高密度化（多ピン化）に限度がある。 リードフレームのインナーリードピッチを狭くでき
ないことで、ボンディング間隔を狭くできなく、高密度
化（２００〜５００ピンの多ピン化）するには、パッケ
ージを大型化しなければならない。 等の課題がある。
【０００５】ところで、このような課題に対処して、
『リードフレームとＩＣチップとの間に、多層プリント
配線板を配し、該配線板のインナーリード部とＩＣチッ
プをボンディングし、またアウターリード部とリードフ
レームをボンディングし、上記リードフレームとＩＣチ
ップとを電気的に接続すると共に、該リードフレームの
一部と、配線板、およびＩＣチップを一体として樹脂モ
ールディングした構成のＩＣバッケージ』（特開平４−
１２４８６７号参照）が提案されている。
【０００６】
【発明が解決しようとする課題】しかし、このＩＣパッ
ケージの場合、一般的な多層プリント配線板、すなわ
ち、エポキシ樹脂含浸紙、フェノール樹脂含浸紙あるい
はエポキシ樹脂含浸ガラス布を基材とした積層配線板
を、リードフレームとＩＣチップとの中継部材として用
いているので、次のような課題がある。すなわち、 中継部材とする多層プリント配線板は、エポキシ樹
脂等の合成樹脂板で形成されるため、強度面で難があ
る。 樹脂モールディングする際に、中継部材が変形する
おそれがあり、該変形を防止するには、該中継部材の厚
みを厚くする必要があるため、パッケージ自体が大型化
する。 耐熱特性に難がある。 配線パターンを形成するのに、銅箔等のエッチング
加工などで作成されるので製造工程が複雑になる。 等の課題がある。
【０００７】本発明は、以上のような課題に対処して創
作したものであって、その目的とする処は、パッケージ
の厚みを厚くすることなく、樹脂モールディングの際の
中継部材の変形のおそれを防止し、かつ耐熱性を保持さ
せると共に、多ピン化に対応できるＩＣパッケージを提
供することにある。
【０００８】
【課題を解決するための手段】そして、上記課題を解決
するための手段としての本発明のＩＣパッケージは、リ
ードフレームとＩＣチップを接続し、該ＩＣチップを樹
脂モールディングしたＩＣパッケージにおいて、該ＩＣ
チップとリードフレームの間に、メタライズ配線パター
ンを有するセラミック基板よりなる中継部材を配すると
共に、該ＩＣチップを該中継部材のメタライズ配線パタ
ーンを介してリードフレームに接続し、該リードフレー
ムの一部と該ＩＣチップおよびセラミック基板を一体的
に樹脂モールディングした構成としている。
【０００９】また、本発明の他のＩＣパッケージは、前
記発明において、中継部材が、メタライズ配線パター
ンを有し、ＩＣチップを囲む枠状で、リードフレームお
よびＩＣチップとの該中継部材の接続部が一段または多
段構造である構成、中継部材が、メタライズ配線パタ
ーンを有し、ＩＣチップ搭載用の凹部を有し、リードフ
レームおよびＩＣチップとの該中継部材の接続部が一段
または多段構造である構成、中継部材のＩＣチップ接
続側のメタライズ配線パターンのパターンピッチが、
０．２ｍｍ以下である構成としている。
【００１０】
【作用】本発明のＩＣパッケージは、中継部材として、
メタライズ配線パターンを有するセラミック基板を用い
ているので、パッケージ自体に強度を保持させることが
でき、かつ樹脂モールディングの際の変形のおそれを防
止できる。また中継部材にセラミック基板を用いている
ので、該中継基板を薄くでき、パッケージの厚みを厚く
することなく、所定の強度を保持でき、耐熱特性を向上
させることができる。
【００１１】また、配線パターンが、導体の印刷焼成に
よって形成でき、その配線パターンピッチを狭くできる
ので、製造工程を複雑化することなく高密度（多ピン
化）に対応できるように作用する。また、配線パターン
を有する中継部材を用い、ＩＣチップとリードフレーム
の接続を該中継部材を介して行っているので、該ＩＣチ
ップ自体の大きさを必要以上に大きくする必要がなくな
るように作用する。
【００１２】
【実施例】以下、図面を参照しながら、本発明を具体化
した実施例について説明する。ここに、図１、２は、本
発明の一実施例を示し、図１はＩＣパッケージの縦断面
図、図２は概略平面図、図３、４は、中継部材を単層構
造とした実施例を示し、図３はＩＣパッケージの縦断面
図、図４は概略平面図である。
【００１３】本実施例のＩＣパッケージは、概略する
と、中継部材１と、リードフレーム２、および樹脂モー
ルド部３の三つの部分より構成されている樹脂モールド
タイプのＩＣパッケージである。
【００１４】中継部材１は、セラミック製の基板であっ
て、中央にＩＣチップａを搭載するためのＩＣチップ搭
載部４を有し、また基板表面には、ＩＣチップａとリー
ドフレーム２とを電気的に接続する中継用の配線パター
ン５が形成されている。ところで、中継部材１は、積層
型セラミックパッケージと同様にして作製されたものを
用いている。
【００１５】本実施例においては、Ａｌ2 Ｏ3 よりなる
グリーンテープに、タングステンよりなる導体ペースト
を印刷して、１５２リード配線パターンを形成した一層
（縦：２１．３ｍｍ×横：２１．３ｍｍ×厚み：０．２
５ｍｍ）と、同様にしてグリーンテープに配線パターン
を形成して得た二層（縦：１９．１ｍｍ×横：１９．１
ｍｍ×厚み：０．２５ｍｍ）とをラミネートした後、同
時焼成し、更に、該配線パターン部分を無電解にて、Ｎ
ｉメッキ（１μｍ〜９μｍ厚）、Ａｕメッキ（０．３μ
ｍ）を施して得た二段構造の基板を用いた。
【００１６】中継部材１に形成されている配線パターン
５は、インナー側パターンの配線ピッチが、最小８０μ
ｍピッチで、ボンディングワイヤー６によってＩＣチッ
プａとボンディングできるように形成され、また、配線
パターン５のアウター側パターンは、リードフレーム２
のリード７に対応し、ボンディングワイヤー８によって
リードフレーム２とボンディングされ、ＩＣチップａと
リードフレーム２とを電気的に接続し、信号ラインが形
成されている。
【００１７】また、中継部材１の配線パターン５を介し
てボンディングされたＩＣチップａとリードフレーム２
とは、中継部材１と一体として樹脂モールド部３によっ
てトランスファモールドされている。ここで、モールデ
ィングする樹脂としては、エポキシ樹脂、シリコーン樹
脂等を用いている。
【００１８】そして、本実施例のＩＣパッケージによれ
ば、配線パターン５を有する中継部材１を介してＩＣチ
ップａとリードフレーム２とを電気的に接続し信号ライ
ンを形成するようにしているので、中継部材１における
配線パターン５は、従来のプリント配線基板の場合の銅
泊等のエッチング技術によって形成したものと異なり、
メタライズ技術によって形成でき、その配線ピッチを狭
くできることより、多ピン化に対応できることになる。
【００１９】また、従来例における中継基板としての多
層プリント配線板（エポキシ樹脂板）が、曲げ強度が１
４Ｋｇ／ｍｍ2 であるのに対して、本実施例のＩＣパッ
ケージは中継部材としてのセラミック基板は、その曲げ
強度が３１Ｋｇ／ｍｍ2 が２．５倍以上あることより、
本実施例にあっては、該中継基板によって、パッケージ
自体に強度を保持させることができ、樹脂モールディン
グの際の変形のおそれを防止できる。また所定の強度を
保持したままで中継基板を薄くできるので、従来の同種
のパッケージと異なり、パッケージの厚みを厚くする必
要がなく、パッケージの小型化が図れる。また、耐熱特
性を向上させることもできる。
【００２０】また、本実施例パッケージの場合、リード
フレームのリードを２００〜５００ピンまで高密度化で
きたのに対して、中継部材を使わないパッケージの場
合、２００ピン以上とするには、パッケージ全体の大き
さを大型化する必要性が確認できた。これは、リードフ
レームのインナーリードピッチが、今日の技術では０．
２ｍｍ程度が限界であるのに対し本実施例パッケージ
が、中継部材に形成した配線パターンを中継配線パター
ンとし、該中継配線パターンがメタライズ技術によっ
て、その配線ピッチを最小８０μｍ程度までと、約２５
倍微細化できることによると考えられる。
【００２１】ところで、本発明は、上述した実施例に限
定されるものでなく、本発明の要旨を変更しない範囲内
で変形実施できる構成を含む。因みに、上述した実施例
においては、基板を二段構造のセラミック製の基板で説
明したが、図３、４に示すようなセラミック基板を用い
た構成としてもよい。また、基板の材質として、Ａｌ2
Ｏ3 セラミックに限られるものでなく、配線パターンを
形成できるものであれば、ＡｌＮ、ガラスセラミック等
で形成したものを用いてもよい。また、配線パターン
は、タングステンの他、Ｍｏ、Ａｕ、Ａｇ、Ｃｕ等の導
体で形成してもよいことは当然である。
【００２２】また、前述した各実施例においては、中継
部材１として、ＩＣチップ搭載部を備えたセラミック基
板で説明したが、ＩＣチップ搭載部を有しない構成、例
えば、図５に示すように、ＩＣチップａを囲むセラミッ
ク枠状部材で形成した構成としてもよい。更に、中継部
材とリードフレームとを一体化・固定化した構造として
もよい。
【００２３】
【発明の効果】以上の説明より明らかなように、本発明
のＩＣパッケージによれば、中継部材として、メタライ
ズ配線パターンを有するセラミック基板を用いているの
で、パッケージ自体に強度を保持させることができ、か
つ樹脂モールディングの際の変形のおそれを防止できる
という効果を有する。また中継基板を薄くでき、パッケ
ージの厚みを厚くすることなく、所定の強度を保持で
き、耐熱特性を向上させることができるという効果を有
する。
【００２４】また、本発明のＩＣパッケージによれば、
配線パターンを有するセラミック基板よりなる中継部材
を用い、該中継部材に形成された配線パターンをＩＣチ
ップとリードフレームとの中継配線パターンとしている
ので、製造工程を複雑化すること無く該中継配線パター
ンを導体の印刷によって形成でき、その配線パターンピ
ッチを狭くできるので、高密度（多ピン化）に対応でき
るという効果を有する。従って、本発明のＩＣパッケー
ジによれば、ＩＣチップ自体の大きさを必要以上に大き
くする必要がない。
【図面の簡単な説明】
【図１】 本発明の一実施例のＩＣパッケージの縦断面
図である。
【図２】 概略平面図である。
【図３】 本発明の他の実施例のＩＣパッケージの縦断
面図である。
【図４】 図３の概略平面図である。
【図５】 本発明の他の実施例のＩＣパッケージの縦断
面図である。
【符号の説明】
１・・・中継部材、２・・・リードフレーム、３・・・
樹脂モールド部、４・・・ＩＣチップ搭載部、５・・・
配線パターン、６・・・ボンディングワイヤー、７・・
・リードフレームのリード、８・・・ボンディングワイ
ヤー、ａ・・・ＩＣチップ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームとＩＣチップを接続し、
    該ＩＣチップを樹脂モールディングしたＩＣパッケージ
    において、該ＩＣチップとリードフレームの間に、配線
    パターンを有するセラミック基板よりなる中継部材を配
    すると共に、該ＩＣチップを該中継部材のメタライズ配
    線パターンを介してリードフレームに接続し、該リード
    フレームの一部と該ＩＣチップおよびセラミック基板を
    一体的に樹脂モールディングしたことを特徴とするＩＣ
    パッケージ。
  2. 【請求項２】 中継部材が、メタライズ配線パターンを
    有し、ＩＣチップを囲む枠状で、リードフレームおよび
    ＩＣチップとの該中継部材の接続部が一段または多段構
    造である請求項１に記載のＩＣパッケージ。
  3. 【請求項３】 中継部材が、メタライズ配線パターンを
    有し、ＩＣチップ搭載用の凹部を有し、リードフレーム
    およびＩＣチップとの該中継部材の接続部が一段または
    多段構造である請求項１に記載のＩＣパッケージ。
  4. 【請求項４】 中継部材のＩＣチップ接続側のメタライ
    ズ配線パターンのパターンピッチが、０．２ｍｍ以下で
    ある請求項１に記載のＩＣパッケージ。
JP4361050A 1992-12-29 1992-12-29 Ｉｃパッケージ Pending JPH06209068A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4361050A JPH06209068A (ja) 1992-12-29 1992-12-29 Ｉｃパッケージ
US08/173,519 US5496967A (en) 1992-12-29 1993-12-28 Package for holding IC chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4361050A JPH06209068A (ja) 1992-12-29 1992-12-29 Ｉｃパッケージ

Publications (1)

Publication Number Publication Date
JPH06209068A true JPH06209068A (ja) 1994-07-26

Family

ID=18471981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4361050A Pending JPH06209068A (ja) 1992-12-29 1992-12-29 Ｉｃパッケージ

Country Status (2)

Country Link
US (1) US5496967A (ja)
JP (1) JPH06209068A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
WO1999023700A1 (en) 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
TWI226122B (en) * 2003-05-08 2005-01-01 Advanced Semiconductor Eng Multi-chip package with electrical interconnection
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
KR20090081649A (ko) * 2008-01-24 2009-07-29 엘지이노텍 주식회사 배터리 팩 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4867935A (en) * 1988-02-26 1989-09-19 E. I. Du Pont De Nemours And Company Method for preparing ceramic tape compositions
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
JPH0770668B2 (ja) * 1990-09-14 1995-07-31 松下電工株式会社 半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP2009239005A (ja) * 2008-03-27 2009-10-15 Toshiba Memory Systems Co Ltd 半導体装置およびそれに用いる複合リードフレーム

Also Published As

Publication number Publication date
US5496967A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
US6104084A (en) Semiconductor device including a wire pattern for relaying connection between a semiconductor chip and leads
US6703696B2 (en) Semiconductor package
CA1252912A (en) Semiconductor package with high density i/o lead connection
US4903114A (en) Resin-molded semiconductor
US5929513A (en) Semiconductor device and heat sink used therein
US5780933A (en) Substrate for semiconductor device and semiconductor device using the same
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
US5495125A (en) Molded semiconductor device
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
JPH06283650A (ja) 半導体装置
US5134462A (en) Flexible film chip carrier having a flexible film substrate and means for maintaining planarity of the substrate
JPH06209068A (ja) Ｉｃパッケージ
JPH041501B2 (ja)
JPS5998543A (ja) 半導体装置
GB2247988A (en) Lead frame for semiconductor device
TWM615149U (zh) 四方扁平無引腳封裝結構
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
WO1991004575A1 (en) Lead frame for semiconductor device and semiconductor device using the lead frame
JP2622862B2 (ja) リード付電子部品搭載用基板
JPS61168926A (ja) 樹脂基板
JP2612468B2 (ja) 電子部品搭載用基板
JP2614495B2 (ja) 電子部品搭載用基板
KR100221918B1 (ko) 칩 스케일 패키지
JP2990120B2 (ja) 半導体装置