JP2823720B2 - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JP2823720B2 JP2823720B2 JP3275674A JP27567491A JP2823720B2 JP 2823720 B2 JP2823720 B2 JP 2823720B2 JP 3275674 A JP3275674 A JP 3275674A JP 27567491 A JP27567491 A JP 27567491A JP 2823720 B2 JP2823720 B2 JP 2823720B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor element
- terminating resistor
- tungsten
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体素子を搭載する
ためのセラミック配線基板に関する。
ためのセラミック配線基板に関する。
【0002】
【従来の技術】従来、半導体素子を搭載するためのセラ
ミック回路基板は、アルミナセラミック等の電気絶縁材
料より成り、上面に半導体素子を搭載するための搭載部
及び該搭載部周辺より上下面又は側面にかけて導出する
タングステン、モリブデン等の高融点金属粉末から成る
メタライズ配線層を有する絶縁基体と、蓋体とから構成
され、前記絶縁基体の搭載部に半導体素子を接着剤を介
し搭載するとともに半導体素子の各電極をボンディング
ワイヤー等の電気的接続手段を介してメタライズ配線層
に接続し、しかる後、絶縁基体の上面に蓋体をガラス、
樹脂等の封止剤を介して接合し、絶縁基体と蓋体とから
成る容器の内部に半導体素子を気密に封止して最終製品
としての半導体装置となる。
ミック回路基板は、アルミナセラミック等の電気絶縁材
料より成り、上面に半導体素子を搭載するための搭載部
及び該搭載部周辺より上下面又は側面にかけて導出する
タングステン、モリブデン等の高融点金属粉末から成る
メタライズ配線層を有する絶縁基体と、蓋体とから構成
され、前記絶縁基体の搭載部に半導体素子を接着剤を介
し搭載するとともに半導体素子の各電極をボンディング
ワイヤー等の電気的接続手段を介してメタライズ配線層
に接続し、しかる後、絶縁基体の上面に蓋体をガラス、
樹脂等の封止剤を介して接合し、絶縁基体と蓋体とから
成る容器の内部に半導体素子を気密に封止して最終製品
としての半導体装置となる。
【0003】尚、前記セラミック回路基板はそのメタラ
イズ配線層として半導体素子の入出力信号を伝えるため
の信号用メタライズ配線層、半導体素子にグランド位を
与えるグランド用メタライズ配線層及び半導体素子に電
源電位を与える電源用メタライズ配線層とが形成されて
おり、メタライズ配線層の上下面又は側面に導出する部
位を外部電気回路の配線に半田等を介して電気的に接続
することにより、パッケージ内部に収容された半導体素
子がボンディングワイヤー等の電気的接続手段及びメタ
ライズ配線層から成る伝送線路を介して外部電気回路に
接続される。
イズ配線層として半導体素子の入出力信号を伝えるため
の信号用メタライズ配線層、半導体素子にグランド位を
与えるグランド用メタライズ配線層及び半導体素子に電
源電位を与える電源用メタライズ配線層とが形成されて
おり、メタライズ配線層の上下面又は側面に導出する部
位を外部電気回路の配線に半田等を介して電気的に接続
することにより、パッケージ内部に収容された半導体素
子がボンディングワイヤー等の電気的接続手段及びメタ
ライズ配線層から成る伝送線路を介して外部電気回路に
接続される。
【0004】尚、近時コンピュータ等の情報処理装置の
高速化に伴い、半導体素子も高速作動のものとなってき
ており、前記セラミック配線基板は内部に収容される半
導体素子がこのような高速作動のものである場合、半導
体素子の入出力信号を伝える伝送線路中に特性インピー
ダンスの不整合があると、該不整合のある箇所で半導体
素子の入出力信号の一部が反射を起こして半導体素子の
入出力信号の波形を乱してしまい、その結果半導体素子
に誤動作を引き起こしてしまうことがある。
高速化に伴い、半導体素子も高速作動のものとなってき
ており、前記セラミック配線基板は内部に収容される半
導体素子がこのような高速作動のものである場合、半導
体素子の入出力信号を伝える伝送線路中に特性インピー
ダンスの不整合があると、該不整合のある箇所で半導体
素子の入出力信号の一部が反射を起こして半導体素子の
入出力信号の波形を乱してしまい、その結果半導体素子
に誤動作を引き起こしてしまうことがある。
【0005】そのため、このような高速作動の半導体素
子を搭載するためのセラミック回路基板は半導体素子の
入出力信号を伝えるための信号用メタライズ配線層の全
域にわたり特性インピーダンスが完全に整合しているこ
とが望ましい。
子を搭載するためのセラミック回路基板は半導体素子の
入出力信号を伝えるための信号用メタライズ配線層の全
域にわたり特性インピーダンスが完全に整合しているこ
とが望ましい。
【0006】しかしながら、セラミック回路基板の信号
用メタライズ配線層の特性インピーダンスを全域にわた
り整合させるためには信号用メタライズ配線層の線幅や
厚み、及び信号用メタライズ配線層を取り囲む物質の誘
電率をメタライズ配線層の全域にわたり一定にする等の
必要があり、このことは一般的に極めて困難である。
用メタライズ配線層の特性インピーダンスを全域にわた
り整合させるためには信号用メタライズ配線層の線幅や
厚み、及び信号用メタライズ配線層を取り囲む物質の誘
電率をメタライズ配線層の全域にわたり一定にする等の
必要があり、このことは一般的に極めて困難である。
【0007】そこで、従来このような高速作動の半導体
素子を搭載するためのセラミック回路基板として、信号
用メタライズ配線層とグランド用メタライズ配線層との
間、及び/又は信号用メタライズ配線層と電源用メタラ
イズ配線層との間に所定抵抗値を有する終端抵抗を設置
して信号用メタライズ配線層を電気的に終端させること
により半導体素子の入出力信号の反射を防止するように
なしたセラミック回路基板が好適に使用されている。
素子を搭載するためのセラミック回路基板として、信号
用メタライズ配線層とグランド用メタライズ配線層との
間、及び/又は信号用メタライズ配線層と電源用メタラ
イズ配線層との間に所定抵抗値を有する終端抵抗を設置
して信号用メタライズ配線層を電気的に終端させること
により半導体素子の入出力信号の反射を防止するように
なしたセラミック回路基板が好適に使用されている。
【0008】
【発明が解決しようとする課題】しかしながら、この従
来のセラミック配線基板においては、終端抵抗を構成す
るタングステン−モリブデン合金はその抵抗温度係数
(TCR)が3000ppm/℃と高いために終端抵抗
の抵抗値が温度の違いにより大きく変化する。このため
従来のセラミック配線基板は絶縁基体に半導体素子の発
生する熱や外部からの熱が加わると、終端抵抗の抵抗値
が大きく変化し、そのため半導体素子の入出力信号の反
射を有効に防止することができなくなるという欠点を有
していた。
来のセラミック配線基板においては、終端抵抗を構成す
るタングステン−モリブデン合金はその抵抗温度係数
(TCR)が3000ppm/℃と高いために終端抵抗
の抵抗値が温度の違いにより大きく変化する。このため
従来のセラミック配線基板は絶縁基体に半導体素子の発
生する熱や外部からの熱が加わると、終端抵抗の抵抗値
が大きく変化し、そのため半導体素子の入出力信号の反
射を有効に防止することができなくなるという欠点を有
していた。
【0009】また、この従来のセラミック配線基板にお
いては終端抵抗を構成するタングステン−モリブデン合
金はその抵抗率が0.4mΩ・μmと低く、そのため高
い抵抗値の終端抵抗を形成することが極めて困難である
という欠点を有していた。
いては終端抵抗を構成するタングステン−モリブデン合
金はその抵抗率が0.4mΩ・μmと低く、そのため高
い抵抗値の終端抵抗を形成することが極めて困難である
という欠点を有していた。
【0010】
【課題を解決するための手段】本発明は、絶縁基体にメ
タライズ配線層と抵抗体とが被着形成されてなるセラミ
ック配線基板において、前記抵抗体は10乃至60重量
%のタングステン粉末と40乃至90重量%のレニウム
粉末とから成る金属粉末に、外添加で10乃至100重
量%の絶縁物粉末を含有させて成ることを特徴とする。
タライズ配線層と抵抗体とが被着形成されてなるセラミ
ック配線基板において、前記抵抗体は10乃至60重量
%のタングステン粉末と40乃至90重量%のレニウム
粉末とから成る金属粉末に、外添加で10乃至100重
量%の絶縁物粉末を含有させて成ることを特徴とする。
【0011】
【実施例】次に本発明を添付の図面を基に詳細に説明す
る。図1は本発明のセラミック配線基板の一実施例を示
す断面図であり、図中、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とで半導体素子4を収容す
る容器3を構成する。
る。図1は本発明のセラミック配線基板の一実施例を示
す断面図であり、図中、1は絶縁基体、2は蓋体であ
る。この絶縁基体1と蓋体2とで半導体素子4を収容す
る容器3を構成する。
【0012】前記絶縁基体1はアルミナセラミックス等
の電気絶縁材料より成り、上面に半導体素子4を搭載す
るための搭載部1Aを有しており、該搭載部1Aには半
導体素子4が接着剤を介して取着固定される。
の電気絶縁材料より成り、上面に半導体素子4を搭載す
るための搭載部1Aを有しており、該搭載部1Aには半
導体素子4が接着剤を介して取着固定される。
【0013】前記絶縁基体1は例えばアルミナセラミッ
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶媒を
添加混合して泥漿を従来周知のドクターブレード法を採
用することによってシート状となしセラミックグリーン
シートを得るとともに該セラミックグリーンシートに適
当な打ち抜き加工を施すとともに複数枚積層しセラミッ
クグリーンシート積層体となし、しかる後、還元雰囲気
中約1600℃の温度で焼成することによって製作され
る。
クスから成る場合は、アルミナ、シリカ、カルシア、マ
グネシア等の原料粉末に適当なバインダー、有機溶媒を
添加混合して泥漿を従来周知のドクターブレード法を採
用することによってシート状となしセラミックグリーン
シートを得るとともに該セラミックグリーンシートに適
当な打ち抜き加工を施すとともに複数枚積層しセラミッ
クグリーンシート積層体となし、しかる後、還元雰囲気
中約1600℃の温度で焼成することによって製作され
る。
【0014】また、前記絶縁基体1は半導体素子4の入
出力信号の伝送線路となる信号用メタライズ配線層5
a、半導体素子4へのグランド電位の供給線路となるグ
ランド用メタライズ配線層5b、が搭載部1Aの周辺部
より底面にかけて複数導出されており、各信号用メタラ
イズ配線層5a、グランド用メタライズ配線層5bの搭
載部1Aの周辺部位にはそれぞれ半導体素子4の対応す
る電極がボンディングワイヤー6a、6bを介して接続
され、底面に導出された部位には外部リード端子7a、
7bが銀ろう等のろう材を介して取着されている。
出力信号の伝送線路となる信号用メタライズ配線層5
a、半導体素子4へのグランド電位の供給線路となるグ
ランド用メタライズ配線層5b、が搭載部1Aの周辺部
より底面にかけて複数導出されており、各信号用メタラ
イズ配線層5a、グランド用メタライズ配線層5bの搭
載部1Aの周辺部位にはそれぞれ半導体素子4の対応す
る電極がボンディングワイヤー6a、6bを介して接続
され、底面に導出された部位には外部リード端子7a、
7bが銀ろう等のろう材を介して取着されている。
【0015】前記信号用メタライズ配線層5a、グラン
ド用メタライズ配線層5bはタングステン、モリブデン
等の高融点金属から成り、該タングステン等の高融点金
属に適当なバインダー、有機溶媒を添加混合して得た金
属ペーストを従来周知のスクリーン印刷法等の厚膜印刷
法を採用して絶縁基体1となるセラミックグリーンシー
トに所定パターンに印刷塗布しておくことによって絶縁
基体1に形成される。
ド用メタライズ配線層5bはタングステン、モリブデン
等の高融点金属から成り、該タングステン等の高融点金
属に適当なバインダー、有機溶媒を添加混合して得た金
属ペーストを従来周知のスクリーン印刷法等の厚膜印刷
法を採用して絶縁基体1となるセラミックグリーンシー
トに所定パターンに印刷塗布しておくことによって絶縁
基体1に形成される。
【0016】尚、前記信号用メタライズ配線層5a、グ
ランド用メタライズ配線層5bの露出する外表面にはニ
ッケル、金等の耐食性に優れ、且つ良導電性の金属をメ
ッキにより1乃至20μmの厚みに層着させておくと、
信号用メタライズ配線層5a、グランド用メタライズ配
線層5bが腐食するのを有効に防止することができると
ともに信号用メタライズ配線層5a、グランド用メタラ
イズ配線層5bとボンディングワイヤー6a、6b、外
部リード端子7a、7bとの接続が容易なものとなる。
従って、前記信号用メタライズ配線層5a、グランド用
メタライズ配線層5bが腐食するのを有効に防止すると
ともに信号用メタライズ配線層5a、グランド用メタラ
イズ配線5bとボンディングワイヤー6a、6b、外部
リード端子7a、7bとの接続を容易なものとなすため
に信号用メタライズ配線層5a、グランド用メタライズ
配線層5bの露出する外表面にはニッケル、金等の耐食
性に優れ、且つ良導電性の金属をメッキにより1乃至2
0μmの厚みに層着させておくことが好ましい。
ランド用メタライズ配線層5bの露出する外表面にはニ
ッケル、金等の耐食性に優れ、且つ良導電性の金属をメ
ッキにより1乃至20μmの厚みに層着させておくと、
信号用メタライズ配線層5a、グランド用メタライズ配
線層5bが腐食するのを有効に防止することができると
ともに信号用メタライズ配線層5a、グランド用メタラ
イズ配線層5bとボンディングワイヤー6a、6b、外
部リード端子7a、7bとの接続が容易なものとなる。
従って、前記信号用メタライズ配線層5a、グランド用
メタライズ配線層5bが腐食するのを有効に防止すると
ともに信号用メタライズ配線層5a、グランド用メタラ
イズ配線5bとボンディングワイヤー6a、6b、外部
リード端子7a、7bとの接続を容易なものとなすため
に信号用メタライズ配線層5a、グランド用メタライズ
配線層5bの露出する外表面にはニッケル、金等の耐食
性に優れ、且つ良導電性の金属をメッキにより1乃至2
0μmの厚みに層着させておくことが好ましい。
【0017】また、前記絶縁基体1には信号用メタライ
ズ配線層5aとグランド用メタライズ配線層5bとの間
に半導体素子4の入出力信号に発生するノイズを低減さ
せるための終端抵抗8が形成されている。
ズ配線層5aとグランド用メタライズ配線層5bとの間
に半導体素子4の入出力信号に発生するノイズを低減さ
せるための終端抵抗8が形成されている。
【0018】前記終端抵抗8はタングステン、レニウム
及び絶縁物粉末から成る焼結体であり、タングステン及
びレニウムから成る金属粉末に絶縁基体2と実質的に同
じ材料から成る絶縁物粉末及び適当なバインダー、有機
溶媒を添加混合して得た抵抗体ペーストを絶縁基体1と
なるセラミックグリーンシートにスクリーン印刷等の厚
膜手法を採用して印刷塗布しておくことによって絶縁基
体1に形成される。
及び絶縁物粉末から成る焼結体であり、タングステン及
びレニウムから成る金属粉末に絶縁基体2と実質的に同
じ材料から成る絶縁物粉末及び適当なバインダー、有機
溶媒を添加混合して得た抵抗体ペーストを絶縁基体1と
なるセラミックグリーンシートにスクリーン印刷等の厚
膜手法を採用して印刷塗布しておくことによって絶縁基
体1に形成される。
【0019】また前記終端抵抗8を構成するタングステ
ン、レニウム及び絶縁物粉末から成る焼結体は、その抵
抗温度係数(TCR)が約200ppm/℃と低いため
に半導体素子4の発生する熱や外部の熱が絶縁基板1に
印加されたとしても終端抵抗8の抵抗値の変化は極めて
小さい。
ン、レニウム及び絶縁物粉末から成る焼結体は、その抵
抗温度係数(TCR)が約200ppm/℃と低いため
に半導体素子4の発生する熱や外部の熱が絶縁基板1に
印加されたとしても終端抵抗8の抵抗値の変化は極めて
小さい。
【0020】更に、前記終端抵抗8を構成するタングス
テン、レニウム及び絶縁物粉末から成る焼結体は、その
体積固有抵抗が15mΩ・μm以上と高いことから抵抗
値の高い終端抵抗を容易に形成することが可能である。
テン、レニウム及び絶縁物粉末から成る焼結体は、その
体積固有抵抗が15mΩ・μm以上と高いことから抵抗
値の高い終端抵抗を容易に形成することが可能である。
【0021】尚、前記終端抵抗8はタングステンとレニ
ウムとの合計を100重量%としてタングステンが10
重量%未満の場合、又は60重量%を越える場合は抵抗
温度係数(TCR)が500ppm/℃以上と高くな
り、絶縁基板1の温度によって終端抵抗8の抵抗値が大
きく変わり、半導体素子4の入出力信号の反射を防止で
きなくなる恐れがある。従って、前記抵抗8はタングス
テンとレニウムとの合計を100重量%としてタングス
テンが10乃至60重量%の範囲に限定される。
ウムとの合計を100重量%としてタングステンが10
重量%未満の場合、又は60重量%を越える場合は抵抗
温度係数(TCR)が500ppm/℃以上と高くな
り、絶縁基板1の温度によって終端抵抗8の抵抗値が大
きく変わり、半導体素子4の入出力信号の反射を防止で
きなくなる恐れがある。従って、前記抵抗8はタングス
テンとレニウムとの合計を100重量%としてタングス
テンが10乃至60重量%の範囲に限定される。
【0022】また、前記終端抵抗8は絶縁物粉末がタン
グステンとレニウムとの合計を100重量%として外添
加で10重量%未満であると終端抵抗8の体積固有抵抗
が低くなる傾向にある。また、前記終端抵抗8は絶縁物
粉末がタングステンとレニウムとの合計を100重量%
として外添加で100重量%を越えると終端抵抗が断線
しやすくなる。従って、前記終端抵抗8は絶縁無機物粉
末がタングステンとレニウムとの合計を100重量%と
して外添加で10乃至100重量%の範囲に限定され
る。
グステンとレニウムとの合計を100重量%として外添
加で10重量%未満であると終端抵抗8の体積固有抵抗
が低くなる傾向にある。また、前記終端抵抗8は絶縁物
粉末がタングステンとレニウムとの合計を100重量%
として外添加で100重量%を越えると終端抵抗が断線
しやすくなる。従って、前記終端抵抗8は絶縁無機物粉
末がタングステンとレニウムとの合計を100重量%と
して外添加で10乃至100重量%の範囲に限定され
る。
【0023】更に、前記終端抵抗8はタングステン粉末
の平均粒径が0.3μm未満、またはレニウム粉末の平
均粒径が0.5μm未満では体積固有抵抗が小さくなる
傾向にあり、タングステン粉末またはレニウム粉末の平
均粒径が3.0μmを越えると断線し易くなる傾向にあ
る。従って、前記終端抵抗8はタングステン粉末の平均
粒径が0.3乃至3.0μmから成り、且つレニウムの
平均粒径が0.5乃至3.0μmの範囲であることが好
ましい。
の平均粒径が0.3μm未満、またはレニウム粉末の平
均粒径が0.5μm未満では体積固有抵抗が小さくなる
傾向にあり、タングステン粉末またはレニウム粉末の平
均粒径が3.0μmを越えると断線し易くなる傾向にあ
る。従って、前記終端抵抗8はタングステン粉末の平均
粒径が0.3乃至3.0μmから成り、且つレニウムの
平均粒径が0.5乃至3.0μmの範囲であることが好
ましい。
【0024】また更に前記終端抵抗8は絶縁物粉末の平
均粒径が3.0μmを越えると断線し易くなる傾向にあ
る。従って、前記終端抵抗8は絶縁物粉末の平均粒径が
3.0μm以下であることが好ましい。
均粒径が3.0μmを越えると断線し易くなる傾向にあ
る。従って、前記終端抵抗8は絶縁物粉末の平均粒径が
3.0μm以下であることが好ましい。
【0025】前記信号用メタライズ配線層5a、グラン
ド用メタライズ配線層5bを有する絶縁基体1はまたそ
の信号用メタライズ配線層5a、グランド用メタライズ
配線層5bに外部リード端子7a、7bが取着されてお
り、該外部リード端子7a、7bは鉄−ニッケル合金や
鉄−ニッケル−コバルト合金等の金属で形成され、半導
体素子を外部電気回路に接続する作用を為す。
ド用メタライズ配線層5bを有する絶縁基体1はまたそ
の信号用メタライズ配線層5a、グランド用メタライズ
配線層5bに外部リード端子7a、7bが取着されてお
り、該外部リード端子7a、7bは鉄−ニッケル合金や
鉄−ニッケル−コバルト合金等の金属で形成され、半導
体素子を外部電気回路に接続する作用を為す。
【0026】尚、前記外部リード端子7a、7bの露出
する外表面にはニッケル、金等の耐食性に優れ、且つ良
導電性の金属をメッキにより1乃至20μmの厚みに層
着させておくと、外部リード端子7a、7bが腐食する
のを有効に防止することができるとともに外部リード端
子7a、7bと外部電気回路との接続が容易なものとな
る。従って、前記リード端子7a、7bが腐食するのを
有効に防止するとともに外部リード端子7a、7bと外
部電気回路との接続を容易なものとなすために、外部リ
ード端子7a、7bの露出する外表面にはニッケル、金
等の耐食性に優れ、且つ良導電性の金属をメッキにより
1乃至20μmの厚みに層着させておくことが好まし
い。
する外表面にはニッケル、金等の耐食性に優れ、且つ良
導電性の金属をメッキにより1乃至20μmの厚みに層
着させておくと、外部リード端子7a、7bが腐食する
のを有効に防止することができるとともに外部リード端
子7a、7bと外部電気回路との接続が容易なものとな
る。従って、前記リード端子7a、7bが腐食するのを
有効に防止するとともに外部リード端子7a、7bと外
部電気回路との接続を容易なものとなすために、外部リ
ード端子7a、7bの露出する外表面にはニッケル、金
等の耐食性に優れ、且つ良導電性の金属をメッキにより
1乃至20μmの厚みに層着させておくことが好まし
い。
【0027】かくして、本発明のセラミック回路基板に
よれば前記絶縁基体1の搭載部1Aに半導体素子4を取
着搭載し、半導体素子4の各電極と絶縁基体1の信号用
メタライズ配線層5a、グランド用メタライズ配線層5
b、電源用メタライズ配線層5cとをボンディングワイ
ヤー6a、6bを介して接続した後、絶縁基体1の上面
にセラミックスや金属からなる蓋体2をガラス、半田等
の接着剤を介して接合することによって、絶縁基体1と
蓋体2とからなる容器3の内部に半導体素子4が気密に
封止されることとなる。
よれば前記絶縁基体1の搭載部1Aに半導体素子4を取
着搭載し、半導体素子4の各電極と絶縁基体1の信号用
メタライズ配線層5a、グランド用メタライズ配線層5
b、電源用メタライズ配線層5cとをボンディングワイ
ヤー6a、6bを介して接続した後、絶縁基体1の上面
にセラミックスや金属からなる蓋体2をガラス、半田等
の接着剤を介して接合することによって、絶縁基体1と
蓋体2とからなる容器3の内部に半導体素子4が気密に
封止されることとなる。
【0028】尚、本発明のセラミック回路基板は上記の
実施例に限らず本発明の主旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上記実施例ではセラミ
ック配線基板に形成された抵抗体は終端抵抗であった
が、セラミック基板に形成される抵抗体は終端抵抗以外
の抵抗であってもよい。
実施例に限らず本発明の主旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上記実施例ではセラミ
ック配線基板に形成された抵抗体は終端抵抗であった
が、セラミック基板に形成される抵抗体は終端抵抗以外
の抵抗であってもよい。
【0029】
【発明の効果】本発明のセラミック回路基板によれば、
終端抵抗を構成するタングステン、レニウム及び絶縁物
粉末から成る焼結体は抵抗温度係数が低いことから絶縁
基板に半導体素子の発生する熱や外部の熱が印加された
としても終端抵抗の抵抗値は殆ど変化することはなく、
従って絶縁基板の温度に拘らず半導体素子の入出力信号
の反射を有効に防止することができる。
終端抵抗を構成するタングステン、レニウム及び絶縁物
粉末から成る焼結体は抵抗温度係数が低いことから絶縁
基板に半導体素子の発生する熱や外部の熱が印加された
としても終端抵抗の抵抗値は殆ど変化することはなく、
従って絶縁基板の温度に拘らず半導体素子の入出力信号
の反射を有効に防止することができる。
【0030】また、本発明のセラミック回路基板によれ
ば、終端抵抗を構成するタングステン、レニウム及び絶
縁物粉末から成る焼結体は体積固有抵抗が高いことか
ら、抵抗値の高い終端抵抗を容易に形成することが可能
である。
ば、終端抵抗を構成するタングステン、レニウム及び絶
縁物粉末から成る焼結体は体積固有抵抗が高いことか
ら、抵抗値の高い終端抵抗を容易に形成することが可能
である。
【図1】本発明のセラミック回路基板の一実施例を示す
断面図である。
断面図である。
1・・・絶縁基体 2・・・蓋体 4・・・半導体素子 5a・・信号用メタライズ配線層 5b・・グランド用メタライズ配線層 8・・・終端抵抗
Claims (1)
- 【請求項1】絶縁基体にメタライズ配線層と抵抗体とが
被着形成されてなるセラミック配線基板において、前記
抵抗体は10乃至60重量%のタングステン粉末と40
乃至90重量%のレニウム粉末とから成る金属粉末に、
外添加で10乃至100重量%の絶縁物粉末を含有させ
て成ることを特徴とするセラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275674A JP2823720B2 (ja) | 1991-10-23 | 1991-10-23 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275674A JP2823720B2 (ja) | 1991-10-23 | 1991-10-23 | セラミック配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114667A JPH05114667A (ja) | 1993-05-07 |
| JP2823720B2 true JP2823720B2 (ja) | 1998-11-11 |
Family
ID=17558766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275674A Expired - Fee Related JP2823720B2 (ja) | 1991-10-23 | 1991-10-23 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823720B2 (ja) |
-
1991
- 1991-10-23 JP JP3275674A patent/JP2823720B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05114667A (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823720B2 (ja) | セラミック配線基板 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2738622B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2703456B2 (ja) | 配線基板 | |
| JP3199563B2 (ja) | 配線基板 | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160537A (ja) | セラミック配線基板 | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160538A (ja) | セラミック配線基板 | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2828531B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3411204B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2962846B2 (ja) | 配線基板 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP3847248B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP3287992B2 (ja) | 半導体素子収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JP2784094B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |