JP2962846B2 - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2962846B2 JP2962846B2 JP2948191A JP2948191A JP2962846B2 JP 2962846 B2 JP2962846 B2 JP 2962846B2 JP 2948191 A JP2948191 A JP 2948191A JP 2948191 A JP2948191 A JP 2948191A JP 2962846 B2 JP2962846 B2 JP 2962846B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- wiring conductor
- insulating
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Porous Artificial Stone Or Porous Ceramic Products (AREA)
- Ceramic Products (AREA)
Description
【０００１】
【産業上の利用分野】本発明と半導体素子収納用パッケ
ージや混成集積回路基板等に使用される配線基板の改良
に関するものである。
ージや混成集積回路基板等に使用される配線基板の改良
に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に使用される配線基板は通常、電気絶
縁性で化学的に安定な酸化アルミニウム質焼結体から成
る絶縁基体の表面に配線導体としてタングステンやモリ
ブデン、アルミニウム等の金属を厚膜形成技術、薄膜形
成技術により被着することによって形成されている。
成集積回路基板等に使用される配線基板は通常、電気絶
縁性で化学的に安定な酸化アルミニウム質焼結体から成
る絶縁基体の表面に配線導体としてタングステンやモリ
ブデン、アルミニウム等の金属を厚膜形成技術、薄膜形
成技術により被着することによって形成されている。
【０００３】しかしながら、近時、半導体素子の大型
化、電気信号の伝播速度の高速化が急激に進み、該半導
体素子を上記半導体素子収納用パッケージや混成集積回
路基板等に収容、搭載した場合、以下に述べる欠点を有
したものとなる。
化、電気信号の伝播速度の高速化が急激に進み、該半導
体素子を上記半導体素子収納用パッケージや混成集積回
路基板等に収容、搭載した場合、以下に述べる欠点を有
したものとなる。
【０００４】即ち、半導体素子を構成するシリコンの
熱膨張係数と半導体素子収納用パッケージや混成集積回
路基板等の絶縁基体に使用される酸化アルミニウム質焼
結体の熱膨張係数がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.
0 〜7.5 ×10-6/ ℃であり、大きく相違することから両
者に半導体素子を作動させた際等に発生する熱が印加さ
れると両者間に大きな熱応力が発生し、該熱応力によっ
て半導体素子が破損したり、半導体素子が絶縁基体より
剥離してしまう。
熱膨張係数と半導体素子収納用パッケージや混成集積回
路基板等の絶縁基体に使用される酸化アルミニウム質焼
結体の熱膨張係数がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.
0 〜7.5 ×10-6/ ℃であり、大きく相違することから両
者に半導体素子を作動させた際等に発生する熱が印加さ
れると両者間に大きな熱応力が発生し、該熱応力によっ
て半導体素子が破損したり、半導体素子が絶縁基体より
剥離してしまう。
【０００５】半導体素子収納用パッケージや混成集積
回路基板等の絶縁基体に使用される酸化アルミニウム質
焼結体はその誘電率が9 〜10( 室温1MHz) と高いため絶
縁基体に設けた配線導体を伝わる電気信号の伝播速度が
遅く、そのため電気信号の高速伝播を要求する半導体素
子はその収容、搭載が不可となる。等の欠点を有してい
た。
回路基板等の絶縁基体に使用される酸化アルミニウム質
焼結体はその誘電率が9 〜10( 室温1MHz) と高いため絶
縁基体に設けた配線導体を伝わる電気信号の伝播速度が
遅く、そのため電気信号の高速伝播を要求する半導体素
子はその収容、搭載が不可となる。等の欠点を有してい
た。
【０００６】そこで上記欠点を解消するために半導体素
子収納用パッケージや混成集積回路基板等の絶縁基体を
酸化アルミニウム質焼結体に代えて半導体素子を構成す
るシリコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似
した熱膨張係数4.0 〜4.5 ×10-6/ ℃を有し、且つ誘電
率が6.3 と低いムライト質焼結体を使用することが検討
されている。
子収納用パッケージや混成集積回路基板等の絶縁基体を
酸化アルミニウム質焼結体に代えて半導体素子を構成す
るシリコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似
した熱膨張係数4.0 〜4.5 ×10-6/ ℃を有し、且つ誘電
率が6.3 と低いムライト質焼結体を使用することが検討
されている。
【０００７】
【発明が解決しようとする課題】しかしながら、このム
ライト質焼結体は一般に粒子径が0.1 乃至10.0μm のム
ライト原料粉末にバインダー及び溶媒を添加混合して成
形するとともに該成形体を高温で焼成することによって
製作されており、該ムライト原料粉末はその粒子径が0.
1 乃至10.0μm という大きな幅を有しているためこのム
ライト原料粉末を焼成し、ムライト質焼結体となす際、
粒子径の大きなムライト原料粉末が粒子径の小さなムラ
イト原料粉末を吸収して異常粒成長を起こし、その結
果、得られるムライト質焼結体は内表面に多量の気孔が
でき、表面に最大径30μm 程度のボイド( 穴) が絶縁基
体の全表面積に対し6%程度形成されたものとなってい
る。そのためこの従来のムライト質焼結体表面に薄膜形
成技術で微細な配線導体や抵抗素子を被着形成し、半導
体素子収納用パッケージや混成集積回路基板等を形成す
ると配線導体が前記絶縁基体表面のボイドにより断線し
たり、抵抗素子の厚みに不均一を生じ、電気抵抗値にバ
ラツキが発生したりしてしまうという欠点が誘発され
る。
ライト質焼結体は一般に粒子径が0.1 乃至10.0μm のム
ライト原料粉末にバインダー及び溶媒を添加混合して成
形するとともに該成形体を高温で焼成することによって
製作されており、該ムライト原料粉末はその粒子径が0.
1 乃至10.0μm という大きな幅を有しているためこのム
ライト原料粉末を焼成し、ムライト質焼結体となす際、
粒子径の大きなムライト原料粉末が粒子径の小さなムラ
イト原料粉末を吸収して異常粒成長を起こし、その結
果、得られるムライト質焼結体は内表面に多量の気孔が
でき、表面に最大径30μm 程度のボイド( 穴) が絶縁基
体の全表面積に対し6%程度形成されたものとなってい
る。そのためこの従来のムライト質焼結体表面に薄膜形
成技術で微細な配線導体や抵抗素子を被着形成し、半導
体素子収納用パッケージや混成集積回路基板等を形成す
ると配線導体が前記絶縁基体表面のボイドにより断線し
たり、抵抗素子の厚みに不均一を生じ、電気抵抗値にバ
ラツキが発生したりしてしまうという欠点が誘発され
る。
【０００８】
【課題を解決するための手段】本発明は絶縁基体表面に
薄膜形成技術による配線導体と有機高分子材料よりなる
絶縁膜とを多層に被着して成る配線基板において、前記
絶縁基体をムライト質焼結体で形成するとともに絶縁基
体表面に形成されるボイドの最大径を20.0μｍ以下、絶
縁基体の全表面積に対するボイドの面積を4.0 ％以下と
したことを特徴とするものである。
薄膜形成技術による配線導体と有機高分子材料よりなる
絶縁膜とを多層に被着して成る配線基板において、前記
絶縁基体をムライト質焼結体で形成するとともに絶縁基
体表面に形成されるボイドの最大径を20.0μｍ以下、絶
縁基体の全表面積に対するボイドの面積を4.0 ％以下と
したことを特徴とするものである。
【０００９】
【実施例】次に本発明を添付図面に示す実施例に基づき
詳細に説明する。第1図は本発明の配線基板を半導体素
子収納用パッケージに適用した場合の断面図を示し、1
は電気絶縁材料から成る絶縁基体、2 は同じく電気絶縁
材料から成る蓋体である。この絶縁基体1 と蓋体2 とで
半導体素子4 を収容するための絶縁容器3 が構成され
る。
詳細に説明する。第1図は本発明の配線基板を半導体素
子収納用パッケージに適用した場合の断面図を示し、1
は電気絶縁材料から成る絶縁基体、2 は同じく電気絶縁
材料から成る蓋体である。この絶縁基体1 と蓋体2 とで
半導体素子4 を収容するための絶縁容器3 が構成され
る。
【００１０】前記絶縁基体1 はその上面中央部に半導体
素子4 を収容するための凹部が設けてあり、該凹部底面
には半導体素子4 が接着材を介し取着される。
素子4 を収容するための凹部が設けてあり、該凹部底面
には半導体素子4 が接着材を介し取着される。
【００１１】前記絶縁基体１はムライト質焼結体から成
り、該ムライト質焼結体はその熱膨張係数が4.0 〜4.5
×10-6/ ℃と半導体素子4 を構成するシリコンの熱膨張
係数(3.0〜3.5 ×10-6/ ℃) に近似することから絶縁基
体1 上に半導体素子4 を取着した後、両者に熱が印加さ
れたとしても両者間には熱膨張係数の相違に起因した熱
応力が発生することは殆どなく、半導体素子4を絶縁基
体1 上に極めて強固に取着することができる。
り、該ムライト質焼結体はその熱膨張係数が4.0 〜4.5
×10-6/ ℃と半導体素子4 を構成するシリコンの熱膨張
係数(3.0〜3.5 ×10-6/ ℃) に近似することから絶縁基
体1 上に半導体素子4 を取着した後、両者に熱が印加さ
れたとしても両者間には熱膨張係数の相違に起因した熱
応力が発生することは殆どなく、半導体素子4を絶縁基
体1 上に極めて強固に取着することができる。
【００１２】尚、前記ムライト質焼結体から成る絶縁基
体１は、例えば粒径1.5 〜2.0 μｍの均粒のムライト原
料粉末に焼結助剤としてのシリカ粉末、マグネシア粉
末、カルシア粉末等と適当な有機溶剤、溶媒とを添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法を採用することによってグリーンシート（生
シート）を形成し、しかる後、前記グリーンシートに適
当な打ち抜き加工を施すとともに高温（約1600℃）で焼
成することによって製作される。
体１は、例えば粒径1.5 〜2.0 μｍの均粒のムライト原
料粉末に焼結助剤としてのシリカ粉末、マグネシア粉
末、カルシア粉末等と適当な有機溶剤、溶媒とを添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法を採用することによってグリーンシート（生
シート）を形成し、しかる後、前記グリーンシートに適
当な打ち抜き加工を施すとともに高温（約1600℃）で焼
成することによって製作される。
【００１３】また前記絶縁基体1 にはタングステン、モ
リブデン等の高融点金属粉末から成る多数のメタライズ
配線層5 が形成されており、該メタライズ配線層5 の一
端には外部電気回路と接続される外部リード端子6が銀
ロウ等のロウ材を介し取着されている。
リブデン等の高融点金属粉末から成る多数のメタライズ
配線層5 が形成されており、該メタライズ配線層5 の一
端には外部電気回路と接続される外部リード端子6が銀
ロウ等のロウ材を介し取着されている。
【００１４】前記外部リード端子6 はコバール金属(Fe-
Ni-Co合金) や42Alloy(Fe-Ni 合金) 等の金属から成
り、パッケージ内部に収容する半導体素子4 の各電極を
所定の外部電気回路に電気的に接続する作用を為し、例
えば鉄、ニッケル、コバルト等の合金インゴット( 塊)
を従来周知の金属圧延加工法、打ち抜き加工法を採用
し、所定形状に加工することによって得られる。
Ni-Co合金) や42Alloy(Fe-Ni 合金) 等の金属から成
り、パッケージ内部に収容する半導体素子4 の各電極を
所定の外部電気回路に電気的に接続する作用を為し、例
えば鉄、ニッケル、コバルト等の合金インゴット( 塊)
を従来周知の金属圧延加工法、打ち抜き加工法を採用
し、所定形状に加工することによって得られる。
【００１５】また前記絶縁基体1 にはその上面にポリイ
ミド樹脂等の有機高分子材料より成る絶縁膜7 とアルミ
ニウム(Al)、銅(Cu)、クロム(Cr)、ニッケル(Ni)等の金
属より成る配線導体8 が薄膜形成技術により多層に被着
形成されており、該配線導体8 には半導体素子4 の電極
がボンディングワイヤ9 を介し電気的に接続され、また
配線導体8 の他部は外部リード端子6 がロウ付けされた
メタライズ配線層5 の一端に接続されている。尚、この
場合、配線導体8 は絶縁基体1 に形成したメタライズ配
線層5 に電気的に接続していることから配線導体8 に半
導体素子4 の各電極をボンディングワイヤ9 を介し接続
した後、外部リード端子6 を外部電気回路に接続すれば
内部に収容される半導体素子4 はその各々の電極が配線
導体8 、メタライズ配線層5 及び外部リード端子6 を介
して外部電気回路に電気的に接続されることとなる。
ミド樹脂等の有機高分子材料より成る絶縁膜7 とアルミ
ニウム(Al)、銅(Cu)、クロム(Cr)、ニッケル(Ni)等の金
属より成る配線導体8 が薄膜形成技術により多層に被着
形成されており、該配線導体8 には半導体素子4 の電極
がボンディングワイヤ9 を介し電気的に接続され、また
配線導体8 の他部は外部リード端子6 がロウ付けされた
メタライズ配線層5 の一端に接続されている。尚、この
場合、配線導体8 は絶縁基体1 に形成したメタライズ配
線層5 に電気的に接続していることから配線導体8 に半
導体素子4 の各電極をボンディングワイヤ9 を介し接続
した後、外部リード端子6 を外部電気回路に接続すれば
内部に収容される半導体素子4 はその各々の電極が配線
導体8 、メタライズ配線層5 及び外部リード端子6 を介
して外部電気回路に電気的に接続されることとなる。
【００１６】尚、前記絶縁基体上面に被着される配線導
体8 は絶縁基体１がムライト質焼結体から成り、その誘
電率が6.3(室温1MHz) と低いことから該配線導体8 を伝
わる電気信号の伝播速度を極めて速いものとなすことが
でき、その結果、半導体素子収納用パッケージ内に電気
信号の伝播速度が速い高速駆動の半導体素子4 を収容す
ることが可能となる。
体8 は絶縁基体１がムライト質焼結体から成り、その誘
電率が6.3(室温1MHz) と低いことから該配線導体8 を伝
わる電気信号の伝播速度を極めて速いものとなすことが
でき、その結果、半導体素子収納用パッケージ内に電気
信号の伝播速度が速い高速駆動の半導体素子4 を収容す
ることが可能となる。
【００１７】また前記絶縁基体1 を構成するムライト質
焼結体は粒径1.5 〜2.0 μｍの均粒のムライト原料粉末
を焼成することによって製作され、焼成時、粒子径の大
きなムライト原料粉末が粒子径の小さなムライト原料粉
末を吸収して異常粒成長を起こすことは一切なく、得ら
れるムライト質焼結体はその表面に形成されるポイドの
最大径が20.0μｍ以下、絶縁基体1 の全表面積に対する
ボイドの面積が4.0 ％以下となる。そのため絶縁基体1
の表面に薄膜形成技術によって配線導体8 を被着したと
しても該配線導体8 は絶縁基体1 の表面に形成されたボ
イドにより断線することは殆どなく、絶縁基体1 表面に
所定の配線導体8 を強固に被着形成することができる。
焼結体は粒径1.5 〜2.0 μｍの均粒のムライト原料粉末
を焼成することによって製作され、焼成時、粒子径の大
きなムライト原料粉末が粒子径の小さなムライト原料粉
末を吸収して異常粒成長を起こすことは一切なく、得ら
れるムライト質焼結体はその表面に形成されるポイドの
最大径が20.0μｍ以下、絶縁基体1 の全表面積に対する
ボイドの面積が4.0 ％以下となる。そのため絶縁基体1
の表面に薄膜形成技術によって配線導体8 を被着したと
しても該配線導体8 は絶縁基体1 の表面に形成されたボ
イドにより断線することは殆どなく、絶縁基体1 表面に
所定の配線導体8 を強固に被着形成することができる。
【００１８】尚、前記ムライト質焼結体から成る絶縁基
体１表面のボイドはその最大径が20.0μm を越えるか、
或いはボイドの面積が絶縁基体1 の全表面積に対し4.0
％を越えると絶縁基体１表面に薄膜形成技術により配線
導体8 を被着させる際、配線導体8 に多くの断線を発生
してしまう。従って、絶縁基体１表面に形成されるボイ
ドはその最大径が20.0μm 以下に、また絶縁基体1 の全
表面積に対するボイドの面積が4.0 ％以下に特定され
る。
体１表面のボイドはその最大径が20.0μm を越えるか、
或いはボイドの面積が絶縁基体1 の全表面積に対し4.0
％を越えると絶縁基体１表面に薄膜形成技術により配線
導体8 を被着させる際、配線導体8 に多くの断線を発生
してしまう。従って、絶縁基体１表面に形成されるボイ
ドはその最大径が20.0μm 以下に、また絶縁基体1 の全
表面積に対するボイドの面積が4.0 ％以下に特定され
る。
【００１９】また前記配線導体8 はまたその露出する外
表面にニッケル、金等の耐蝕性に優れ、且つ良導電性の
金属をメッキにより1.0 乃至20.0μm の厚みに層着させ
ておくと配線導体8 の酸化腐食を有効に防止するととも
に配線導体8 にボンディングワイヤ9 を極めて強固に取
着させることができる。従って、配線導体8 の露出する
外表面にはニッケル、金等の耐蝕性に優れ、且つ良導電
性である金属をメッキにより1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
表面にニッケル、金等の耐蝕性に優れ、且つ良導電性の
金属をメッキにより1.0 乃至20.0μm の厚みに層着させ
ておくと配線導体8 の酸化腐食を有効に防止するととも
に配線導体8 にボンディングワイヤ9 を極めて強固に取
着させることができる。従って、配線導体8 の露出する
外表面にはニッケル、金等の耐蝕性に優れ、且つ良導電
性である金属をメッキにより1.0 乃至20.0μm の厚みに
層着させておくことが好ましい。
【００２０】前記配線導体8 はまたその一部 に窒化タ
ンタル、タンタルシリカ、ニクロム等の抵抗材料を薄膜
形成技術により被着させ、その電気抵抗値を調整すれば
配線導体8 のインピーダンス特性を外部電気回路のイン
ピーダンス特性に容易に整合させることができ、また容
量素子を被着させておけば配線導体8 に電磁誘導によっ
てノイズが発生した場合、そのノイズを有効に除去する
ことが可能となる。更には配線導体8 に抵抗素子、容量
素子を被着形成させておけば、半導体素子収納用パッケ
ージ内に一つの電気回路を構成することができ、該パッ
ケージが搭載される外部の電気回路基板の回路配線を簡
素となすことも可能となる。従って、配線導体8 にはそ
の一部にインピーダンス特性を整合させるための抵抗材
料やノイズを有効に除去するための容量素子を被着形成
させておくことが好ましい。
ンタル、タンタルシリカ、ニクロム等の抵抗材料を薄膜
形成技術により被着させ、その電気抵抗値を調整すれば
配線導体8 のインピーダンス特性を外部電気回路のイン
ピーダンス特性に容易に整合させることができ、また容
量素子を被着させておけば配線導体8 に電磁誘導によっ
てノイズが発生した場合、そのノイズを有効に除去する
ことが可能となる。更には配線導体8 に抵抗素子、容量
素子を被着形成させておけば、半導体素子収納用パッケ
ージ内に一つの電気回路を構成することができ、該パッ
ケージが搭載される外部の電気回路基板の回路配線を簡
素となすことも可能となる。従って、配線導体8 にはそ
の一部にインピーダンス特性を整合させるための抵抗材
料やノイズを有効に除去するための容量素子を被着形成
させておくことが好ましい。
【００２１】かくして、本発明の配線基板を半導体素子
収納用パッケージに適用した場合、絶縁基体1 の凹部底
面に半導体素子4 を取着固定するとともに、半導体素子
4 の各電極をボンディングワイヤ9 を介し配線導体8 に
電気的に接続し、しかる後、絶縁基体1 の上面に蓋体2
を樹脂等の封止部材で取着し、絶縁容器3 を気密に封止
することによって最終製品としての半導体装置となる。
収納用パッケージに適用した場合、絶縁基体1 の凹部底
面に半導体素子4 を取着固定するとともに、半導体素子
4 の各電極をボンディングワイヤ9 を介し配線導体8 に
電気的に接続し、しかる後、絶縁基体1 の上面に蓋体2
を樹脂等の封止部材で取着し、絶縁容器3 を気密に封止
することによって最終製品としての半導体装置となる。
【００２２】（実験例）次に本発明の作用効果を以下に
述べる実験例に基づき説明する。
述べる実験例に基づき説明する。
【００２３】まず表面に形成されているボイドの最大径
及びボイドの面積率(絶縁基体の全表面積に対するボイ
ドの面積) が表1 に示す値である幅50mm、長さ50mmのム
ライト質焼結体試料を準備する。
及びボイドの面積率(絶縁基体の全表面積に対するボイ
ドの面積) が表1 に示す値である幅50mm、長さ50mmのム
ライト質焼結体試料を準備する。
【００２４】次に前記ムライト質焼結体試料の表面に薄
膜形成技術の一つである蒸着法により幅20.0μm 、長さ
10mm、厚さ5.0mmのアルミニウムから成る配線導体を50
本被着させ、しかる後、各配線導体の両端に断線測定器
の端子を当接させるとともに各配線導体の断線状態を調
べ、断線している配線導体の数を求めるとともに断線比
率を算出した。
膜形成技術の一つである蒸着法により幅20.0μm 、長さ
10mm、厚さ5.0mmのアルミニウムから成る配線導体を50
本被着させ、しかる後、各配線導体の両端に断線測定器
の端子を当接させるとともに各配線導体の断線状態を調
べ、断線している配線導体の数を求めるとともに断線比
率を算出した。
【００２５】尚、試料番号1 は本発明と比較するための
比較試料であり、従来一般に使用されているムライト質
焼結体である。
比較試料であり、従来一般に使用されているムライト質
焼結体である。
【００２６】上記の結果を表1 に示す。
【００２７】
【表１】
【００２８】
【発明の効果】以上、実験結果からも判るように表面に
最大径が30.0μm でボイドの面積率が6.0 ％であるムラ
イト質焼結体を絶縁基体として使用したもの（試料番号
1）はその表面に配線導体を被着しても被着された配線
導体のうち54％が断線してしまうのに対し、本発明のム
ライト質焼結体を絶縁基体として使用したものは配線導
体の断線率が10％以下であり、特にボイドの最大径を1
0.0μm 以下、或いはボイドの面積率を1.0 ％以下とす
ると配線基板の断線率を2 ％以下までさげることができ
る。
最大径が30.0μm でボイドの面積率が6.0 ％であるムラ
イト質焼結体を絶縁基体として使用したもの（試料番号
1）はその表面に配線導体を被着しても被着された配線
導体のうち54％が断線してしまうのに対し、本発明のム
ライト質焼結体を絶縁基体として使用したものは配線導
体の断線率が10％以下であり、特にボイドの最大径を1
0.0μm 以下、或いはボイドの面積率を1.0 ％以下とす
ると配線基板の断線率を2 ％以下までさげることができ
る。
【００２９】従って、本発明の配線基板にいてはムライ
ト質焼結体から成る絶縁基体の表面に薄膜形成技術によ
って配線導体を断線を生じることなく強固に取着するこ
とが可能となる。
ト質焼結体から成る絶縁基体の表面に薄膜形成技術によ
って配線導体を断線を生じることなく強固に取着するこ
とが可能となる。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
１・・絶縁基体 ８・・薄膜形成技術による配線導体
Claims (1)
- 【請求項１】絶縁基体表面に薄膜形成技術による配線導
体と有機高分子材料よりなる絶縁膜とを多層に被着して
成る配線基板において、前記絶縁基体をムライト質焼結
体で形成するとともに絶縁基体表面に形成されるボイド
の最大径を20.0μｍ以下、絶縁基体の全表面積に対する
ボイドの面積を4.0 ％以下としたことを特徴とする配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948191A JP2962846B2 (ja) | 1991-01-29 | 1991-01-29 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2948191A JP2962846B2 (ja) | 1991-01-29 | 1991-01-29 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04243982A JPH04243982A (ja) | 1992-09-01 |
| JP2962846B2 true JP2962846B2 (ja) | 1999-10-12 |
Family
ID=12277280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2948191A Expired - Fee Related JP2962846B2 (ja) | 1991-01-29 | 1991-01-29 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2962846B2 (ja) |
-
1991
- 1991-01-29 JP JP2948191A patent/JP2962846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04243982A (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664874B2 (en) | Mounting structure of high-frequency wiring board | |
| JP2962846B2 (ja) | 配線基板 | |
| JP4741624B2 (ja) | 配線基板 | |
| JP3566508B2 (ja) | 高周波素子収納用パッケージ | |
| JP2703456B2 (ja) | 配線基板 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| US6239400B1 (en) | Method and device for connecting two millimeter elements | |
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP4395227B2 (ja) | 配線基板 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JPS62226645A (ja) | 配線基板 | |
| JP2823720B2 (ja) | セラミック配線基板 | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP3492853B2 (ja) | 容量素子付き回路基板 | |
| JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10135637A (ja) | セラミック多層配線基板 | |
| JP2735749B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP3398291B2 (ja) | 配線基板 | |
| JPH0521495A (ja) | 半導体装置 | |
| JPH0456343A (ja) | 半導体素子収納用パッケージ | |
| JPH1117344A (ja) | 多層配線基板 | |
| JPH11121934A (ja) | 低損失多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |