JPS62226645A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPS62226645A
JPS62226645A JP7053286A JP7053286A JPS62226645A JP S62226645 A JPS62226645 A JP S62226645A JP 7053286 A JP7053286 A JP 7053286A JP 7053286 A JP7053286 A JP 7053286A JP S62226645 A JPS62226645 A JP S62226645A
Authority
JP
Japan
Prior art keywords
wiring
thin film
electrically insulating
wirings
ceramic thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7053286A
Other languages
English (en)
Inventor
Tadashi Igarashi
五十嵐 廉
Hirohiko Ihara
井原 寛彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP7053286A priority Critical patent/JPS62226645A/ja
Publication of JPS62226645A publication Critical patent/JPS62226645A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はハイブリッドIC用基板や工0用モジュール基
板等の、抵抗、コンデンサ、半導体素子等の電気・電子
部品を搭載できる金属配線層を備えた配線基板に関する
〔従来の技術〕
従来、抵抗、コンデンサ、半導体素子等の電気電子部品
を搭載できる金属配線層を備えた配線基板には、セラミ
ック焼結体やガラスエポキシ樹脂等からなる基材上に金
属配線層を形成したものが用いられてきた。
近年IC等の半導体素子は高集積化及び多機能化に伴な
い発熱量が増大しているため配線基板に熱放散性向上の
要求が増しているが、従来の配線基板は熱伝導率の小さ
いセラミック焼結体やガラスエポキシ樹脂を基材として
使用しているので本質的に熱放散性の向上が困難であっ
た。
そこで、金属、合金又は金属系複合材料からなる基材上
にA705SiO、klN等からなる電気絶縁性のセラ
ミック薄膜を形成し、セラミック薄膜上に金属配線層を
形成してなる熱放散性を改良した配線基板が提案されて
いる(特開昭58−15241号公報及び特開昭60−
128625号公報参照)。この配線基板の電気絶縁性
はセラミック薄膜の膜厚にほぼ比例して向上し高い絶縁
耐圧が可能となるが、高い絶縁耐圧にみあった電圧を金
属配線に印加すると、セラミック薄膜が絶縁破壊を起こ
す前に金属配線間に放電が生じてしまい、配線基板の浸
れた絶縁特性を有効に活用できなかった。特に、この放
電現象は金属配線間の距離が短いほど発生しやすいので
、配線間隔を広くとらねばならず、半導体素子等の高密
度実装の障害にもなっていた。
〔発明が解決しようとする問題点〕
本発明は、か\る従来の配線基板において金属配線間に
発生する放電をなくすことによって、高い熱放散性ひ有
すると共に優れた電気絶縁性を備え、高密度実装をも可
能にする配線基板を提供することを目的とする。
〔問題点を解決するための手段〕
本発明の配線基板は、導電性の基材と、基材上に形成し
た電気絶縁性のセラミック薄膜と、電気絶縁性のセラミ
ック薄膜上に形成した導電性の配線層と、配線層の少な
くとも各配線の間に該配線の厚さと同じかそれ以上の厚
さに形成され、配線間の電気絶縁層の最短幅が少なくと
も電気絶縁性のセラミック薄膜の膜厚と同じである電気
絶縁層とを備えている。
導電性の基板としては銅、アルミニウム、チタン、鉄、
ニッケル、モリブデン、タングステン、珪素又はこれら
の合金、若しくは金属系複合材料がある。
又、導電性の配線層としては、銅、アルミニウム、チタ
ン、ニッケル、金、銀、白金、タンタル、モリブデン、
タングステン、珪素又はこれらの合金、もしくは導電性
セラミック又は導電性プラスチックを利用できる。
セラミック薄膜を構成する絶縁物質としては、酸化アル
ミニウム、酸化イツトリウム、酸化珪素、酸化マグネシ
ウム、窒化アルミニウム、窒化珪素、窒化硼素、炭化珪
素など通常使用されているセラミック物質を用いること
ができる。
電気絶縁層を構成する絶縁物質としては、酸化アルミニ
ウム、酸化イツトリウム、酸化珪素、酸化マグネシウム
、窒化アルミニウム、窒化珪素、窒化硼素、炭化珪素、
ダイヤモンド若しくは疑似ダイヤモンド状炭素を用いる
ことができ、特に酸化アルミニウム、酸化珪素、窒化ア
ルミニウム、窒化珪素、窒化硼素、ダイヤモンド疑似ダ
イヤモンド状炭素は誘電率が低いので、配線間の電気絶
縁層がコンデンサとして作用するのを防ぐことができる
本発明の配線基板を第1図により更に詳しく説明する。
導電性の基材1上には電気絶縁性のセラミック薄膜2、
例えばA40  薄膜を形成し、このセラミック薄膜2
上に配線層3が形成しである。
この配線層3の各配線の間を埋めるように電気絶縁層4
が形成してあり、各電気絶縁層4の厚さはその両側の配
線の厚さと同一かまたはそれ以上になっている。この配
線基板に半導体素子5等の電気・電子部品が塔載され、
配線層3とポンディングワイヤ6により結線されて半導
体装置を構成している。
尚、電気絶縁層4と配線層3の形成はいずれを先にして
もよく、また電気絶縁層4は少なくとも各配線の間にあ
ればよく、半導体素子5やボンディングワイヤ6の接合
に支障にならない範囲で配・線層3の上にまで形成して
もよい。
又、電気絶縁層はスパッタリング法、CVD法、蒸着法
、等により形成でき中でも磁界を印加するスパッタリン
グ法、プラズマCVD法、メタル−オーガニック(、V
D法、光CVD法及びイオンブレーティング法、等が好
ましい。
〔作用〕
本発明の配線基板においては、配線層3の各配線の間を
埋めるように電気絶縁層4が形成してあり、しかもその
厚さはその両側の配線の厚さと同一か又はそれ以上にな
っているので、配線層3に所定の電圧を印加しても隣接
する配線間で放電が発生することがない。従って、配線
間の電気絶縁層4は配線層3と基材1の間のセラミック
薄膜2と同様の機能を有するものであり、電気絶縁層4
の最短幅が少なくともセラミック薄膜2の膜厚と同じで
ある限り、基材1と配線層3の間及び各配線の間に同一
電圧が印加されてもセラミック薄膜2の絶縁破壊前に配
線間に放電が起こることはない。逆に、各配線間に電気
絶縁層4を形成することにより、各配線の最小間隔即ち
電気絶縁層4の最短幅を最大限度セラミック薄膜2の厚
さまでせばめることかでき、微細な配線パターンを形成
できる。
(実施例〕 第3図に示すように、厚さ0.25朋のIre −42
%N1合金の基材1上に夫々5μrfl、7.5μm及
び10μmの膜厚のAlOセラミック薄膜2をイオンブ
レーテイ、ングにより形成した。At Oセラミック薄
膜のイオンブレーティングによる形成は、酸素圧4×1
0  torr 、基板温度250 Cで13.56 
MHzの高周波200 W E印加した高周波イオンブ
レーティング法により行なった。この状態での基板の絶
縁耐圧(KV)とセラミック薄膜の膜厚(μm)の関係
を第2図のグラフに実線で示した。絶縁耐圧は一辺2簡
の正方形のA/上部電極を形成し、電極間距離を充分に
離して測定した。膜厚10t1mの場合I KV以上の
絶縁耐圧を有することが判る。
次に、第3図の如く膜厚10μmのA40  セラミツ
ク薄膜2上にFe−42%N1合金製のマスクな重ねて
、膜厚10μm1幅0.21uのAl配線層3)H−0
,21uの間隔で蒸着法により形成した。この0.2m
s間隔のA!配線3の間に放電が開始する電圧企測定し
たところ850■であった。この裸配線の放電開始電圧
(To)を第2図に破線で示した。
次に第4図に示すように、Al配線層3をマスクしてA
IOの電気絶縁層4を各配線3の間に上記と同様の条件
でイオンブレーティング法により厚”さ12μmに形成
した。得られた基板の基材1と配線層2の間の絶縁耐圧
を測定した。セラミック薄膜2の膜厚10μmの場合で
、裸配線の放電開始電圧(VO)である850vを遥か
に超えて既に絶縁破壊が生じている1、5KVを印加し
ても配線3間には放電が発生しなかった。
〔発明の効果〕
本発明によれば、各配線間を埋めるように電気絶縁層を
形成することにより配線間の放電を防ぐことができ、電
気絶縁性と共に熱放散性に優れた配線基板を提供するこ
とができる。又、配線間の放電を抑えることにより配線
間隔を狭くできるので、配線密度の向上及び電気・電子
部品の高密度実装が可能となり、半導体装置の小型化を
実現することもできる。
【図面の簡単な説明】
第1図は本発明の配線基板を用いた半導体装置の断面図
であり、第2図は配線基板のセラミック薄膜の膜厚と絶
縁耐圧との関係を示すグラフであり1第3図及び第4図
は本発明の配線基板の製造過程を示した断面図である。 1・・基材 2・・セラミック薄膜 3・・配線層4・
・電気絶縁層 5・・半導体素子 6・・ボンディングワイヤ 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)導電性の基材と、基材上に形成した電気絶縁性の
    セラミック薄膜と、電気絶縁性のセラミック薄膜上に形
    成した導電性の配線層と、配線層の少なくとも各配線の
    間に該配線の厚さと同じかそれ以上の厚さに形成され、
    配線間の電気絶縁層の最短幅が少なくとも電気絶縁性の
    セラミック薄膜の膜厚と同じである電気絶縁層とを備え
    た配線基板。
  2. (2)電気絶縁層が、酸化アルミニウム、酸化珪素、窒
    化アルミニウム、窒化珪素、窒化硼素、ダイヤモンド若
    しくは疑似ダイヤモンド状炭素である、特許請求の範囲
    (1)項記載の配線基板。
JP7053286A 1986-03-28 1986-03-28 配線基板 Pending JPS62226645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7053286A JPS62226645A (ja) 1986-03-28 1986-03-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7053286A JPS62226645A (ja) 1986-03-28 1986-03-28 配線基板

Publications (1)

Publication Number Publication Date
JPS62226645A true JPS62226645A (ja) 1987-10-05

Family

ID=13434238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7053286A Pending JPS62226645A (ja) 1986-03-28 1986-03-28 配線基板

Country Status (1)

Country Link
JP (1) JPS62226645A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613490B1 (ko) * 2004-03-10 2006-08-18 (주)나노팩 발광소자와 그 패키지 구조체 및 제조방법
JP2007103796A (ja) * 2005-10-06 2007-04-19 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
JP2011249744A (ja) * 2010-05-24 2011-12-08 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613490B1 (ko) * 2004-03-10 2006-08-18 (주)나노팩 발광소자와 그 패키지 구조체 및 제조방법
JP2007103796A (ja) * 2005-10-06 2007-04-19 Toyota Industries Corp 絶縁基板及び半導体装置並びに絶縁基板の製造方法
KR100982986B1 (ko) * 2008-04-17 2010-09-17 삼성엘이디 주식회사 서브마운트, 발광다이오드 패키지 및 그 제조방법
US7960806B2 (en) 2008-04-17 2011-06-14 Samsung Led Co., Ltd. Sub-mount, light emitting diode package and manufacturing method thereof
JP2011249744A (ja) * 2010-05-24 2011-12-08 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP2592308B2 (ja) 半導体パッケージ及びそれを用いたコンピュータ
US8450842B2 (en) Structure and electronics device using the structure
JPS62226645A (ja) 配線基板
CN101233614A (zh) 电容器装载型半导体器件
EP3457434B1 (en) Method for producing a semiconductor substrate for a power semiconductor module arrangement
JPH06181119A (ja) Lc複合部品
JPS63124555A (ja) 半導体装置用基板
JPH08307063A (ja) 電気回路基板及びその製造方法
JP2903013B2 (ja) 金属基板を含む回路パッケージ及び実装方法
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP2735708B2 (ja) セラミック配線基板
JP2817553B2 (ja) 半導体パッケージ構造及びその製造方法
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JPS60178655A (ja) リ−ドフレ−ム
JP2002198456A (ja) セラミックス回路基板およびパワーモジュール
JPS59184586A (ja) 半導体素子搭載用回路基板
JP3164751B2 (ja) 多層薄膜配線基板
JP3029929B2 (ja) ノイズ・フィルタ
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法
JP3187239B2 (ja) 半導体素子収納用パッケージ
JP2962846B2 (ja) 配線基板
JP2735750B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP2001345232A (ja) 薄膜電子部品および基板
JPH0464243A (ja) 半導体装置