JP4395227B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4395227B2 JP4395227B2 JP33176699A JP33176699A JP4395227B2 JP 4395227 B2 JP4395227 B2 JP 4395227B2 JP 33176699 A JP33176699 A JP 33176699A JP 33176699 A JP33176699 A JP 33176699A JP 4395227 B2 JP4395227 B2 JP 4395227B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film resistor
- resistor
- insulating
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、厚膜抵抗体を具備する配線基板に関するものである。
【0002】
【従来の技術】
従来、例えば半導体集積回路素子等の電子素子を搭載するための配線基板として、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面にタングステンやモリブデン等の金属メタライズから成る配線導体と、この配線導体に電気的に接続されたタングステン−レニウム合金等の抵抗体メタライズから成る厚膜抵抗体とを被着させて成る配線基板が知られている。
【0003】
このような配線基板は、一般的にはセラミックグリーンシート積層法によって製作され、具体的には、例えばドクタブレード法等のシート成形技術により形成された複数枚のセラミックグリーンシートを準備し、次いでこれらのセラミックグリーンシートに適当な打ち抜き加工を施すとともに配線導体用の金属ペーストおよび厚膜抵抗体用の抵抗体ペーストを必要なパターンに印刷塗布し、次いでこれらのセラミックグリーンシートを上下に積層するとともに適当な大きさ・形状に切断して配線基板用の生セラミック成形体を得て、最後にこの生セラミック成形体を高温で焼成することによって製作されている。
【0004】
なお、このような配線基板においては、一般的には、配線導体はその露出表面がニッケルめっき膜および金メッキ膜から成るめっき金属膜により順次被覆されており、厚膜抵抗体は絶縁基体と実質的に同一の材料から成る絶縁膜でその全体が覆われている。配線導体はめっき金属膜で被覆されることにより、その酸化腐食が有効に防止されるとともに電子素子や外部電気回路基板等との接続が容易かつ強固なものとなる。また、厚膜抵抗体は絶縁基体と実質的に同一材料の絶縁膜で覆われることにより、その電気抵抗値に影響を受けることなくその酸化腐食が防止される。このように配線導体の露出表面をめっき金属膜で被覆するには、無電解めっき法や電解めっき法が採用される。また、厚膜抵抗体を絶縁膜で覆うには、絶縁基体用のセラミックグリーンシートに厚膜抵抗体用の抵抗体ペーストを印刷塗布した後、このセラミックグリーンシート上に抵抗体ペーストを覆うようにしてセラミックグリーンシートと実質的に同一のセラミック粉末を含有するセラミックペーストを印刷塗布し、これを配線基板用の生セラミック成形体とともに同時焼成する方法が採用される。この場合、絶縁膜は絶縁基体と実質的に同一の材料から成り、絶縁基体と同時焼成により形成されることから、絶縁基体に極めて強固に接合するとともにその形成が極めて容易である。
【0005】
【発明が解決しようとする課題】
しかしながら、この従来の配線基板によると、厚膜抵抗体は絶縁基体用のセラミックグリーンシートに厚膜抵抗体用の抵抗体ペーストをスクリーン印刷法により所定のパターンに印刷塗布しておき、これを配線基板用の生セラミック成形体と同時に焼成することによって形成されており、印刷時のばらつきによりその厚みに2〜3μm程度のばらつきが発生しやすい。このような厚みのばらつきは厚膜抵抗体の電気抵抗値にばらつきを発生させ、抵抗体としての機能を十分に発揮することができない場合がある。そこで、厚膜抵抗体を絶縁膜上からレーザトリミングして厚膜抵抗体の抵抗値を調整し、抵抗体としての機能を正常に発揮できるようにすることが考えられる。ところが、厚膜抵抗体を覆う絶縁膜は不透明であるため厚膜抵抗体を絶縁膜上から直接見ることができず、したがって厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることが困難であるという問題点を有していた。
【0006】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることが可能な配線基板を提供することにある。
【0007】
【課題を解決するための手段】
本発明の配線基板は、絶縁基体の表面に配線導体とこの配線導体に接続された厚膜抵抗体とを被着させるとともに、この厚膜抵抗体をその一部を露出させて絶縁基体と実質的に同一の材料から成る絶縁膜で被覆し、かつその露出部をめっき金属膜で被覆して成ることを特徴とするものである。露出部の面積は、厚膜抵抗体の面積の50%以下である。
【0008】
本発明の配線基板によれば、厚膜抵抗体はその一部が絶縁膜から露出しているので、この露出部を厚膜抵抗体の位置の目安とすることにより、厚膜抵抗体を絶縁膜上から正確にレーザトリミングすることができる。また、この露出部はめっき金属膜で被覆されていることから、めっき金属膜によりその酸化腐食が有効に防止されるとともにその認識性が良好となる。
【0009】
【発明の実施の形態】
次に、本発明を添付の図面に基づき詳細に説明する。
【0010】
図1は、本発明を半導体集積回路素子搭載用の配線基板に適用した場合の実施の形態の一例を示す断面図であり、図2は図1に示す配線基板の上面図、図3は図1に示す配線基板の要部拡大断面図である。これらの図中、1は絶縁基体、2は配線導体、3は厚膜抵抗体、4は絶縁膜である。
【0011】
絶縁基体1は、図1および図2に示すように、その上面中央部に半導体集積回路素子5を収容するための段状の凹部1aを有する略四角平板状であり、その凹部1aの底面には半導体集積回路素子5がろう材やガラス・樹脂等の接着剤を介して取着固定される。なお、絶縁基体1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等の電気絶縁材料から成り、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックスラリを従来周知のドクタブレード法によりシート状となすとともに、これに適当な打ち抜き加工を施すことにより絶縁基体1用の複数枚のセラミックグリーンシートを得、次いでこれらのセラミックグリーンシートを上下に積層するとともに適当な形状・大きさに切断して絶縁基体1用の生セラミック成形体となし、しかる後、この成形体を還元雰囲気中約1600℃の温度で焼成することによって製作される。
【0012】
また、絶縁基体1にはその凹部1a内の段上から下面に導出する複数のメタライズ配線導体2が被着形成されている。このメタライズ配線導体2は、絶縁基体1に搭載される半導体集積回路素子5を外部電気回路に接続するための導電路として機能し、例えば信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとを含んでいる。そして、メタライズ配線導体2の凹部1a部位には半導体集積回路素子5の対応する各電極(信号用電極・接地用電極等)がボンディングワイヤ6を介して電気的に接続され、メタライズ配線導体2の絶縁基体1下面に導出した部位は外部電気回路基板の配線導体に半田等を介して電気的に接続される。
【0013】
なお、メタライズ配線導体2は、タングステンやモリブデン・銅・銀等の金属粉末メタライズから成り、タングステン等の金属粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定のパターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a内の段上から下面にかけて導出するように被着形成される。
【0014】
またさらに図3に示すように、メタライズ配線導体2の露出表面には通常であれば1〜10μm程度の厚みのニッケルめっき膜と0.1 〜3μm程度の厚みの金めっき膜とから成るめっき金属膜7aが従来周知の電解めっき法や無電解めっき法により被着されており、これによってメタライズ配線導体2の酸化腐食を防止するとともにメタライズ配線導体2とボンディングワイヤ6および半田等との接続を容易かつ強固なものとしている。
【0015】
また、絶縁基体1には凹部1aの段上に、信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続するようにして厚膜抵抗体3が被着形成されている。厚膜抵抗体3は、信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続することにより信号用のメタライズ配線導体2aを電気的に終端させてインピーダンス整合を行う終端抵抗として機能し、これにより信号用のメタライズ配線導体2aに伝播する信号の反射が低減され、半導体集積回路素子5を正常に作動させることを可能としている。
【0016】
このような厚膜抵抗体3は、例えばタングステン−レニウム合金等の抵抗体粉末メタライズから成り、タングステン−レニウム合金から成る場合であれば、タングステン粉末およびレニウム粉末に適当な有機バインダ・溶剤を添加混合して得た抵抗体ペーストをメタライズ配線導体2用の金属ペーストが印刷塗布された絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定のパターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a段上に信号用のメタライズ配線導体2aと接地用のメタライズ配線導体2bとの間を電気的に接続するようにして被着形成される。
【0017】
なお、厚膜抵抗体3はトリミング後の抵抗値が所定の抵抗値となるようにその厚み・幅・長さが選定され、例えば終端抵抗として使用される場合であれば、一般的にはトリミング後の抵抗値が約50Ωとなるように設定される。このような厚膜抵抗体3はその厚みが5μm未満であると、厚膜抵抗体3に断線が発生しやすくなり、他方、50μmを超えると、絶縁基体1から剥離しやすくなる。従って、厚膜抵抗体3の厚みは5〜50μmの範囲が好ましい。また厚膜抵抗体3はその幅が0.05mm未満であると、厚膜抵抗体3に断線が発生しやすくなり、他方、1mmを超えると、絶縁基体1上に厚膜抵抗体3を効率よく配置することが困難となる傾向にある。従って、厚膜抵抗体3の幅は0.05〜1mmの範囲が好ましい。さらに、厚膜抵抗体3はその長さが0.1 mm未満であると、抵抗体としての所定の抵抗値を得ることが困難であるとともに厚膜抵抗体3のトリミングが困難となる傾向にあり、他方、100 mmを超えると、絶縁基体1上に厚膜抵抗体3を効率よく配置することが困難となる傾向にある。したがって、厚膜抵抗体3の長さは0.1 〜100 mmの範囲が好ましい。
【0018】
なお、絶縁基体1には図2に示すように、これらの厚膜抵抗体3に近接して電気的に独立したダミー抵抗体8を各厚膜抵抗体3およびダミー抵抗体8の隣接間隔が略均等となるように厚膜抵抗体3と同じ材料で同時に被着形成しておくと、スクリーン印刷に起因する厚膜抵抗体3の厚みばらつきが小さいものとなるとともに、焼成時における厚膜抵抗体3からの抵抗体成分の不均一な拡散が抑制され、厚膜抵抗体3の電気抵抗値が安定したものとなる。したがって、絶縁基体1には、厚膜抵抗体3に近接して電気的に独立したダミー抵抗体8を各厚膜抵抗体3およびダミー抵抗体8の隣接間隔が略均等となるように厚膜抵抗体3と同じ材料で同時に被着形成しておくことが好ましい。
【0019】
また、絶縁基体1には凹部1aの段上に各厚膜抵抗体3の例えば長さ方向の中央部を部分的に露出させるようにして厚膜抵抗体3を覆う絶縁膜4が被着されている。
【0020】
絶縁膜4は、絶縁基体1と実質的に同じ材料から形成されており、絶縁基体1用のセラミックグリーンシートに含有されるセラミック原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックペーストを厚膜抵抗体3用の抵抗体ペーストが印刷塗布された絶縁基体1用のセラミックグリーンシートに従来周知のスクリーン印刷法により所定パターンに印刷塗布し、これを絶縁基体1用の生セラミック成形体とともに同時焼成することによって絶縁基体1の凹部1a段上に厚膜抵抗体3の長さ方向の中央部を部分的に露出させるようにして被着形成される。この場合、絶縁膜4は絶縁基体1と実質的に同一の材料から成り、絶縁基体と同時焼成により形成されることから、絶縁基体1に極めて強固に接合され、熱膨張係数の相違等に起因して剥離が発生するようなことはない。また、絶縁膜4は絶縁基体1と同時焼成により形成されるので、その形成が極めて容易である。
【0021】
このように絶縁膜4は、厚膜抵抗体3の中央部等の一部を部分的に露出させるようにして厚膜抵抗体3を覆うことにより、絶縁膜4で覆われた部分の厚膜抵抗体3が酸化腐食するのを有効に防止するとともに、厚膜抵抗体3の露出部をレーザトリミングの位置決めの目安とすることにより厚膜抵抗体3を絶縁膜4上から正確にレーザトリミングすることを可能としている。
【0022】
なお、絶縁膜4はその厚みが5μm未満では、絶縁膜4中にピンホール等の欠陥が発生して厚膜抵抗体3を良好に保護することができなくなる危険性が大きくなり、他方、50μmを超えると、絶縁膜4が厚くなりすぎるため絶縁膜4の上から厚膜抵抗体3をレーザトリミングすることが困難となる傾向にある。従って、絶縁膜5の厚みは5〜50μmの範囲が好ましい。
【0023】
また、厚膜抵抗体3は、図3に要部拡大断面図で示すように、その露出部がニッケルめっき膜および金めっき膜から成るめっき金属膜7bで被覆されている。
【0024】
厚膜抵抗体3はその露出部がめっき金属膜7bで被覆されていることから、めっき金属膜7bによって露出部の酸化腐食が有効に防止されるとともに絶縁基体1および絶縁膜4に対する露出部のコントラスト比が大きくなり露出部の認識性が良好なものとなる。そして、厚膜抵抗体3は、その中央部が露出していることから、この露出部を例えば画像認識装置により確認させることにより厚膜抵抗体3の位置を正確に把握することができ、その結果、厚膜抵抗体3を正確にレーザトリミングすることができる。
【0025】
なお、厚膜抵抗体3は絶縁膜4からの露出面積が厚膜抵抗体3の面積の50%を超えると、厚膜抵抗体3の露出部に被着させるめっき金属膜7bによって厚膜抵抗体3の電気抵抗値が低くなりすぎ、そのため所定の抵抗値を得ることが困難となる傾向にある。したがって、厚膜抵抗体3の絶縁膜4からの露出面積は厚膜抵抗体3の面積の50%以下であることが好ましい。また、厚膜抵抗体3の露出部を被覆するめっき金属膜7bは、メタライズ配線導体2の露出表面にめっき金属膜7aを被着させる際に、これと同時に被着させればよい。
【0026】
かくして、本発明の配線基板によれば、厚膜抵抗体3の露出部をめっき金属膜7bで被覆させた後、厚膜抵抗体3の露出部を目安として絶縁膜4の上から厚膜抵抗体3をレーザトリミングして抵抗値を調整し、しかる後、凹部1a底面に半導体集積回路素子5を取着固定するとともに、この半導体集積回路素子5の各電極をボンディングワイヤ6を介して対応するメタライズ配線導体2に電気的に接続し、最後に絶縁基体1の上面に凹部1aを覆うようにして蓋体を取着することによって製品としての半導体装置となる。
【0027】
なお、本発明はかかる上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の一例では厚膜抵抗体3はその中央部が絶縁膜4から露出していたが、厚膜抵抗体3は、図4に要部拡大上面図で示すように、その端部が絶縁膜4から露出していてもよい。また、上述の実施の形態例では、厚膜抵抗体3は信号用メタライズ配線導体2aと接地用メタライズ配線導体2bとの間に接続される終端抵抗であったが、厚膜抵抗体3は信号用メタライズ配線導体2aの途中に直列に接続されるダンピング抵抗等の他の用途の抵抗体であってもよい。さらに、上述の実施の形態の一例では、本発明の配線基板を半導体集積回路素子搭載用の配線基板に適用したが、本発明の配線基板は他の用途の配線基板に適用されても構わない。
【0028】
【発明の効果】
本発明の配線基板によれば、厚膜抵抗体はその一部が露出するようにして絶縁膜で覆われているので、この露出部を厚膜抵抗体の位置の目安として絶縁膜上から厚膜抵抗体をレーザトリミングすることにより正確にトリミングすることができる。また、この露出部はめっき金属膜で被覆されていることから、めっき金属膜によりその酸化腐食が有効に防止されるとともに認識性が良好となる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体集積回路素子搭載用の配線基板に適用した場合の実施の形態の一例を示す断面図である。
【図2】図1に示す配線基板の上面図である。
【図3】図1に示す配線基板の要部拡大断面図である。
【図4】本発明の配線基板の実施形態の他の例を示す要部拡大上面図である。
【符号の説明】
1・・・・・・絶縁基体
2・・・・・・配線導体
3・・・・・・厚膜抵抗体
4・・・・・・絶縁膜
7b・・・・・めっき金属膜
Claims (2)
- 絶縁基体の表面に配線導体と該配線導体に接続された厚膜抵抗体とを被着させるとともに、該厚膜抵抗体をその一部を露出させて前記絶縁基体と実質的に同一の材料から成る絶縁膜で被覆し、かつその露出部をめっき金属膜で被覆して成り、
前記露出部の面積が前記厚膜抵抗体の面積の50%以下であることを特徴とする配線基板。 - 前記配線導体が、信号用配線導体および接地用配線導体を含んでおり、
前記厚膜抵抗体が、前記信号用配線導体および前記接地用配線導体の間に電気的に接続されていることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33176699A JP4395227B2 (ja) | 1999-11-22 | 1999-11-22 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33176699A JP4395227B2 (ja) | 1999-11-22 | 1999-11-22 | 配線基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073872A Division JP4741624B2 (ja) | 2008-03-21 | 2008-03-21 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001148442A JP2001148442A (ja) | 2001-05-29 |
JP4395227B2 true JP4395227B2 (ja) | 2010-01-06 |
Family
ID=18247391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33176699A Expired - Fee Related JP4395227B2 (ja) | 1999-11-22 | 1999-11-22 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395227B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204016A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 回路基板、これを用いた半導体装置及び電子機器 |
-
1999
- 1999-11-22 JP JP33176699A patent/JP4395227B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001148442A (ja) | 2001-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741624B2 (ja) | 配線基板 | |
JP4395227B2 (ja) | 配線基板 | |
JP3740374B2 (ja) | 多数個取り配線基板 | |
JP4540223B2 (ja) | 電子部品搭載基板 | |
JP6525563B2 (ja) | 配線基板 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
JP4593704B2 (ja) | セラミック基板の製造方法 | |
WO2022185673A1 (ja) | 配線基板 | |
JP3080491B2 (ja) | 配線パターン | |
JP4570190B2 (ja) | 配線基板 | |
JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JPH09266124A (ja) | コンデンサ素子の実装構造 | |
JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
JP2005072508A (ja) | 回路基板 | |
JP3801935B2 (ja) | 電子部品搭載用基板 | |
JP3340610B2 (ja) | 電子部品用パッケージ本体及びその製造方法 | |
JP3145614B2 (ja) | セラミック配線基板 | |
JPH0888449A (ja) | セラミック配線基板 | |
JP4557461B2 (ja) | 配線基板 | |
JPH08274429A (ja) | 配線基板 | |
JP2962846B2 (ja) | 配線基板 | |
JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
JP3631664B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |