JPH09266124A - コンデンサ素子の実装構造 - Google Patents
コンデンサ素子の実装構造Info
- Publication number
- JPH09266124A JPH09266124A JP8073896A JP7389696A JPH09266124A JP H09266124 A JPH09266124 A JP H09266124A JP 8073896 A JP8073896 A JP 8073896A JP 7389696 A JP7389696 A JP 7389696A JP H09266124 A JPH09266124 A JP H09266124A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor element
- wiring
- wiring board
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】コンデンサ素子の電極と配線基板の配線導体と
をボンディングワイヤで正確、かつ確実に電気的接続で
きない。 【解決手段】誘電体磁器板3の両主面に一対の電極4、
5を被着させたコンデンサ素子1と、上面に複数個の配
線導体2a、2bを有する配線基板2とから成り、配線
基板2の配線導体2a上に前記コンデンサ素子1の一方
の電極5をロウ付けするとともに他方の電極4を配線基
板2の他の配線導体2bにボンディングワイヤ6を介し
て接続して成るコンデンサ素子の実装構造であって、前
記コンデンサ素子1の他方の電極4に切欠部Aを設け、
該切欠部Aの配線基板2の配線導体2aに対する色差を
JIS−Z−8730に規定のL *a* b *表色系色差
で5以上とした。
をボンディングワイヤで正確、かつ確実に電気的接続で
きない。 【解決手段】誘電体磁器板3の両主面に一対の電極4、
5を被着させたコンデンサ素子1と、上面に複数個の配
線導体2a、2bを有する配線基板2とから成り、配線
基板2の配線導体2a上に前記コンデンサ素子1の一方
の電極5をロウ付けするとともに他方の電極4を配線基
板2の他の配線導体2bにボンディングワイヤ6を介し
て接続して成るコンデンサ素子の実装構造であって、前
記コンデンサ素子1の他方の電極4に切欠部Aを設け、
該切欠部Aの配線基板2の配線導体2aに対する色差を
JIS−Z−8730に規定のL *a* b *表色系色差
で5以上とした。
Description
【0001】
【発明の属する技術分野】本発明はコンデンサ素子の配
線基板への実装構造に関するものである。
線基板への実装構造に関するものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する回路部品としてコ
ンデンサ素子が多数使用されている。
には電気信号の送受信回路を構成する回路部品としてコ
ンデンサ素子が多数使用されている。
【0003】かかる携帯電話や衛星通信等の通信機器に
使用されるコンデンサ素子は、一般に誘電体磁器板の両
主面に一対の電極を被着させて構成されており、一方の
電極を配線基板の配線導体にロウ材を介してロウ付け取
着するとともに他方の電極をボンディングワイヤを介し
て配線基板の他の配線導体に電気的に接続することによ
って配線基板上に実装される。
使用されるコンデンサ素子は、一般に誘電体磁器板の両
主面に一対の電極を被着させて構成されており、一方の
電極を配線基板の配線導体にロウ材を介してロウ付け取
着するとともに他方の電極をボンディングワイヤを介し
て配線基板の他の配線導体に電気的に接続することによ
って配線基板上に実装される。
【0004】尚、前記コンデンサ素子は携帯電話や衛星
通信等の小型の通信機器に使用し得るようにするため電
極を薄膜形成技法によって薄く形成しており、具体的に
は誘電体磁器板の両主面にスパッタリング法や蒸着法等
の薄膜形成技法を採用しチタンから成る密着層と金から
成る主導体層を順次被着させることによって形成されて
いる。
通信等の小型の通信機器に使用し得るようにするため電
極を薄膜形成技法によって薄く形成しており、具体的に
は誘電体磁器板の両主面にスパッタリング法や蒸着法等
の薄膜形成技法を採用しチタンから成る密着層と金から
成る主導体層を順次被着させることによって形成されて
いる。
【0005】また配線基板の配線導体はコンデンサ素子
の一方の電極をロウ材を介して強固にロウ付けするため
に、或いはコンデンサ素子の他方の電極に接続されてい
るボンディングワイヤを強固に接合させるために表面に
金から成る被覆膜が被着されている。
の一方の電極をロウ材を介して強固にロウ付けするため
に、或いはコンデンサ素子の他方の電極に接続されてい
るボンディングワイヤを強固に接合させるために表面に
金から成る被覆膜が被着されている。
【0006】更に、従来のコンデンサ素子はその他方電
極を配線基板の配線導体にボンディングワイヤを介して
電気的に接続させる際、その作業性を向上させるために
自動ワイヤボンディング装置が使用されており、自動ワ
イヤボンディング装置にコンデンサ素子の他方電極の位
置と配線基板の配線導体の位置を予め認識させておくこ
とによってコンデンサ素子の他方電極と配線基板の配線
導体とを金やアルミニウムから成るワイヤを介し短時間
で、且つ強固に電気的接続するようにしている。
極を配線基板の配線導体にボンディングワイヤを介して
電気的に接続させる際、その作業性を向上させるために
自動ワイヤボンディング装置が使用されており、自動ワ
イヤボンディング装置にコンデンサ素子の他方電極の位
置と配線基板の配線導体の位置を予め認識させておくこ
とによってコンデンサ素子の他方電極と配線基板の配線
導体とを金やアルミニウムから成るワイヤを介し短時間
で、且つ強固に電気的接続するようにしている。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板へのコンデンサ素子の実装構造では、コン
デンサ素子の他方の電極の最外面及び配線基板の配線導
体の表面がいずれも金から成り、色差がないことから配
線基板上に実装されているコンデンサ素子の他方の電極
はその下部に位置する配線導体と光学的に識別すること
が困難となり、その結果、コンデンサ素子の他方の電極
と配線基板の配線導体とに自動ワイヤボンディング装置
を使用してボンディングワイヤを接合させ両者を電気的
に接続させる際、自動ワイヤボンディング装置にコンデ
ンサ素子の他方の電極の位置を正確に認識させることが
できず、コンデンサ素子の他方の電極を配線基板の所定
の配線導体に正確、且つ強固に電気的接続させることが
できないという欠点を有していた。
来の配線基板へのコンデンサ素子の実装構造では、コン
デンサ素子の他方の電極の最外面及び配線基板の配線導
体の表面がいずれも金から成り、色差がないことから配
線基板上に実装されているコンデンサ素子の他方の電極
はその下部に位置する配線導体と光学的に識別すること
が困難となり、その結果、コンデンサ素子の他方の電極
と配線基板の配線導体とに自動ワイヤボンディング装置
を使用してボンディングワイヤを接合させ両者を電気的
に接続させる際、自動ワイヤボンディング装置にコンデ
ンサ素子の他方の電極の位置を正確に認識させることが
できず、コンデンサ素子の他方の電極を配線基板の所定
の配線導体に正確、且つ強固に電気的接続させることが
できないという欠点を有していた。
【0008】
【課題を解決するための手段】本発明は、誘電体磁器板
の両主面に一対の電極を被着させたコンデンサ素子と、
上面に複数個の配線導体を有する配線基板とから成り、
配線基板の配線導体上に前記コンデンサ素子の一方の電
極をロウ付けするとともに他方の電極を配線基板の他の
配線導体にボンディングワイヤを介して接続して成るコ
ンデンサ素子の実装構造であって、前記コンデンサ素子
の他の電極に切欠部を設け、該切欠部の配線基板の配線
導体に対する色差をJIS−Z−8730に規定のL *
a* b *表色系色差で5以上としたことを特徴とするも
のである。
の両主面に一対の電極を被着させたコンデンサ素子と、
上面に複数個の配線導体を有する配線基板とから成り、
配線基板の配線導体上に前記コンデンサ素子の一方の電
極をロウ付けするとともに他方の電極を配線基板の他の
配線導体にボンディングワイヤを介して接続して成るコ
ンデンサ素子の実装構造であって、前記コンデンサ素子
の他の電極に切欠部を設け、該切欠部の配線基板の配線
導体に対する色差をJIS−Z−8730に規定のL *
a* b *表色系色差で5以上としたことを特徴とするも
のである。
【0009】また本発明は、誘電体磁器板の両主面に一
対の電極を被着させたコンデンサ素子と、上面に複数個
の配線導体を有する配線基板とから成り、配線基板の配
線導体上に前記コンデンサ素子の一方の電極をロウ付け
するとともに他方の電極を配線基板の他の配線導体にボ
ンディングワイヤを介して接続して成るコンデンサ素子
の実装構造であって、前記コンデンサ素子の他方の電極
を下層電極と上層電極の2層構造とし、下層電極を配線
基板の配線導体に対する色差がJIS−Z−8730に
規定のL *a* b *表色系色差で5以上の金属材料で形
成するとともに上層電極を配線基板の配線導体に対する
色差がJIS−Z−8730に規定のL*a* b *表色
系色差で5以下の金属材料で形成し、且つ上層電極に下
層電極を露出させる切欠部を設けたことを特徴とするも
のである。
対の電極を被着させたコンデンサ素子と、上面に複数個
の配線導体を有する配線基板とから成り、配線基板の配
線導体上に前記コンデンサ素子の一方の電極をロウ付け
するとともに他方の電極を配線基板の他の配線導体にボ
ンディングワイヤを介して接続して成るコンデンサ素子
の実装構造であって、前記コンデンサ素子の他方の電極
を下層電極と上層電極の2層構造とし、下層電極を配線
基板の配線導体に対する色差がJIS−Z−8730に
規定のL *a* b *表色系色差で5以上の金属材料で形
成するとともに上層電極を配線基板の配線導体に対する
色差がJIS−Z−8730に規定のL*a* b *表色
系色差で5以下の金属材料で形成し、且つ上層電極に下
層電極を露出させる切欠部を設けたことを特徴とするも
のである。
【0010】本発明のコンデンサ素子の実装構造によれ
ば、コンデンサ素子の他方の電極に誘電体磁器板の表面
が露出するような切欠部を設け、該切欠部の配線基板の
配線導体に対する色差をJIS−Z−8730に規定の
L *a* b *表色系色差で5以上としたことからコンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ,両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、かつ強固にに電気的接続させることが可能となる。
ば、コンデンサ素子の他方の電極に誘電体磁器板の表面
が露出するような切欠部を設け、該切欠部の配線基板の
配線導体に対する色差をJIS−Z−8730に規定の
L *a* b *表色系色差で5以上としたことからコンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ,両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、かつ強固にに電気的接続させることが可能となる。
【0011】また本発明のコンデンサ素子の実装構造に
よれば、誘電体磁器板の両主面に一対の電極を被着させ
たコンデンサ素子と、上面に複数個の配線導体を有する
配線基板とから成り、配線基板の配線導体上に前記コン
デンサ素子の一方の電極をロウ付けするとともに他方の
電極を配線基板の他の配線導体にボンディングワイヤを
介して接続して成るコンデンサ素子の実装構造であっ
て、前記コンデンサ素子の他方の電極を下層電極と上層
電極の2層構造とし、下層電極を配線基板の配線導体に
対する色差がJIS−Z−8730に規定のL *a* b
*表色系色差で5以上の金属材料で形成するとともに上
層電極を配線基板の配線導体に対する色差がJIS−Z
−8730に規定のL *a* b *表色系色差で5以下の
金属材料で形成し、且つ上層電極の外周部に下層電極を
露出させる切欠部を設けたことから前述と同様、コンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ、両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、且つ強固に電気的接続させることが可能となる。
よれば、誘電体磁器板の両主面に一対の電極を被着させ
たコンデンサ素子と、上面に複数個の配線導体を有する
配線基板とから成り、配線基板の配線導体上に前記コン
デンサ素子の一方の電極をロウ付けするとともに他方の
電極を配線基板の他の配線導体にボンディングワイヤを
介して接続して成るコンデンサ素子の実装構造であっ
て、前記コンデンサ素子の他方の電極を下層電極と上層
電極の2層構造とし、下層電極を配線基板の配線導体に
対する色差がJIS−Z−8730に規定のL *a* b
*表色系色差で5以上の金属材料で形成するとともに上
層電極を配線基板の配線導体に対する色差がJIS−Z
−8730に規定のL *a* b *表色系色差で5以下の
金属材料で形成し、且つ上層電極の外周部に下層電極を
露出させる切欠部を設けたことから前述と同様、コンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ、両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、且つ強固に電気的接続させることが可能となる。
【0012】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。
細に説明する。
【0013】図1は本発明のコンデンサ素子の実装構造
の一実施例を示し、1はコンデンサ素子、2は配線基板
である。
の一実施例を示し、1はコンデンサ素子、2は配線基板
である。
【0014】前記コンデンサ素子1は、例えば、長さ
2.0mm、幅1.0mm、厚み1.0mmの誘電体磁
器板3の両主面に一対の電極4、5を被着されて形成さ
れており、一対の電極4、5間には誘電体磁器板3の比
誘電率に対応する一定の静電容量が形成されている。
2.0mm、幅1.0mm、厚み1.0mmの誘電体磁
器板3の両主面に一対の電極4、5を被着されて形成さ
れており、一対の電極4、5間には誘電体磁器板3の比
誘電率に対応する一定の静電容量が形成されている。
【0015】前記コンデンサ素子1の誘電体磁器板3は
チタン酸バリウム磁器やチタン酸ストロンチウム磁器等
から成り、例えば、チタン酸バリウム磁器から成る場
合、炭酸バリウム、酸化チタン、チタン酸マグネシウム
等の原料粉末を仮焼、反応させてチタン酸バリウムを
得、次にこれを微粉に粉砕するとともに適当な有機溶
剤、溶媒を添加混合して泥漿状となし、最後に前記泥漿
物をドクターブレード法やカレンダーロール法等により
グリーンシートとなすとともにこれを高温で焼成するこ
とによって製作される。
チタン酸バリウム磁器やチタン酸ストロンチウム磁器等
から成り、例えば、チタン酸バリウム磁器から成る場
合、炭酸バリウム、酸化チタン、チタン酸マグネシウム
等の原料粉末を仮焼、反応させてチタン酸バリウムを
得、次にこれを微粉に粉砕するとともに適当な有機溶
剤、溶媒を添加混合して泥漿状となし、最後に前記泥漿
物をドクターブレード法やカレンダーロール法等により
グリーンシートとなすとともにこれを高温で焼成するこ
とによって製作される。
【0016】また前記誘電体磁器板3はその両主面全面
に一対の電極4、5が被着されており、該一対の電極
4、5は携帯電話や衛星通信等の小型の通信機器に使用
し得るようにするためスパタッリング法やイオンプレー
ティング法、蒸着法等の薄膜形成技法を採用することに
よって誘電体磁器3の両主面に薄く被着されている。
に一対の電極4、5が被着されており、該一対の電極
4、5は携帯電話や衛星通信等の小型の通信機器に使用
し得るようにするためスパタッリング法やイオンプレー
ティング法、蒸着法等の薄膜形成技法を採用することに
よって誘電体磁器3の両主面に薄く被着されている。
【0017】前記一対の電極4、5は図2に示すように
例えば、ニッケルやニッケルークロム、チタン等から成
る下層電極4a、5aと、金から成る上層電極4b、5
bとから構成されており、下層電極4a、5aは誘電体
磁器3に電極4、5を強固に被着させるための密着層と
して作用し、上層電極4b、5bは電極4、5の主電極
層として作用する。
例えば、ニッケルやニッケルークロム、チタン等から成
る下層電極4a、5aと、金から成る上層電極4b、5
bとから構成されており、下層電極4a、5aは誘電体
磁器3に電極4、5を強固に被着させるための密着層と
して作用し、上層電極4b、5bは電極4、5の主電極
層として作用する。
【0018】前記一対の電極4、5の下層電極4a、5
aは例えば、誘電体磁器板3の両主面にニッケル、ニッ
ケルークロム、チタンをスパッタリング法やイオンプレ
ーティング法等の薄膜形成技法により厚さ0.05μm
乃至2.0μmに被着させることによって形成される。
aは例えば、誘電体磁器板3の両主面にニッケル、ニッ
ケルークロム、チタンをスパッタリング法やイオンプレ
ーティング法等の薄膜形成技法により厚さ0.05μm
乃至2.0μmに被着させることによって形成される。
【0019】尚、前記ニッケル、ニッケルークロム、チ
タン等から成る下層電極4a、5aはその層厚が0.0
5μm未満となると一対の電極4、5を誘電体磁器板3
に強固に被着させるのが困難となる傾向にあり、また
2.0μmを越えると下層電極4a、5aを形成する際
に下層電極4a、5aに大きな応力が内在し、該内在応
力によって下層電極4a、5aが誘電体磁器板3から剥
離し易いものとなる。従って、前記一対の電極4、5は
それを構成するニッケル、ニッケルークロム、チタン等
から成る下層電極4a、5aの層厚を0.05μm乃至
2.0μmの範囲としておくことが好ましい。
タン等から成る下層電極4a、5aはその層厚が0.0
5μm未満となると一対の電極4、5を誘電体磁器板3
に強固に被着させるのが困難となる傾向にあり、また
2.0μmを越えると下層電極4a、5aを形成する際
に下層電極4a、5aに大きな応力が内在し、該内在応
力によって下層電極4a、5aが誘電体磁器板3から剥
離し易いものとなる。従って、前記一対の電極4、5は
それを構成するニッケル、ニッケルークロム、チタン等
から成る下層電極4a、5aの層厚を0.05μm乃至
2.0μmの範囲としておくことが好ましい。
【0020】また前記ニッケル、ニッケルークロム、チ
タン等から成る下層電極4a、5aの上面には金から成
る上層電極4b、5bが蒸着法やスパッタリング法、イ
オンプレーティング法等の薄膜形成技法を採用すること
によって厚さが0.1μm乃至5.0μmに被着されて
いる。
タン等から成る下層電極4a、5aの上面には金から成
る上層電極4b、5bが蒸着法やスパッタリング法、イ
オンプレーティング法等の薄膜形成技法を採用すること
によって厚さが0.1μm乃至5.0μmに被着されて
いる。
【0021】前記金から成る上層電極4b、5bは主電
極層として作用するとともに、後述する電極4にボンデ
ィングワイヤ6を接続させる際、その接続強度を強固と
し、且つ電極5を外部の配線基板2の配線導体2aにロ
ウ材を介してロウ付け取着する際、その取着強度を強固
とする作用をなす。
極層として作用するとともに、後述する電極4にボンデ
ィングワイヤ6を接続させる際、その接続強度を強固と
し、且つ電極5を外部の配線基板2の配線導体2aにロ
ウ材を介してロウ付け取着する際、その取着強度を強固
とする作用をなす。
【0022】前記金から成る上層電極4b、5bはその
厚みが0.1μm未満となると電極5を後述する配線基
板2の配線導体2aに電気的に接続させることか困難と
なるとともに他方の電極4をボンディングワイヤ6を介
して配線基板2の他の配線導体2bに世俗することが困
難となり、また5μmを越えるとコンデンサ素子1が高
価なものとなるとともに上層電極4b、5bを形成する
際に上層電極4b、5bに大きな応力が内在氏、該内在
応力によって上層電極4b、5bが下層電極4a、5a
から剥離し易いものとなる。従って、前記金から成る上
層電極4b、5bはその厚みを0.1μm乃至5.0μ
mの範囲としておくことが好ましい。
厚みが0.1μm未満となると電極5を後述する配線基
板2の配線導体2aに電気的に接続させることか困難と
なるとともに他方の電極4をボンディングワイヤ6を介
して配線基板2の他の配線導体2bに世俗することが困
難となり、また5μmを越えるとコンデンサ素子1が高
価なものとなるとともに上層電極4b、5bを形成する
際に上層電極4b、5bに大きな応力が内在氏、該内在
応力によって上層電極4b、5bが下層電極4a、5a
から剥離し易いものとなる。従って、前記金から成る上
層電極4b、5bはその厚みを0.1μm乃至5.0μ
mの範囲としておくことが好ましい。
【0023】更に前記誘電体磁器板3の両主面に一対の
電極4、5を被着させてなるコンデンサ素子1は、電極
5を配線基板2の配線導体2aに、例えば金ー錫合金、
金ーシリコン合金等から成るロウ材8を介しロウ付け
し、電極5を配線導体2aに電気的に接続させるととも
に他方の電極4をボンディングワイヤ6を介し配線基板
2の他の配線導体2bに接続することによって配線基板
2上に実装され、これによって所定の電気回路にコンデ
ンサ素子1が組み込まれる。
電極4、5を被着させてなるコンデンサ素子1は、電極
5を配線基板2の配線導体2aに、例えば金ー錫合金、
金ーシリコン合金等から成るロウ材8を介しロウ付け
し、電極5を配線導体2aに電気的に接続させるととも
に他方の電極4をボンディングワイヤ6を介し配線基板
2の他の配線導体2bに接続することによって配線基板
2上に実装され、これによって所定の電気回路にコンデ
ンサ素子1が組み込まれる。
【0024】前記コンデンサ素子1が実装される配線基
板2は酸化アルミニウム質焼結体やムライト質焼結体、
炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラス
セラミックス焼結体等の無機絶縁物、或いはエポキシ樹
脂やポリイミド、BTレジン、紙フェノール等の有機絶
縁物から成る絶縁基体2cの上面に、表面が金で被覆さ
れた銅やタングステン等から成る複数個の配線導体2
a、2bが所定パターンに被着されて形成されている。
板2は酸化アルミニウム質焼結体やムライト質焼結体、
炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラス
セラミックス焼結体等の無機絶縁物、或いはエポキシ樹
脂やポリイミド、BTレジン、紙フェノール等の有機絶
縁物から成る絶縁基体2cの上面に、表面が金で被覆さ
れた銅やタングステン等から成る複数個の配線導体2
a、2bが所定パターンに被着されて形成されている。
【0025】前記配線基板2の配線基体2cは、それが
例えば酸化アルミニウム質焼結体で形成されている場合
には、酸化アルミニウム、酸化珪素、酸化マグネシウ
ム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶
媒を添加混合して泥漿状となし、しかる後、これを従来
周知のドクターブレード法やカレンダロール法等によっ
てシート状に成形し、セラミックグリーンシートを得る
とともに該セラミックグリーンシートを約1600℃の
高温で焼成することによって得られる。
例えば酸化アルミニウム質焼結体で形成されている場合
には、酸化アルミニウム、酸化珪素、酸化マグネシウ
ム、酸化カルシウム等の原料粉末に適当な有機溶剤、溶
媒を添加混合して泥漿状となし、しかる後、これを従来
周知のドクターブレード法やカレンダロール法等によっ
てシート状に成形し、セラミックグリーンシートを得る
とともに該セラミックグリーンシートを約1600℃の
高温で焼成することによって得られる。
【0026】また前記配線基体2cの上面に被着形成さ
れている複数個の配線導体2a、2bはタングステンや
モリブデン等の高融点金属粉末から成り、タングステン
等の金属粉末に適当な有機溶剤、溶媒を添加混合して得
た金属ペーストを絶縁基体2cとなるセラミックグリー
ンシートの表面に予めスクリーン印刷法等により所定パ
ターンに印刷塗布しておくことによって絶縁基体2cの
上面に所定パターンに形成される。尚、この配線導体2
a、2bはその表面にニッケル及び金が順次、めっき法
により所定厚みに被着されており、最外面に金を被着さ
せておくことによって配線導体2a、2bの酸化腐食を
有効に防止するとともに配線導体2aにコンデンサ素子
1の一方の電極5をロウ材8を介してロウ付けする際、
そのロウ付けを強固とし、且つコンデンサ素子1の他方
の電極4に接続されているボンディングワイヤ6を配線
導体2bに接続させる際、その接続を確実、強固とな
す。
れている複数個の配線導体2a、2bはタングステンや
モリブデン等の高融点金属粉末から成り、タングステン
等の金属粉末に適当な有機溶剤、溶媒を添加混合して得
た金属ペーストを絶縁基体2cとなるセラミックグリー
ンシートの表面に予めスクリーン印刷法等により所定パ
ターンに印刷塗布しておくことによって絶縁基体2cの
上面に所定パターンに形成される。尚、この配線導体2
a、2bはその表面にニッケル及び金が順次、めっき法
により所定厚みに被着されており、最外面に金を被着さ
せておくことによって配線導体2a、2bの酸化腐食を
有効に防止するとともに配線導体2aにコンデンサ素子
1の一方の電極5をロウ材8を介してロウ付けする際、
そのロウ付けを強固とし、且つコンデンサ素子1の他方
の電極4に接続されているボンディングワイヤ6を配線
導体2bに接続させる際、その接続を確実、強固とな
す。
【0027】更に前記コンデンサ素子1の配線基板2上
への実装は、配線基板2の配線導体2a上にコンデンサ
素子1を、間にロウ材8の箔を挟んで載置させるととも
に該ロウ材8の箔を約300〜450℃の温度で加熱溶
融させ、コンデンサ素子1の一方の電極5と配線導体2
aとをロウ材8でロウ付けすることによって行われ、コ
ンデンサ素子1の他方の電極4と配線基板2の他の配線
導体2bとのボンディングワイヤ6を介しての接続はそ
の作業性を考慮して自動ワイヤボンディング装置を使用
することによって行われる。
への実装は、配線基板2の配線導体2a上にコンデンサ
素子1を、間にロウ材8の箔を挟んで載置させるととも
に該ロウ材8の箔を約300〜450℃の温度で加熱溶
融させ、コンデンサ素子1の一方の電極5と配線導体2
aとをロウ材8でロウ付けすることによって行われ、コ
ンデンサ素子1の他方の電極4と配線基板2の他の配線
導体2bとのボンディングワイヤ6を介しての接続はそ
の作業性を考慮して自動ワイヤボンディング装置を使用
することによって行われる。
【0028】また更に前記誘電体磁器板3の両主面に一
対の電極4、5を被着させてなるコンデンサ素子1はそ
の電極4の外周部に誘電体磁器板3の上面を露出させる
ような切欠部Aが設けられており、該切欠部Aと配線基
板2の配線導体2aとの色差がJIS−Z−8730に
規定のL *a* b *表色系色差で5以上となっている。
このため配線基板2の配線導体2a上にロウ付けされて
いるコンデンサ素子1の電極4と配線基板2の配線導体
2bとにボンディングワイヤ6を自動ワイヤボンディン
グ装置を使用して接合させ、両者を電気的に接続させる
際、自動ワイヤボンディング装置はコンデンサ素子1の
電極4の外周部に配線導体2aに対して色差を有する切
欠部Aが形成されていることから電極4の位置を正確に
認識することができ、その結果、コンデンサ素子1の電
極4と配線基板2の配線導体2bとを極めて正確、且つ
確実にボンディングワイヤ6を介して電気的に接続する
ことができる。
対の電極4、5を被着させてなるコンデンサ素子1はそ
の電極4の外周部に誘電体磁器板3の上面を露出させる
ような切欠部Aが設けられており、該切欠部Aと配線基
板2の配線導体2aとの色差がJIS−Z−8730に
規定のL *a* b *表色系色差で5以上となっている。
このため配線基板2の配線導体2a上にロウ付けされて
いるコンデンサ素子1の電極4と配線基板2の配線導体
2bとにボンディングワイヤ6を自動ワイヤボンディン
グ装置を使用して接合させ、両者を電気的に接続させる
際、自動ワイヤボンディング装置はコンデンサ素子1の
電極4の外周部に配線導体2aに対して色差を有する切
欠部Aが形成されていることから電極4の位置を正確に
認識することができ、その結果、コンデンサ素子1の電
極4と配線基板2の配線導体2bとを極めて正確、且つ
確実にボンディングワイヤ6を介して電気的に接続する
ことができる。
【0029】尚、前記コンデンサ素子1の電極4に設け
る切欠部Aは電極4の外周部をレーザーにより機械的に
切除するか、エッチングにより化学的に切除することに
よって形成され、その幅は自動ワイヤボンディング装置
が色差によって電極4の位置を確実に認識することがで
き、同時にコンデンサ素子1の静電容量を不要に小さく
しないような幅、具体的には10μm乃至200μmの
幅に形成される。
る切欠部Aは電極4の外周部をレーザーにより機械的に
切除するか、エッチングにより化学的に切除することに
よって形成され、その幅は自動ワイヤボンディング装置
が色差によって電極4の位置を確実に認識することがで
き、同時にコンデンサ素子1の静電容量を不要に小さく
しないような幅、具体的には10μm乃至200μmの
幅に形成される。
【0030】また前記切欠部Aと配線基板2の配線導体
2aとの色差がJIS−Z−8730に規定のL *a*
b *表色系色差で5以下であると自動ワイヤボンディン
グ装置がコンデンサ素子1の電極4の位置を光学的に正
確に認識することができず、その結果、コンデンサ素子
1の電極4と配線基板2の配線導体2bとをボンディン
グワイヤ6を介して正確に電気的接続することができな
くなる。従って、前記切欠部Aと配線基板2の配線導体
2aとの色差はJIS−Z−8730に規定のL *a*
b *表色系色差で5以上とする必要があり、このため誘
電体磁器板3の色を配線導体2aの最表面に被着されて
いる金の色に対して大きく異なる色としておく必要があ
る。
2aとの色差がJIS−Z−8730に規定のL *a*
b *表色系色差で5以下であると自動ワイヤボンディン
グ装置がコンデンサ素子1の電極4の位置を光学的に正
確に認識することができず、その結果、コンデンサ素子
1の電極4と配線基板2の配線導体2bとをボンディン
グワイヤ6を介して正確に電気的接続することができな
くなる。従って、前記切欠部Aと配線基板2の配線導体
2aとの色差はJIS−Z−8730に規定のL *a*
b *表色系色差で5以上とする必要があり、このため誘
電体磁器板3の色を配線導体2aの最表面に被着されて
いる金の色に対して大きく異なる色としておく必要があ
る。
【0031】更に前記コンデンサ素子1の電極4に設け
る切欠部Aは下層電極4a、上層電極4bの両方を切除
して形成する必要はなく、図3に示すように上層電極4
bの外周部のみを切除することによって形成してもよ
い。この場合、下層電極4aは配線基板2の配線導体2
aに対する色差がJIS−Z−8730に規定のL *a
* b *表色系色差で5以上の金属材料で形成しておく必
要があり、下層電極4aの色を配線導体2aの色に対し
てJIS−Z−8730に規定のL *a* b *表色系色
差で5以上の色としておくと配線基板2の配線導体2a
上にロウ付けされているコンデンサ素子1の電極4と配
線基板2の配線導体2bとにボンディングワイヤ6を自
動ワイヤボンディング装置を使用して接合させ、両者を
電気的に接続させる際、自動ワイヤボンディング装置に
コンデンサ素子1の電極4の位置を正確に光学的認識さ
せることができ、その結果、コンデンサ素子1の電極4
と配線基板2の配線導体2bとを極めて正確、且つ確実
にボンディングワイヤ6を介して電気的に接続させるこ
とができる。また同時にこの場合、コンデンサ素子1の
静電容量は下層電極4aが誘電体磁器板3の一主面全面
に被着されていることから最大値となすことができ、コ
ンデンサ素子1の静電容量を効率良く、有効に使用する
ことができる。
る切欠部Aは下層電極4a、上層電極4bの両方を切除
して形成する必要はなく、図3に示すように上層電極4
bの外周部のみを切除することによって形成してもよ
い。この場合、下層電極4aは配線基板2の配線導体2
aに対する色差がJIS−Z−8730に規定のL *a
* b *表色系色差で5以上の金属材料で形成しておく必
要があり、下層電極4aの色を配線導体2aの色に対し
てJIS−Z−8730に規定のL *a* b *表色系色
差で5以上の色としておくと配線基板2の配線導体2a
上にロウ付けされているコンデンサ素子1の電極4と配
線基板2の配線導体2bとにボンディングワイヤ6を自
動ワイヤボンディング装置を使用して接合させ、両者を
電気的に接続させる際、自動ワイヤボンディング装置に
コンデンサ素子1の電極4の位置を正確に光学的認識さ
せることができ、その結果、コンデンサ素子1の電極4
と配線基板2の配線導体2bとを極めて正確、且つ確実
にボンディングワイヤ6を介して電気的に接続させるこ
とができる。また同時にこの場合、コンデンサ素子1の
静電容量は下層電極4aが誘電体磁器板3の一主面全面
に被着されていることから最大値となすことができ、コ
ンデンサ素子1の静電容量を効率良く、有効に使用する
ことができる。
【0032】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、前述の実施例では電極
4の外周部全域に切欠部Aを設けたが、これを部分的に
設けてもよく、また電極4、5をニッケル、ニッケルー
クロム、チタンの下層電極4a、5aと、金から成る上
層電極4b、5bの2層構造で形成したがこれを単層と
しても、また3層以上の多層構造としてもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、前述の実施例では電極
4の外周部全域に切欠部Aを設けたが、これを部分的に
設けてもよく、また電極4、5をニッケル、ニッケルー
クロム、チタンの下層電極4a、5aと、金から成る上
層電極4b、5bの2層構造で形成したがこれを単層と
しても、また3層以上の多層構造としてもよい。
【0033】
【発明の効果】本発明のコンデンサ素子の実装構造によ
れば、コンデンサ素子の他方の電極に誘電体磁器板の表
面が露出するような切欠部を設け、該切欠部の配線基板
の配線導体に対する色差をJIS−Z−8730に規定
のL *a* b *表色系色差で5以上としたことからコン
デンサ素子の他方の電極と配線基板の配線導体とに自動
ワイヤボンディング装置を使用してボンディングワイヤ
を接合させ,両者を電気的に接続させる際、自動ワイヤ
ボンディング装置にコンデンサ素子の他方の電極の位置
を正確に認識させることができ、その結果、コンデンサ
素子の他方の電極と配線基板の配線導体とを短時間に正
確、かつ強固にに電気的接続させることが可能となる。
れば、コンデンサ素子の他方の電極に誘電体磁器板の表
面が露出するような切欠部を設け、該切欠部の配線基板
の配線導体に対する色差をJIS−Z−8730に規定
のL *a* b *表色系色差で5以上としたことからコン
デンサ素子の他方の電極と配線基板の配線導体とに自動
ワイヤボンディング装置を使用してボンディングワイヤ
を接合させ,両者を電気的に接続させる際、自動ワイヤ
ボンディング装置にコンデンサ素子の他方の電極の位置
を正確に認識させることができ、その結果、コンデンサ
素子の他方の電極と配線基板の配線導体とを短時間に正
確、かつ強固にに電気的接続させることが可能となる。
【0034】また本発明のコンデンサ素子の実装構造に
よれば、誘電体磁器板の両主面に一対の電極を被着させ
たコンデンサ素子と、上面に複数個の配線導体を有する
配線基板とから成り、配線基板の配線導体上に前記コン
デンサ素子の一方の電極をロウ付けするとともに他方の
電極を配線基板の他の配線導体にボンディングワイヤを
介して接続して成るコンデンサ素子の実装構造であっ
て、前記コンデンサ素子の他方の電極を下層電極と上層
電極の2層構造とし、下層電極を配線基板の配線導体に
対する色差がJIS−Z−8730に規定のL *a* b
*表色系色差で5以上の金属材料で形成するとともに上
層電極を配線基板の配線導体に対する色差がJIS−Z
−8730に規定のL *a* b *表色系色差で5以下の
金属材料で形成し、且つ上層電極の外周部に下層電極を
露出させる切欠部を設けたことから前述と同様、コンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ、両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、且つ強固に電気的接続させることが可能となる。
よれば、誘電体磁器板の両主面に一対の電極を被着させ
たコンデンサ素子と、上面に複数個の配線導体を有する
配線基板とから成り、配線基板の配線導体上に前記コン
デンサ素子の一方の電極をロウ付けするとともに他方の
電極を配線基板の他の配線導体にボンディングワイヤを
介して接続して成るコンデンサ素子の実装構造であっ
て、前記コンデンサ素子の他方の電極を下層電極と上層
電極の2層構造とし、下層電極を配線基板の配線導体に
対する色差がJIS−Z−8730に規定のL *a* b
*表色系色差で5以上の金属材料で形成するとともに上
層電極を配線基板の配線導体に対する色差がJIS−Z
−8730に規定のL *a* b *表色系色差で5以下の
金属材料で形成し、且つ上層電極の外周部に下層電極を
露出させる切欠部を設けたことから前述と同様、コンデ
ンサ素子の他方の電極と配線基板の配線導体とに自動ワ
イヤボンディング装置を使用してボンディングワイヤを
接合させ、両者を電気的に接続させる際、自動ワイヤボ
ンディング装置にコンデンサ素子の他方の電極の位置を
正確に認識させることができ、その結果、コンデンサ素
子の他方の電極と配線基板の配線導体とを短時間に正
確、且つ強固に電気的接続させることが可能となる。
【図1】本発明のコンデンサ素子の実装構造の一実施例
を示す断面図である。
を示す断面図である。
【図2】図1に示すコンデンサ素子の拡大断面図であ
る。
る。
【図3】本発明の他の実施例を示す拡大断面図である。
1・・・・・・・・コンデンサ素子 2・・・・・・・・配線基板 2a、2b・・・・配線導体 3・・・・・・・・誘電体磁器板 4、5・・・・・・電極 4a、5a・・・・下層電極 4b、5b・・・・上層電極 6・・・・・・・・ボンディングワイヤ 8・・・・・・・・ロウ材
Claims (2)
- 【請求項1】誘電体磁器板の両主面に一対の電極を被着
させたコンデンサ素子と、上面に複数個の配線導体を有
する配線基板とから成り、配線基板の配線導体上に前記
コンデンサ素子の一方の電極をロウ付けするとともに他
方の電極を配線基板の他の配線導体にボンディングワイ
ヤを介して接続して成るコンデンサ素子の実装構造であ
って、前記コンデンサ素子の他方の電極に切欠部を設
け、該切欠部の配線基板の配線導体に対する色差をJI
S−Z−8730に規定のL *a* b*表色系色差で5
以上としたことを特徴とするコンデンサ素子の実装構
造。 - 【請求項2】誘電体磁器板の両主面に一対の電極を被着
させたコンデンサ素子と、上面に複数個の配線導体を有
する配線基板とから成り、配線基板の配線導体上に前記
コンデンサ素子の一方の電極をロウ付けするとともに他
方の電極を配線基板の他の配線導体にボンディングワイ
ヤを介して接続して成るコンデンサ素子の実装構造であ
って、前記コンデンサ素子の他方の電極を下層電極と上
層電極の2層構造とし、下層電極を配線基板の配線導体
に対する色差がJIS−Z−8730に規定のL *a*
b *表色系色差で5以上の金属材料で形成するとともに
上層電極を配線基板の配線導体に対する色差がJIS−
Z−8730に規定のL *a* b *表色系色差で5以下
の金属材料で形成し、且つ上層電極に下層電極を露出さ
せる切欠部を設けたことを特徴とするコンデンサ素子の
実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8073896A JPH09266124A (ja) | 1996-03-28 | 1996-03-28 | コンデンサ素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8073896A JPH09266124A (ja) | 1996-03-28 | 1996-03-28 | コンデンサ素子の実装構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09266124A true JPH09266124A (ja) | 1997-10-07 |
Family
ID=13531437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8073896A Pending JPH09266124A (ja) | 1996-03-28 | 1996-03-28 | コンデンサ素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09266124A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1387603A1 (en) * | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Electronic assembly and method of manufacture thereof |
JP2013149675A (ja) * | 2012-01-17 | 2013-08-01 | Murata Mfg Co Ltd | セラミックコンデンサ |
-
1996
- 1996-03-28 JP JP8073896A patent/JPH09266124A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1387603A1 (en) * | 2002-07-30 | 2004-02-04 | Agilent Technologies, Inc. - a Delaware corporation - | Electronic assembly and method of manufacture thereof |
JP2013149675A (ja) * | 2012-01-17 | 2013-08-01 | Murata Mfg Co Ltd | セラミックコンデンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09266124A (ja) | コンデンサ素子の実装構造 | |
JP4741624B2 (ja) | 配線基板 | |
JP3085616B2 (ja) | 多層配線基板 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
JP4395227B2 (ja) | 配線基板 | |
WO2024024945A1 (ja) | 回路基板、半導体装置及び電子モジュール | |
JP2000133907A (ja) | 容量素子付き回路基板 | |
JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP4423181B2 (ja) | 複数個取り配線基板 | |
JPH0888449A (ja) | セラミック配線基板 | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JP3080491B2 (ja) | 配線パターン | |
JPH08148374A (ja) | コンデンサ | |
JP2003068932A (ja) | 配線基板 | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JP2746798B2 (ja) | 配線基板 | |
JP2000133906A (ja) | 容量素子付き回路基板 | |
JP2000260896A (ja) | 半導体素子収納用パッケージ | |
JP2003046024A (ja) | 配線基板 | |
JPH09312457A (ja) | 容量素子付き回路基板 | |
JP2000133905A (ja) | 容量素子付き回路基板 | |
JP2005072508A (ja) | 回路基板 | |
JPH1131869A (ja) | 容量素子付き回路基板 | |
JPH114058A (ja) | 容量素子付き回路基板 | |
JPH09283884A (ja) | 容量素子付き回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |