JP2003068932A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003068932A
JP2003068932A JP2001256497A JP2001256497A JP2003068932A JP 2003068932 A JP2003068932 A JP 2003068932A JP 2001256497 A JP2001256497 A JP 2001256497A JP 2001256497 A JP2001256497 A JP 2001256497A JP 2003068932 A JP2003068932 A JP 2003068932A
Authority
JP
Japan
Prior art keywords
connection pad
insulating base
covering material
wiring board
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001256497A
Other languages
English (en)
Inventor
Takuya Ouchi
卓也 大内
Masataka Hiromori
雅孝 廣森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001256497A priority Critical patent/JP2003068932A/ja
Publication of JP2003068932A publication Critical patent/JP2003068932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【課題】 配線基板の小型化・高機能化に伴い、接続パ
ッドの面積が非常に小さくなるため、接続パッドの接合
強度が低くなり、また接合強度を向上させるために被覆
材で被覆するとソケット方式による実装が困難となる。 【解決手段】 配線導体2を有する絶縁基体1の表面に
配線導体2と電気的に接続された接続パッド3を設けて
成り、接続パッド3の上面外周部を絶縁基体1に一体的
に取着されている被覆材4で被覆した配線基板6であっ
て、接続パッド3の被覆材4から露出した上面に導電ペ
ーストを塗布して焼成して成る金属層5を被着させると
ともに、この金属層5の厚みをt、接続パッド3の上面
外周部に位置する被覆材4の厚みをTとしたとき、t≧
Tとする。金属層5の表面部分が被覆材4から頭を出
し、接続パッド3と外部電気回路基板の接続端子とを金
属層5を介して容易かつ確実に電気的に接続させること
ができる。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子やコンデ
ンサ・抵抗等の電子部品が搭載され、外部電気回路基板
に対してソケット方式で実装される配線基板に関するも
のである。 【0002】 【従来の技術】従来、半導体素子・容量素子等の電子部
品が搭載される配線基板は、一般に、酸化アルミニウム
質焼結体・ムライト質焼結体・ガラスセラミックス焼結
体等の電気絶縁材料から成り、上面に電子部品が搭載さ
れる絶縁基体と、絶縁基体の下面に形成した接続パッド
と、絶縁基体の上面から下面の接続パッドにかけて形成
した、タングステン・モリブデン・銅・銀等の金属材料
から成る配線導体とにより形成されている。 【0003】この配線基板は、絶縁基体の上面に電子部
品を搭載し、その電極を配線導体と半田やボンディング
ワイヤ等を介して接続することにより電子装置として完
成する。 【0004】このとき、絶縁基体の下面の接続パッドを
外部電気回路基板の端子に接続することにより、電子部
品が配線導体を介して外部電気回路基板と電気的に接続
される。 【0005】ここで、接続パッドと外部電気回路基板の
端子との接続手段としては、ソケット方式が多用される
ようになっている。 【0006】このソケット方式の接続手段とは、外部電
気回路基板の端子に予め凹部を設けておき、この凹部に
配線基板の接続パッドの下面を圧入するものであり、電
子部品と外部電気回路基板との接続経路を最短化すると
ともに良好な電気特性を有することから多用化されつつ
ある。 【0007】しかしながら、近年、配線基板の小型化・
高機能化に伴い、接続パッドの面積が非常に小さくなっ
ているため、接続パッドの絶縁基体に対する接合面積が
非常に小さなものとなる傾向があるため、ソケット方式
においても接続パッドの絶縁基体に対する接合強度を十
分に確保することが困難になりつつある。 【0008】特に、配線導体を伝播する信号の高周波数
化に応じて、絶縁基体を比誘電率の低いガラスセラミッ
クス焼結体(20℃/1MHzにおける比誘電率は、酸化
アルミニウム質焼結体が約10、ガラスセラミックス焼結
体が約7である)で形成した場合、配線導体および接続
パッドの材料としては焼成温度の低い銅が用いられ、こ
の銅(熱膨張係数が約17×10-6/℃)とガラスセラミッ
クス焼結体(熱膨張係数が約2.5〜5×10-6/℃)との
熱膨張係数の差が大きく、両者間に大きな熱応力が生じ
やすいため、接続パッドの絶縁基体に対する接合強度を
確保することがより一層困難となってしまうという問題
を生じることとなった。 【0009】このような問題を解決するため、接続パッ
ドの上面外周部と絶縁基体とを一体的に被覆材で被覆
し、この被覆材で接続パッドの外周部を絶縁基体に強固
に接着することにより、接続パッドが絶縁基体から容易
に剥がれることを防止した配線基板が提案されている。 【0010】 【発明が解決しようとする課題】しかしながら、接続パ
ッドの上面外周部を被覆材で被覆すると、接続パッドの
高さが被覆材の高さよりも低くなるため、接続パッドを
外部電気回路基板の端子の凹部に圧入するソケット方式
で配線基板を実装する場合、この被覆材が接続パッドと
外部電気回路基板の端子との接触の妨げとなって接続パ
ッドと外部回路の端子との接触不良が生じ、電子部品を
外部電気回路基板の端子に対して確実に電気的に接続す
ることができなくなるという問題が誘発されてしまう。 【0011】本発明は上記従来技術の問題に鑑み案出さ
れたものであり、その目的は、配線基板を小型化・高機
能化に伴い、接続パッドの面積が非常に小さくなり、こ
のような非常に面積の小さい接続パッドを絶縁基体に強
固に接合するため被覆材が接続パッドの上面外周部を絶
縁基体に一体的に被覆していたとしても、ソケット方式
によって接続パッドを外部電気回路基板の端子に確実か
つ容易に接触させることができる小型・高信頼性の配線
基板を提供することにある。 【0012】 【課題を解決するための手段】本発明の配線基板は、配
線導体を有する絶縁基体の表面に前記配線導体と電気的
に接続された接続パッドを設けて成り、この接続パッド
の上面外周部を前記絶縁基体に一体的に取着されている
被覆材で被覆した配線基板であって、前記接続パッド
は、前記被覆材から露出した上面に導電ペーストを塗布
して焼成して成る金属層が被着されているとともに、こ
の金属層の厚みをt、前記接続パッドの上面外周部に位
置する前記被覆材の厚みをTとしたとき、t≧Tである
ことを特徴とするものである。 【0013】本発明の配線基板によれば、接続パッドの
被覆材から露出した上面に導電ペーストを塗布して焼成
して成る金属層を被着させるとともに、この金属層の厚
みをt、接続パッドの上面外周部に位置する被覆材の厚
みをTとしたとき、t≧Tとしたことから、接続パッド
の上面中央部に被着されている導電ペーストを塗布して
焼成して成る金属層の表面部分が被覆材から頭を出して
露出することとなる。さらに、この金属層が接続パッド
を介して配線導体と電気的に導通しているため、配線基
板が外部電気回路基板にソケット方式で実装される場合
において、接続パッドの表面に被着させた金属層を外部
電気回路基板の接続端子に確実に接触させることができ
る。 【0014】このため、接続パッドと外部電気回路基板
とのソケット方式による接続が被覆材で妨げられること
はなく、導電ペーストを塗布して焼成して成る金属層を
介して容易かつ確実に電気的に接続させることができ
る。 【0015】 【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。 【0016】図1は本発明の配線基板の実施の形態の一
例を示す断面図であり、1は絶縁基体、2は配線導体、
3は接続パッド、4は被覆材、5は導電ペーストを塗布
して焼成して成る金属層である。これら絶縁基体1・配
線導体2・接続パッド3・被覆材4・金属層5により配
線基板6が構成される。 【0017】絶縁基体1は、電子部品7を搭載する機能
を有し、上面に電子部品7の搭載部を有している。 【0018】絶縁基体1は、ガラスセラミックス焼結体
・酸化アルミニウム質焼結体・ムライト質焼結体・窒化
アルミニウム質焼結体等の電気絶縁材料から成る。例え
ばガラスセラミックス焼結体から成る場合であれば、ホ
ウ珪酸ガラス等のガラス粉末と酸化アルミニウム等のセ
ラミック粉末とから成る原料粉末に適当な有機バインダ
・溶剤等を添加混合して泥漿物を作るとともに、この泥
漿物をドクターブレード法やカレンダーロール法を採用
することによってガラスセラミックグリーンシートと成
し、しかる後、このガラスセラミックグリーンシートに
適当な打ち抜き加工を施すとともに、これを必要に応じ
て複数枚積層し、約1000℃の温度で焼成することによっ
て作製される。 【0019】絶縁基体1には、電子部品7が搭載される
上面から下面にかけて、配線導体2が形成されている。 【0020】配線導体2は、電子部品7の電極を外部に
導出する機能を有し、電子部品7の搭載部に露出する部
分に電子部品7の電極が半田8やボンディングワイヤを
介して電気的に接続される。 【0021】配線導体2は、タングステン・モリブデン
・マンガン・銅・銀等の金属材料から成る。例えば絶縁
基体1がガラスセラミックス焼結体から成る場合であれ
ば、銅・銀等の金属粉末に適当な有機バインダや溶剤等
を添加混合して得た金属ペーストを、ガラスセラミック
グリーンシートの表面およびガラスセラミックグリーン
シートに予め設けておいたスルーホール内に印刷塗布・
充填しておくことにより形成される。 【0022】絶縁基体1の下面には外部接続用の接続パ
ッド3が配線導体2と電気的に接続されるようにして形
成されている。 【0023】この接続パッド3は、タングステン・モリ
ブデン・マンガン・銅・銀等の金属材料から成り、通常
は配線導体2と同様の材料が用いられる。例えば銅・銀
等の金属粉末に適当な有機バインダや溶剤等を添加混合
して得た金属ペーストを、絶縁基板となるガラスセラミ
ックグリーンシートに、予め従来周知のスクリーン印刷
法により、所定のパターンに印刷塗布しておくことによ
り形成される。 【0024】また、接続パッド3の上面外周部から絶縁
基体1にかけて一体的に被覆材4が被着されている。 【0025】この被覆材4は、接続パッド3の絶縁基体
1に対する接合強度を強くし、接続パッド3が絶縁基体
1から剥がれることを防止する機能を有している。 【0026】被覆材4は、例えば、絶縁基体1と同様の
セラミックス等から成るセラミック材料、例えば絶縁基
体1がガラスセラミックス焼結体から成る場合であれ
ば、同種(同系)のガラスセラミック材料で形成されて
おり、絶縁基体1を形成する際のセラミック泥漿物を接
続パッド3の上面外周部から側面を介し絶縁基体1の上
面にかけて従来周知のスクリーン印刷法により印刷塗布
し、しかる後、これを所定の温度で焼成することによっ
て形成される。 【0027】本発明においては、図2に要部拡大図で示
すように、接続パッド3の被覆材から露出した上面に導
電ペーストを塗布して焼成して成る金属層5を被着させ
るとともに、この金属層5の厚みをt、接続パッド3の
上面外周部に位置する被覆材4の厚みをTとしたとき、
t≧Tとすることが重要である。 【0028】これは、接続パッド3と電気的に接続して
いる金属層5の表面が被覆材4から同一平面上にもしく
は突出して露出するようにすることにより、接続パッド
3をソケット方式の外部電気回路基板(図示せず)の接
続端子に実装するとき、接続パッド3を接続端子に金属
層5を介して確実かつ容易に接触させることができるも
のとするためである。 【0029】t<Tでは、接続パッド3に被着させた金
属層5の表面が被覆材4より低くなるため、金属層5を
接続端子に確実かつ容易に接続させて接続パッド3を外
部電気回路基板の接続端子に接続することが困難にな
り、接触不良等のため電子部品7を外部電気回路に正常
に電気的に接続することが困難になってしまう。 【0030】なお、t≧T+20(μm)となると、金属
層5の内部応力が増大し、この内部応力により金属層5
が接続パッド3の上面から剥がれ易くなる傾向がある。
従って、t<T+20(μm)とすることが好ましい。 【0031】このような導電ペーストを塗布して焼成し
て成る金属層5は、例えば、銅系もしくは銀系等の金属
粉末から成り、銅系の金属粉末から成る場合であれば、
銅系の金属粉末に適当な有機バインダ・溶剤を添加混合
して得た導電ぺーストを、絶縁基体1の接続パッド3の
上面(表面)の被覆材4から露出している中央部に所定
パターンに印刷塗布し、これを約900℃の温度で熱処理
して焼き付けることにより、接続パッド3上に被着形成
することができる。 【0032】また、金属層5は、外部電気回路基板の接
続端子と確実に接続するために、その表面が平坦である
ことがなお一層好ましい。 【0033】なお、接続パッド3および金属層5は、そ
の露出表面にニッケル・銅・金等のめっき層(図示せ
ず)を例えば2〜20μmの厚みで被着させておくことが
好ましい。これは、接続パッド3および金属層5の酸化
腐食を効果的に防止するためである。 【0034】かくして上述の本発明の配線基板6によれ
ば、絶縁基体1の上面に電子部品7を搭載するとともに
その電極を配線導体2に半田8等を介して接続し、必要
に応じて電子部品7を封止用樹脂または蓋体等で封止す
ることにより製品としての電子装置となり、接続パッド
3をソケット方式で外部電気回路基板の接続端子に接続
することにより、封止した電子部品7が外部電気回路基
板と電気的に接続される。 【0035】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。 【0036】 【発明の効果】本発明の配線基板によれば、接続パッド
の被覆材から露出した上面に導電ペーストを塗布して焼
成して成る金属層を被着させるとともに、この金属層の
厚みをt、接続パッドの上面外周部に位置する被覆材の
厚みをTとしたとき、t≧Tとしたことから、接続パッ
ドの上面中央部に被着されている金属層の表面部分が被
覆材から頭を出して露出することとなる。さらに、この
金属層が接続パッドを介して配線導体と電気的に導通し
ているため、配線基板が外部電気回路基板にソケット方
式で実装される場合において、接続パッドの表面に被着
させた金属層を外部電気回路基板の接続端子に確実に接
触させることができる。 【0037】このため、接続パッドと外部回路との接続
が被覆材で妨げられることはなく、金属層を介して容易
かつ確実に電気的に接続させることができる。
【図面の簡単な説明】 【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。 【図2】本発明の配線基板の実施の形態の一例の要部拡
大断面図である。 【符号の説明】 1・・・絶縁基体 2・・・配線導体 3・・・接続パッド 4・・・被覆材 5・・・金属層 6・・・配線基板 7・・・電子部品 8・・・半田

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 配線導体を有する絶縁基体の表面に前記
    配線導体と電気的に接続された接続パッドを設けて成
    り、該接続パッドの上面外周部を前記絶縁基体に一体的
    に取着されている被覆材で被覆した配線基板であって、
    前記接続パッドは、前記被覆材から露出した上面に導電
    ペーストを塗布して焼成して成る金属層が被着されてい
    るとともに、該金属層の厚みをt、前記接続パッドの上
    面外周部に位置する前記被覆材の厚みをTとしたとき、
    t≧Tであることを特徴とする配線基板。
JP2001256497A 2001-08-27 2001-08-27 配線基板 Pending JP2003068932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001256497A JP2003068932A (ja) 2001-08-27 2001-08-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001256497A JP2003068932A (ja) 2001-08-27 2001-08-27 配線基板

Publications (1)

Publication Number Publication Date
JP2003068932A true JP2003068932A (ja) 2003-03-07

Family

ID=19084305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256497A Pending JP2003068932A (ja) 2001-08-27 2001-08-27 配線基板

Country Status (1)

Country Link
JP (1) JP2003068932A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
US8072062B2 (en) 2003-04-18 2011-12-06 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming

Similar Documents

Publication Publication Date Title
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP3526508B2 (ja) 半導体素子収納用パッケージ
JP2003068932A (ja) 配線基板
JP4623852B2 (ja) 電子部品搭載用基板
JP2003046024A (ja) 配線基板
JP4557461B2 (ja) 配線基板
JP4203501B2 (ja) 半導体装置
JP3950950B2 (ja) セラミック配線基板の製造方法
JP4423181B2 (ja) 複数個取り配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP3080491B2 (ja) 配線パターン
JP2004281470A (ja) 配線基板
JP6818609B2 (ja) 配線基体および撮像装置
JPH07202356A (ja) 回路基板
JP3281778B2 (ja) 半導体装置
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JPH10107240A (ja) イメージセンサー素子収納用パッケージ
JP3631664B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3457748B2 (ja) 配線基板
JP2003037211A (ja) 配線基板
JPH0888449A (ja) セラミック配線基板
JPH09266124A (ja) コンデンサ素子の実装構造
JP2004281472A (ja) 配線基板
JP2004288659A (ja) 配線基板