JP2000133907A - 容量素子付き回路基板 - Google Patents
容量素子付き回路基板Info
- Publication number
- JP2000133907A JP2000133907A JP10307455A JP30745598A JP2000133907A JP 2000133907 A JP2000133907 A JP 2000133907A JP 10307455 A JP10307455 A JP 10307455A JP 30745598 A JP30745598 A JP 30745598A JP 2000133907 A JP2000133907 A JP 2000133907A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- thin film
- layer
- insulator
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】絶縁基板上に所定の静電容量値の容量素子を確
実に形成することができない。 【解決手段】絶縁基板１上に薄膜回路配線２と薄膜容量
素子３ａ、３ｂとを形成してなる容量素子付き回路基板
であって、前記薄膜容量素子３ａ、３ｂは、一側面側に
前記薄膜回路配線２が接続され、他側面側に絶縁体９が
配されている下部電極層５と、前記下部電極層５及び絶
縁体９上に形成されている誘電体層６と、前記誘電体層
６の上面から該誘電体層６及び絶縁体９の側面を介し絶
縁基板１上面にかけて形成されている上部電極層７とか
ら成る。
実に形成することができない。 【解決手段】絶縁基板１上に薄膜回路配線２と薄膜容量
素子３ａ、３ｂとを形成してなる容量素子付き回路基板
であって、前記薄膜容量素子３ａ、３ｂは、一側面側に
前記薄膜回路配線２が接続され、他側面側に絶縁体９が
配されている下部電極層５と、前記下部電極層５及び絶
縁体９上に形成されている誘電体層６と、前記誘電体層
６の上面から該誘電体層６及び絶縁体９の側面を介し絶
縁基板１上面にかけて形成されている上部電極層７とか
ら成る。
Description
【０００１】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【０００２】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【０００３】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【０００４】しかしながら、近時、携帯電話や衛星通信
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がＭｏ−Ｍｎ法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がＭｏ−Ｍｎ法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
【０００５】そこで新たに絶縁基体上に薄膜形成技術に
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
【０００６】かかる容量素子付き回路基板は回路配線及
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
【０００７】なお、前記容量素子付き回路基板は、その
回路配線が酸化アルミニウム質焼結体等の電気絶縁材料
から成る基板上にスパッタリング法や蒸着法等の薄膜形
成技術を採用することによってアルミニウム、タンタ
ル、タングステン、チタン、クロム等の金属材料を所定
厚みに被着し、次にこれをフォトリソグラフィー技術に
より所定パターンに加工することによって形成され、ま
た薄膜容量素子はまず電気絶縁材料から成る基板上にス
パッタリング法等の薄膜形成技術によりα−タンタル
（窒化タンタル）を所定厚みに被着させて下部電極層を
形成し、次に前記下部電極層の上面及び一側面に酸窒化
タンタル等から成る誘電物と、チタン−金やニクロム−
金等の金属材料をスパッタリング法や蒸着法等の薄膜形
成技術により順次、被着させ、最後にこれらをエッチン
グ法により所定パターンに加工し、誘電体層及び上部電
極層とすることによって形成されている。
回路配線が酸化アルミニウム質焼結体等の電気絶縁材料
から成る基板上にスパッタリング法や蒸着法等の薄膜形
成技術を採用することによってアルミニウム、タンタ
ル、タングステン、チタン、クロム等の金属材料を所定
厚みに被着し、次にこれをフォトリソグラフィー技術に
より所定パターンに加工することによって形成され、ま
た薄膜容量素子はまず電気絶縁材料から成る基板上にス
パッタリング法等の薄膜形成技術によりα−タンタル
（窒化タンタル）を所定厚みに被着させて下部電極層を
形成し、次に前記下部電極層の上面及び一側面に酸窒化
タンタル等から成る誘電物と、チタン−金やニクロム−
金等の金属材料をスパッタリング法や蒸着法等の薄膜形
成技術により順次、被着させ、最後にこれらをエッチン
グ法により所定パターンに加工し、誘電体層及び上部電
極層とすることによって形成されている。
【０００８】
【発明が解決しようとする課題】しかしながら、この従
来の容量素子付き回路基板においては、下部電極層の上
面及び一側面に誘電物をスパッタリング法等の薄膜形成
技術により被着させ、誘電体層を形成する際、下部電極
層の上面と一側面との角部が角張っているためがい角部
に誘電物を所定厚みに被着させることができず、その結
果、下部電極層の上面と一側面との角部における誘電体
層の厚みが極端に薄くなって上部電極層と下部電極層と
が電気的に短絡し、容量素子としての機能を発揮させる
ことができないと言う欠点を誘発した。
来の容量素子付き回路基板においては、下部電極層の上
面及び一側面に誘電物をスパッタリング法等の薄膜形成
技術により被着させ、誘電体層を形成する際、下部電極
層の上面と一側面との角部が角張っているためがい角部
に誘電物を所定厚みに被着させることができず、その結
果、下部電極層の上面と一側面との角部における誘電体
層の厚みが極端に薄くなって上部電極層と下部電極層と
が電気的に短絡し、容量素子としての機能を発揮させる
ことができないと言う欠点を誘発した。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的は所定の静電容量値の容量素子を有する小
型、軽量の容量素子付き回路基板を提供することにあ
る。
で、その目的は所定の静電容量値の容量素子を有する小
型、軽量の容量素子付き回路基板を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明は、絶縁基板上に
薄膜回路配線と薄膜容量素子とを形成してなる容量素子
付き回路基板であって、前記薄膜容量素子は、一側面側
に前記薄膜回路配線が接続され、他側面側に絶縁体が配
されている下部電極層と、前記下部電極層及び絶縁体上
に形成されている誘電体層と、前記誘電体層の上面から
該誘電体層及び絶縁体の側面を介し絶縁基板上面にかけ
て形成されている上部電極層とから成ることを特徴とす
るものである。
薄膜回路配線と薄膜容量素子とを形成してなる容量素子
付き回路基板であって、前記薄膜容量素子は、一側面側
に前記薄膜回路配線が接続され、他側面側に絶縁体が配
されている下部電極層と、前記下部電極層及び絶縁体上
に形成されている誘電体層と、前記誘電体層の上面から
該誘電体層及び絶縁体の側面を介し絶縁基板上面にかけ
て形成されている上部電極層とから成ることを特徴とす
るものである。
【００１１】また本発明は、前記絶縁体がポリイミド、
ベンゾシクロブテン、フッ素樹脂から成ることを特徴と
するものである。
ベンゾシクロブテン、フッ素樹脂から成ることを特徴と
するものである。
【００１２】更に本発明は、前記絶縁体の幅が１０００
オングストローム乃至２００００オングストロームであ
ることを特徴とするものである。
オングストローム乃至２００００オングストロームであ
ることを特徴とするものである。
【００１３】本発明の容量素子付き回路基板によれば、
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
【００１４】また本発明の容量素子付き回路基板によれ
ば、下部電極層と該下部電極層の側面に配されたポリイ
ミドやベンゾシクロブテン、フッ素樹脂等から成る絶縁
体の上面に誘電体層を形成するとともに誘電体層の上面
から該誘電体層及び絶縁体の側面を介し絶縁基板上面に
かけて上部電極層を形成したことから、上部電極層と下
部電極層とはその間に配されている絶縁体によって絶縁
性が確実に確保されて両電極層に短絡が発生することは
なく、その結果、薄膜容量素子に容量素子としての所定
の機能を発揮させることが可能となる。
ば、下部電極層と該下部電極層の側面に配されたポリイ
ミドやベンゾシクロブテン、フッ素樹脂等から成る絶縁
体の上面に誘電体層を形成するとともに誘電体層の上面
から該誘電体層及び絶縁体の側面を介し絶縁基板上面に
かけて上部電極層を形成したことから、上部電極層と下
部電極層とはその間に配されている絶縁体によって絶縁
性が確実に確保されて両電極層に短絡が発生することは
なく、その結果、薄膜容量素子に容量素子としての所定
の機能を発揮させることが可能となる。
【００１５】更に本発明の容量素子付き回路基板によれ
ば、前記絶縁体をポリイミド、ベンゾシクロブテン、フ
ッ素樹脂で形成すると該ポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低く薄膜容量
素子の静電容量に殆ど影響を与えないことから、薄膜容
量素子の静電容量値を所定の正確な値となすことができ
る。
ば、前記絶縁体をポリイミド、ベンゾシクロブテン、フ
ッ素樹脂で形成すると該ポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低く薄膜容量
素子の静電容量に殆ど影響を与えないことから、薄膜容
量素子の静電容量値を所定の正確な値となすことができ
る。
【００１６】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１乃至図３は、本発明の容量素子付
き回路基板の一実施例を示し、１は絶縁基板、２は薄膜
回路配線、３ａ、３ｂは薄膜容量素子である。
詳細に説明する。図１乃至図３は、本発明の容量素子付
き回路基板の一実施例を示し、１は絶縁基板、２は薄膜
回路配線、３ａ、３ｂは薄膜容量素子である。
【００１７】前記絶縁基板１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状と成すとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
（セラミック生シート）を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
と成すとともにこれを約１６００℃で焼成することによ
って製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状と成すとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
（セラミック生シート）を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
と成すとともにこれを約１６００℃で焼成することによ
って製作される。
【００１８】前記絶縁基板１は薄膜回路配線２及び薄膜
容量素子３ａ、３ｂ等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線２と所定静
電容量値の２つの薄膜容量素子３ａ、３ｂが被着されて
いる。
容量素子３ａ、３ｂ等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線２と所定静
電容量値の２つの薄膜容量素子３ａ、３ｂが被着されて
いる。
【００１９】前記絶縁基板１の上面に被着形成されてい
る薄膜回路配線２は薄膜容量素子３ａ、３ｂを絶縁基板
１の上面に実装されている他の電子部品、例えば、半導
体素子４等に接続する、或いは薄膜容量素子３ａ、３ｂ
や半導体素子４を外部の電気回路に電気的に接続する作
用をなす。
る薄膜回路配線２は薄膜容量素子３ａ、３ｂを絶縁基板
１の上面に実装されている他の電子部品、例えば、半導
体素子４等に接続する、或いは薄膜容量素子３ａ、３ｂ
や半導体素子４を外部の電気回路に電気的に接続する作
用をなす。
【００２０】前記薄膜回路配線２は、例えば、図２に示
すようにチタン、クロム、ニッケル・クロム合金等から
成る密着層２ａと、ニッケル、パラジウム、白金等から
成るバリア層２ｂと、金、銅等から成る主導体層２ｃの
３層構造を有しており、絶縁基板１の上面に上記各金属
を順次、イオンプレーティング法やスパッタリング法、
メッキ法、蒸着法等の薄膜形成技術により被着させて絶
縁基板１上に密着層２ａ、バリア層２ｂ、主導体層２ｃ
を順次形成し、次に前記密着層２ａ、バリア層２ｂ、主
導体層２ｃの各層をフォトリソグラフィー技術により所
定パターンに加工することによって絶縁基板１上に所定
パターンに被着形成される。
すようにチタン、クロム、ニッケル・クロム合金等から
成る密着層２ａと、ニッケル、パラジウム、白金等から
成るバリア層２ｂと、金、銅等から成る主導体層２ｃの
３層構造を有しており、絶縁基板１の上面に上記各金属
を順次、イオンプレーティング法やスパッタリング法、
メッキ法、蒸着法等の薄膜形成技術により被着させて絶
縁基板１上に密着層２ａ、バリア層２ｂ、主導体層２ｃ
を順次形成し、次に前記密着層２ａ、バリア層２ｂ、主
導体層２ｃの各層をフォトリソグラフィー技術により所
定パターンに加工することによって絶縁基板１上に所定
パターンに被着形成される。
【００２１】前記薄膜回路配線２は絶縁基板１上に薄膜
形成技術を採用することによって形成されることから薄
膜回路配線２の線幅及び隣接間隔を極めて狭いものとし
て絶縁基板１に高密度に被着形成することが可能とな
り、その結果、薄膜回路配線２が被着形成される絶縁基
板１を小型化させることができる。
形成技術を採用することによって形成されることから薄
膜回路配線２の線幅及び隣接間隔を極めて狭いものとし
て絶縁基板１に高密度に被着形成することが可能とな
り、その結果、薄膜回路配線２が被着形成される絶縁基
板１を小型化させることができる。
【００２２】なお、前記チタン、クロム、ニッケル・ク
ロム合金等から成る密着層２ａと、ニッケル、パラジウ
ム、白金等から成るバリア層２ｂと、金、銅等から成る
主導体層２ｃの３層構造を有する薄膜回路配線２は、密
着層２ａが薄膜回路配線２を絶縁基板１に強固に接合さ
せる作用をなし、その厚みが１００オングストローム未
満であると薄膜回路配線２を絶縁基板１に強固に接合さ
せることが困難となり、また１００００オングストロー
ムを超えると密着層２ａを薄膜形成技術により形成する
際に応力が発生するとともにこれが内部に内在し、該内
在応力によって絶縁基板１と薄膜回路配線２との接合強
度が低下してしまう傾向にある。従って、前記密着層２
ａはその厚みを１００オングストローム乃至１００００
オングストロームの範囲としておくことが好ましい。
ロム合金等から成る密着層２ａと、ニッケル、パラジウ
ム、白金等から成るバリア層２ｂと、金、銅等から成る
主導体層２ｃの３層構造を有する薄膜回路配線２は、密
着層２ａが薄膜回路配線２を絶縁基板１に強固に接合さ
せる作用をなし、その厚みが１００オングストローム未
満であると薄膜回路配線２を絶縁基板１に強固に接合さ
せることが困難となり、また１００００オングストロー
ムを超えると密着層２ａを薄膜形成技術により形成する
際に応力が発生するとともにこれが内部に内在し、該内
在応力によって絶縁基板１と薄膜回路配線２との接合強
度が低下してしまう傾向にある。従って、前記密着層２
ａはその厚みを１００オングストローム乃至１００００
オングストロームの範囲としておくことが好ましい。
【００２３】また前記薄膜回路配線２のバリア層２ｂ
は、密着層２ａと主導体層２ｃとを強固に接合させると
ともに密着層２ａと主導体層２ｃとの間の相互拡散を有
効に防止する作用をなし、その厚みが５００オングスト
ローム未満であると密着層２ａと主導体層２ｃとを強固
に接合させることが困難となり、また１００００オング
ストロームを超えるとバリア層２ｂを薄膜形成技術によ
り形成する際に応力が発生するとともにこれが内部に内
在し、該内在応力によって絶縁基板１と薄膜回路配線２
との接合強度が低下してしまう傾向にある。従って、前
記バリア層２ｂはその厚みを５００オングストローム乃
至１００００オングストロームの範囲としておくことが
好ましい。
は、密着層２ａと主導体層２ｃとを強固に接合させると
ともに密着層２ａと主導体層２ｃとの間の相互拡散を有
効に防止する作用をなし、その厚みが５００オングスト
ローム未満であると密着層２ａと主導体層２ｃとを強固
に接合させることが困難となり、また１００００オング
ストロームを超えるとバリア層２ｂを薄膜形成技術によ
り形成する際に応力が発生するとともにこれが内部に内
在し、該内在応力によって絶縁基板１と薄膜回路配線２
との接合強度が低下してしまう傾向にある。従って、前
記バリア層２ｂはその厚みを５００オングストローム乃
至１００００オングストロームの範囲としておくことが
好ましい。
【００２４】更に前記薄膜回路配線２の主導体層２ｃ
は、主として電気信号を伝搬させる通路として作用し、
その厚みが１０００オングストローム未満となると薄膜
回路配線２の導通抵抗が高くなって回路配線には不向き
となってしまう。従って、前記主導体層２ｃはその厚み
を１０００オングストローム以上としておくことが好ま
しい。
は、主として電気信号を伝搬させる通路として作用し、
その厚みが１０００オングストローム未満となると薄膜
回路配線２の導通抵抗が高くなって回路配線には不向き
となってしまう。従って、前記主導体層２ｃはその厚み
を１０００オングストローム以上としておくことが好ま
しい。
【００２５】前記薄膜回路配線２が形成されている絶縁
基板１の上面には更に２つの薄膜容量素子３ａ、３ｂが
被着形成されている。
基板１の上面には更に２つの薄膜容量素子３ａ、３ｂが
被着形成されている。
【００２６】前記２つの薄膜容量素子３ａ、３ｂは図３
に示すように、例えば、α−タンタル（窒化タンタル）
等から成り、一側面側に絶縁体９が配されている下部電
極層５と、該下部電極層５及び絶縁体９の上面に被着形
成されている酸窒化タンタル等から成る誘電体層６と、
該誘電体層６の上面から誘電体層６の側面及び絶縁体９
の側面を介し絶縁基板１の上面にかけて被着形成されて
いる上部電極層７とから成り、下部電極層５と上部電極
層７との間に誘電体層６の比誘電率によって決定される
一定の静電容量が形成されるようになっている。
に示すように、例えば、α−タンタル（窒化タンタル）
等から成り、一側面側に絶縁体９が配されている下部電
極層５と、該下部電極層５及び絶縁体９の上面に被着形
成されている酸窒化タンタル等から成る誘電体層６と、
該誘電体層６の上面から誘電体層６の側面及び絶縁体９
の側面を介し絶縁基板１の上面にかけて被着形成されて
いる上部電極層７とから成り、下部電極層５と上部電極
層７との間に誘電体層６の比誘電率によって決定される
一定の静電容量が形成されるようになっている。
【００２７】前記２つの薄膜容量素子３ａ、３ｂはその
下部電極層５の一側面側が薄膜回路配線２に接続され、
上部電極層７が半導体素子の電極や他の薄膜回路配線２
に、直接、或いはボンディングワイヤ８を介して接続さ
れ、これによって所定の電気回路に接続されるようにな
っている。
下部電極層５の一側面側が薄膜回路配線２に接続され、
上部電極層７が半導体素子の電極や他の薄膜回路配線２
に、直接、或いはボンディングワイヤ８を介して接続さ
れ、これによって所定の電気回路に接続されるようにな
っている。
【００２８】前記２つの薄膜容量素子３ａ、３ｂの絶縁
基板１上面への被着形成は、まず絶縁基板１上に下部電
極層５を被着形成する。この下部電極層５は、例えば、
α−タンタル（窒化タンタル）等から成り、該α−タン
タル等を絶縁基板１上にスパッタリング法やイオンプレ
ーティング法等の薄膜形成技術を採用することによって
所定厚み（２５０オングストローム乃至１００００オン
グストローム）に被着させ、しかる後、これをフォトリ
ソグラフィー技術により所定パターンに加工することに
よって絶縁基板１上に形成される。
基板１上面への被着形成は、まず絶縁基板１上に下部電
極層５を被着形成する。この下部電極層５は、例えば、
α−タンタル（窒化タンタル）等から成り、該α−タン
タル等を絶縁基板１上にスパッタリング法やイオンプレ
ーティング法等の薄膜形成技術を採用することによって
所定厚み（２５０オングストローム乃至１００００オン
グストローム）に被着させ、しかる後、これをフォトリ
ソグラフィー技術により所定パターンに加工することに
よって絶縁基板１上に形成される。
【００２９】なお、前記α−タンタル等から成る下部電
極層５はその厚みが２５０オングストローム未満である
と下部電極層５を絶縁基板１に強固に接合させることが
困難となり、また１００００オングストロームを超える
と下部電極層５を絶縁基板１上に被着させる際に下部電
極層５内部に大きな応力が発生内在し、該内在応力によ
って下部電極層５が絶縁基板１より剥離し易くなる傾向
にある。従って、前記α−タンタル等から成る下部電極
層５はその厚みを２５０オングストローム乃至１０００
０オングストロームの範囲としておくことが望ましい。
極層５はその厚みが２５０オングストローム未満である
と下部電極層５を絶縁基板１に強固に接合させることが
困難となり、また１００００オングストロームを超える
と下部電極層５を絶縁基板１上に被着させる際に下部電
極層５内部に大きな応力が発生内在し、該内在応力によ
って下部電極層５が絶縁基板１より剥離し易くなる傾向
にある。従って、前記α−タンタル等から成る下部電極
層５はその厚みを２５０オングストローム乃至１０００
０オングストロームの範囲としておくことが望ましい。
【００３０】次に、前記下部電極層５の上面に及び後述
する下部電極層５の一側面に配した絶縁体９の上面に誘
電体層６を形成する。
する下部電極層５の一側面に配した絶縁体９の上面に誘
電体層６を形成する。
【００３１】前記誘電体層６は例えば、酸窒化タンタル
等から成り、該酸窒化タンタル等をスパッタリングやイ
オンプレーティング法等の薄膜形成技術を採用すること
によって所定厚みに被着させ、しかる後、これをフォト
リソグラフィー技術により所定パターンに加工すること
によって下部電極層５及び下部電極層５の一側面に配し
た絶縁体９上に形成される。この誘電体層６は下部電極
層５と上部電極層７との間に所定の静電容量を形成する
作用をなし、下部電極層５の上面に２０００オングスト
ローム乃至１００００オングストロームの厚みに被着さ
れる。
等から成り、該酸窒化タンタル等をスパッタリングやイ
オンプレーティング法等の薄膜形成技術を採用すること
によって所定厚みに被着させ、しかる後、これをフォト
リソグラフィー技術により所定パターンに加工すること
によって下部電極層５及び下部電極層５の一側面に配し
た絶縁体９上に形成される。この誘電体層６は下部電極
層５と上部電極層７との間に所定の静電容量を形成する
作用をなし、下部電極層５の上面に２０００オングスト
ローム乃至１００００オングストロームの厚みに被着さ
れる。
【００３２】また前記誘電体層６の下面側で下部電極層
５の一側面には絶縁体９が配されており、該絶縁体９は
下部電極層５と上部電極層７との絶縁性を確保する作用
をなし、絶縁体９によって下部電極層５と上部電極層７
とは短絡が発生することはなく、薄膜容量素子２に容量
素子としての所定の機能を発揮させることが可能とな
る。
５の一側面には絶縁体９が配されており、該絶縁体９は
下部電極層５と上部電極層７との絶縁性を確保する作用
をなし、絶縁体９によって下部電極層５と上部電極層７
とは短絡が発生することはなく、薄膜容量素子２に容量
素子としての所定の機能を発揮させることが可能とな
る。
【００３３】前記絶縁体９はポリイミド、ベンゾシクロ
ブテン、フッ素樹脂等からなり、下部電極層５の上面に
誘電体層６を被着させた後、下部電極層５の一部を側面
側からエッチングし、除去して空隙を形成するとともに
該空隙内にポリイミド、ベンゾシクロブテン、フッ素樹
脂等の樹脂前駆体を注入し、これを加熱硬化させること
によって誘電体層６の下面側で下部電極層５の一側面側
に形成される。
ブテン、フッ素樹脂等からなり、下部電極層５の上面に
誘電体層６を被着させた後、下部電極層５の一部を側面
側からエッチングし、除去して空隙を形成するとともに
該空隙内にポリイミド、ベンゾシクロブテン、フッ素樹
脂等の樹脂前駆体を注入し、これを加熱硬化させること
によって誘電体層６の下面側で下部電極層５の一側面側
に形成される。
【００３４】なお、前記絶縁体９はそれをポリイミドや
ベンゾシクロブテン、フッ素樹脂で形成しておくと下部
電極層５と上部電極層７との電気的絶縁を確実に確保す
ることができるとともにポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低くいため薄
膜容量素子２の静電容量に殆ど影響を与えず、薄膜容量
素子２の静電容量値を所定の正確な値となすことができ
る。従って、前記絶縁体９はポリイミドやベンゾシクロ
ブテン、フッ素樹脂で形成しておくことが好ましい。
ベンゾシクロブテン、フッ素樹脂で形成しておくと下部
電極層５と上部電極層７との電気的絶縁を確実に確保す
ることができるとともにポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低くいため薄
膜容量素子２の静電容量に殆ど影響を与えず、薄膜容量
素子２の静電容量値を所定の正確な値となすことができ
る。従って、前記絶縁体９はポリイミドやベンゾシクロ
ブテン、フッ素樹脂で形成しておくことが好ましい。
【００３５】また前記ポリイミドやベンゾシクロブテ
ン、フッ素樹脂等からなる絶縁体９はその幅が１０００
オングストローム未満となると下部電極層５と上部電極
層７との電気的絶縁性が不充分なものとなり、また２０
０００オングストロームを超えると誘電体層６の下面に
絶縁体９を配するための空隙を形成するのが困難となる
ことから前記絶縁体９はその幅を１０００オングストロ
ーム乃至２００００オングストロームの範囲としておく
ことが好ましい。
ン、フッ素樹脂等からなる絶縁体９はその幅が１０００
オングストローム未満となると下部電極層５と上部電極
層７との電気的絶縁性が不充分なものとなり、また２０
０００オングストロームを超えると誘電体層６の下面に
絶縁体９を配するための空隙を形成するのが困難となる
ことから前記絶縁体９はその幅を１０００オングストロ
ーム乃至２００００オングストロームの範囲としておく
ことが好ましい。
【００３６】そして最後に、前記誘電体層６の上面から
該誘電体層６及び絶縁体９の側面を介し絶縁基板１上面
にかけて上部電極層７を被着させ、上部電極層７と前述
の下部電極層５との間に誘電体層６を位置させることに
よって所定の静電容量値を有する薄膜容量素子３ａ、３
ｂが絶縁基板１上の所定位置に被着形成されることとな
る。
該誘電体層６及び絶縁体９の側面を介し絶縁基板１上面
にかけて上部電極層７を被着させ、上部電極層７と前述
の下部電極層５との間に誘電体層６を位置させることに
よって所定の静電容量値を有する薄膜容量素子３ａ、３
ｂが絶縁基板１上の所定位置に被着形成されることとな
る。
【００３７】前記上部電極層７としては、例えば、チタ
ン層と金層、ニクロム層と金層等の金属材料を２層に積
層したもので形成され、従来周知のスパッタリング法や
蒸着法等の薄膜形成技術及びフォトリソグラフィー技術
を採用することによって誘電体層６の上面から該誘電体
層６及び絶縁体９の側面を介し絶縁基板１上面にかけて
被着される。
ン層と金層、ニクロム層と金層等の金属材料を２層に積
層したもので形成され、従来周知のスパッタリング法や
蒸着法等の薄膜形成技術及びフォトリソグラフィー技術
を採用することによって誘電体層６の上面から該誘電体
層６及び絶縁体９の側面を介し絶縁基板１上面にかけて
被着される。
【００３８】なお、前記上部電極層７は、例えば、チタ
ン層と金層の２層で形成する場合、チタン層は上部電極
層７を誘電体層６等に強固に被着させる作用をなし、そ
の厚みが２５０オングストローム未満であると上部電極
層７を誘電体層６等に強固に接着させることが困難とな
り、また１００００オングストロームを超えると誘電体
層６及び絶縁体９上にチタン層を被着させる際、チタン
層の内部に大きな応力が発生内在し、該内在応力によっ
て薄膜容量素子３ａ、３ｂの絶縁性、耐電圧特性が劣化
する傾向にある。従って、前記上部電極層７のチタン層
はその厚みを２５０オングストローム乃至１００００オ
ングストロームの範囲としておくことが好ましい。
ン層と金層の２層で形成する場合、チタン層は上部電極
層７を誘電体層６等に強固に被着させる作用をなし、そ
の厚みが２５０オングストローム未満であると上部電極
層７を誘電体層６等に強固に接着させることが困難とな
り、また１００００オングストロームを超えると誘電体
層６及び絶縁体９上にチタン層を被着させる際、チタン
層の内部に大きな応力が発生内在し、該内在応力によっ
て薄膜容量素子３ａ、３ｂの絶縁性、耐電圧特性が劣化
する傾向にある。従って、前記上部電極層７のチタン層
はその厚みを２５０オングストローム乃至１００００オ
ングストロームの範囲としておくことが好ましい。
【００３９】また前記上部電極層７の金層は、上部電極
層７の主導体層として作用し、その厚みが０．３μｍ未
満であると上部電極層７と薄膜回路配線２とをボンディ
ングワイヤ８を介して接続する際、上部電極層７とボン
ディングワイヤ８との電気的接続の信頼性が低くなる傾
向にあり、また５μｍを超えると金層を形成する際に内
部に大きな応力が発生内在し、該内在応力によって薄膜
容量素子３ａ、３ｂの絶縁特性、耐電圧特性が劣化する
傾向にある。従って、前記上部電極層７の金層はその厚
みを０．３μｍ乃至５μｍの範囲としておくことが好ま
しい。
層７の主導体層として作用し、その厚みが０．３μｍ未
満であると上部電極層７と薄膜回路配線２とをボンディ
ングワイヤ８を介して接続する際、上部電極層７とボン
ディングワイヤ８との電気的接続の信頼性が低くなる傾
向にあり、また５μｍを超えると金層を形成する際に内
部に大きな応力が発生内在し、該内在応力によって薄膜
容量素子３ａ、３ｂの絶縁特性、耐電圧特性が劣化する
傾向にある。従って、前記上部電極層７の金層はその厚
みを０．３μｍ乃至５μｍの範囲としておくことが好ま
しい。
【００４０】前記薄膜容量素子３ａ、３ｂはそれを構成
する下部電極層５、誘電体層６及び上部電極層７のいず
れもが薄膜形成技術により形成されていることから全体
の形状が小さく、小型、軽量化が急激に進む携帯電話等
の通信機器に搭載が可能となる。
する下部電極層５、誘電体層６及び上部電極層７のいず
れもが薄膜形成技術により形成されていることから全体
の形状が小さく、小型、軽量化が急激に進む携帯電話等
の通信機器に搭載が可能となる。
【００４１】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板１上に設けた薄膜回路配線２に半導体
素子４やその他の抵抗器等の電子部品を搭載接続すると
ともに薄膜容量素子３ａ、３ｂの下部電極層５及び上部
電極層７を所定の薄膜回路配線２や半導体素子４の電極
に、直接、或いはボンディングワイヤ８を介して接続す
れば、携帯電話や衛星通信等の通信機器に実装される電
気回路基板となる。
よれば、絶縁基板１上に設けた薄膜回路配線２に半導体
素子４やその他の抵抗器等の電子部品を搭載接続すると
ともに薄膜容量素子３ａ、３ｂの下部電極層５及び上部
電極層７を所定の薄膜回路配線２や半導体素子４の電極
に、直接、或いはボンディングワイヤ８を介して接続す
れば、携帯電話や衛星通信等の通信機器に実装される電
気回路基板となる。
【００４２】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では絶縁
基板１の上面に２つの薄膜容量素子３ａ、３ｂを形成し
たが、これを３個以上設けてもよく、また各薄膜容量素
子３ａ、３ｂの下部電極層５、誘電体層６及び上部電極
層７を他の材料で形成してもよく、更に各薄膜容量素子
３ａ、３ｂの下部電極層５を薄膜回路配線２と同じ材料
で形成してもよい。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では絶縁
基板１の上面に２つの薄膜容量素子３ａ、３ｂを形成し
たが、これを３個以上設けてもよく、また各薄膜容量素
子３ａ、３ｂの下部電極層５、誘電体層６及び上部電極
層７を他の材料で形成してもよく、更に各薄膜容量素子
３ａ、３ｂの下部電極層５を薄膜回路配線２と同じ材料
で形成してもよい。
【００４３】
【発明の効果】本発明の容量素子付き回路基板によれ
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
【００４４】また本発明の容量素子付き回路基板によれ
ば、下部電極層と該下部電極層の側面に配されたポリイ
ミドやベンゾシクロブテン、フッ素樹脂等から成る絶縁
体の上面に誘電体層を形成するとともに誘電体層の上面
から該誘電体層及び絶縁体の側面を介し絶縁基板上面に
かけて上部電極層を形成したことから、上部電極層と下
部電極層とはその間に配されている絶縁体によって絶縁
性が確実に確保されて両電極層に短絡が発生することは
なく、その結果、薄膜容量素子に容量素子としての所定
の機能を発揮させることが可能となる。
ば、下部電極層と該下部電極層の側面に配されたポリイ
ミドやベンゾシクロブテン、フッ素樹脂等から成る絶縁
体の上面に誘電体層を形成するとともに誘電体層の上面
から該誘電体層及び絶縁体の側面を介し絶縁基板上面に
かけて上部電極層を形成したことから、上部電極層と下
部電極層とはその間に配されている絶縁体によって絶縁
性が確実に確保されて両電極層に短絡が発生することは
なく、その結果、薄膜容量素子に容量素子としての所定
の機能を発揮させることが可能となる。
【００４５】更に本発明の容量素子付き回路基板によれ
ば、前記絶縁体をポリイミド、ベンゾシクロブテン、フ
ッ素樹脂で形成すると該ポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低く薄膜容量
素子の静電容量に殆ど影響を与えないことから、薄膜容
量素子の静電容量値を所定の正確な値となすことができ
る。
ば、前記絶縁体をポリイミド、ベンゾシクロブテン、フ
ッ素樹脂で形成すると該ポリイミド、ベンゾシクロブテ
ン、フッ素樹脂は比誘電率が３．５以下と低く薄膜容量
素子の静電容量に殆ど影響を与えないことから、薄膜容
量素子の静電容量値を所定の正確な値となすことができ
る。
【図１】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
す断面図である。
【図２】図１に示す薄膜回路配線を説明するための拡大
断面図である。
断面図である。
【図３】図１に示す薄膜容量素子を説明するための拡大
断面図である。
断面図である。
１・・・・・・絶縁基板 ２・・・・・・薄膜回路配線 ２ａ・・・・・接着層 ２ｂ・・・・・バリア層 ２ｃ・・・・・主導体層 ３ａ、３ｂ・・薄膜容量素子 ５・・・・・・下部電極層 ６・・・・・・誘電体層 ７・・・・・・上部電極層 ９・・・・・・絶縁体
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA07 AA09 AA11 BB01 BB03 BB32 BB36 BB38 CC02 CC03 CC06 DD04 DD06 DD41 DD48 GG06 5E082 AB03 BB10 BC36 BC39 EE05 EE23 EE37 EE41 FG03 FG22 FG42 KK01 PP09 5E338 AA01 AA18 BB63 BB75 CC01 CD02 EE11 EE27
Claims (3)
- 【請求項１】絶縁基板上に薄膜回路配線と薄膜容量素子
とを形成してなる容量素子付き回路基板であって、前記
薄膜容量素子は、一側面側に前記薄膜回路配線が接続さ
れ、他側面側に絶縁体が配されている下部電極層と、前
記下部電極層及び絶縁体上に形成されている誘電体層
と、前記誘電体層の上面から該誘電体層及び絶縁体の側
面を介し絶縁基板上面にかけて形成されている上部電極
層とから成ることを特徴とする容量素子付き回路基板。 - 【請求項２】前記絶縁体がポリイミド、ベンゾシクロブ
テン、フッ素樹脂から成ることを特徴とする請求項１に
記載の容量素子付き回路基板。 - 【請求項３】前記絶縁体の幅が１０００オングストロー
ム乃至２００００オングストロームであることを特徴と
する請求項１に記載の容量素子付き回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10307455A JP2000133907A (ja) | 1998-10-28 | 1998-10-28 | 容量素子付き回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10307455A JP2000133907A (ja) | 1998-10-28 | 1998-10-28 | 容量素子付き回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133907A true JP2000133907A (ja) | 2000-05-12 |
Family
ID=17969279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10307455A Pending JP2000133907A (ja) | 1998-10-28 | 1998-10-28 | 容量素子付き回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133907A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103617A (ja) * | 2002-07-18 | 2004-04-02 | Hitachi Chem Co Ltd | 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置 |
| US7239013B2 (en) | 2002-07-18 | 2007-07-03 | Hitachi Chemical Co., Ltd. | Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device |
| JP2009016589A (ja) * | 2007-07-05 | 2009-01-22 | Seiko Epson Corp | 圧電素子及びその製造方法、アクチュエータ装置、液体噴射ヘッド並びに液体噴射装置 |
| JP2009049369A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型の印刷回路基板及びその製造方法 |
-
1998
- 1998-10-28 JP JP10307455A patent/JP2000133907A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103617A (ja) * | 2002-07-18 | 2004-04-02 | Hitachi Chem Co Ltd | 多層配線板、およびその製造方法、ならびに半導体装置および無線電子装置 |
| US7239013B2 (en) | 2002-07-18 | 2007-07-03 | Hitachi Chemical Co., Ltd. | Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device |
| CN100413383C (zh) * | 2002-07-18 | 2008-08-20 | 日立化成工业株式会社 | 多层配线板及其制造方法、以及半导体装置及无线电子装置 |
| US7592250B2 (en) | 2002-07-18 | 2009-09-22 | Hitachi Chemical Company, Ltd. | Multilayer wiring board, manufacturing method thereof, semiconductor device, and wireless electronic device |
| JP2009016589A (ja) * | 2007-07-05 | 2009-01-22 | Seiko Epson Corp | 圧電素子及びその製造方法、アクチュエータ装置、液体噴射ヘッド並びに液体噴射装置 |
| JP2009049369A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型の印刷回路基板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5550280B2 (ja) | 多層配線基板 | |
| US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| US10424440B2 (en) | Capacitor having an auxiliary electrode | |
| WO2004089049A1 (ja) | 多層基板およびその製造方法 | |
| JP2000133907A (ja) | 容量素子付き回路基板 | |
| JP3559468B2 (ja) | 薄膜配線基板の製造方法 | |
| JP2000133906A (ja) | 容量素子付き回路基板 | |
| JP3709117B2 (ja) | 薄膜電子部品および基板 | |
| JP2000133905A (ja) | 容量素子付き回路基板 | |
| JPH09312457A (ja) | 容量素子付き回路基板 | |
| JP3492853B2 (ja) | 容量素子付き回路基板 | |
| JP4741624B2 (ja) | 配線基板 | |
| JPH114058A (ja) | 容量素子付き回路基板 | |
| JPH09283884A (ja) | 容量素子付き回路基板 | |
| JPH08148374A (ja) | コンデンサ | |
| JPH1131869A (ja) | 容量素子付き回路基板 | |
| JPH11150349A (ja) | 容量素子付き回路基板 | |
| JP2001345234A (ja) | 薄膜電子部品および積層薄膜電子部品並びに基板 | |
| JPH11195554A (ja) | 積層型セラミック電子デバイス及びその製造方法 | |
| JPH11150348A (ja) | 容量素子付き回路基板 | |
| JP3940582B2 (ja) | 容量素子内蔵配線基板 | |
| JP2746798B2 (ja) | 配線基板 | |
| JPH08148380A (ja) | Ｃｒ複合部品 | |
| JP2014239112A (ja) | 容量基板および電子装置 | |
| JP3615576B2 (ja) | 薄膜配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050714 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050809 |