JPH09283884A - 容量素子付き回路基板 - Google Patents

容量素子付き回路基板

Info

Publication number
JPH09283884A
JPH09283884A JP9509896A JP9509896A JPH09283884A JP H09283884 A JPH09283884 A JP H09283884A JP 9509896 A JP9509896 A JP 9509896A JP 9509896 A JP9509896 A JP 9509896A JP H09283884 A JPH09283884 A JP H09283884A
Authority
JP
Japan
Prior art keywords
thin film
electrode layer
layer
tantalum
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9509896A
Other languages
English (en)
Inventor
Osamu Akashi
理 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9509896A priority Critical patent/JPH09283884A/ja
Publication of JPH09283884A publication Critical patent/JPH09283884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】絶縁基板上に異なる静電容量値の容量素子を形
成することができない。 【解決手段】絶縁基板1上に薄膜回路配線2と複数個の
薄膜容量素子3a、3bを形成して成る容量素子付き回
路基板であって、前記各薄膜容量素子3a、3bはαー
タンタルから成る下部電極層5と、該下部電極層5の一
部を陽極酸化することによって形成される酸窒化タンタ
ル層6と、該酸窒化タンタル層6上に被着される上部電
極層7とから成り、少なくとも2つの薄膜容量素子3
a、3bの酸窒化タンタル層6の厚みが異なる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は携帯電話や衛星通信
等の通信機器に搭載される容量素子付き回路基板に関す
るものである。
【0002】
【従来の技術】従来、携帯電話や衛星通信等の通信機器
には電気信号の送受信回路を構成する部品の一部に容量
素子付き回路基板が使用されている。
【0003】かかる容量素子付き回路基板は一般に上面
に所定パターンの回路配線を有する絶縁基板を準備し、
該絶縁基板上にチップ容量素子を載置するとともにその
端子を回路配線に半田等を介し電気的に接続させること
によって形成されている。
【0004】しかしながら、近時、携帯電話や衛星通信
等の通信機器は小型、軽量化が急激に進み、従来の容量
素子付き回路基板では回路配線がMoーMn法等の厚膜
形成技術により形成されており、各回路配線の幅及び隣
接する回路配線間の間隙が広いこと、チップ容量素子の
形状が大きく全体が大型となっていること等から使用す
ることができず、小型で軽量な新規の容量素子付き回路
基板が要求されるようになってきた。
【0005】そこで新たに絶縁基板上に薄膜形成技術に
より回路配線と容量素子を被着し、該容量素子を回路配
線に電気的に接続することによって容量素子付き回路基
板を形成することが提案されている。
【0006】かかる容量素子付き回路基板は回路配線及
び容量素子を薄膜形成技術により形成することから回路
配線の線幅及び隣接間隔を狭くし、かつ容量素子の形状
を小さく、全体を小型として小型、軽量化が急激に進む
携帯電話や衛星通信等の通信機器に使用が可能となる。
【0007】尚、前記容量素子付き回路基板は、その回
路配線が酸化アルミニウム質焼結体等の電気絶縁材料か
ら成る基板上にスパッタリング法や蒸着法等の薄膜形成
技術を採用することによってアルミニウム、タンタル、
タングステン、チタン、クロム等の金属材料を所定厚み
に被着し、次にこれをフォトリソグラフィー技術により
所定パターンに加工することによって形成され、また薄
膜容量素子はまず電気絶縁材料から成る基板上にスパッ
タリング法等の薄膜形成技術によりαータンタル(窒化
タンタル)を所定厚みに被着させて下部電極層を形成
し、次に前記下部電極層の表面の一部を陽極酸化処理
し、酸化タンタルに変換させることによって誘電体層と
なし、最後に前記誘電体層の上部に蒸着法やスパッタリ
ング法等の薄膜形成技術によりチタンー金やニクロムー
金等の金属材料を所定厚みに被着させるとともにこれを
エッチング法により所定パターンに加工することによっ
て形成されている。
【0008】
【発明が解決しようとする課題】しかしながら、携帯電
話や衛星通信等の通信機器には、例えば整合回路用とし
て数PF、バイパス用として数十PF、デカップリング
用として数百PFという静電容量値の異なる容量素子が
多数使用されており、それらを上述した構造の薄膜容量
素子で作る場合には下部電極層、誘電体層及び上部電極
層の面積を変更することによって静電容量値を所定の値
としなければならず、大きな静電容量値を得るために下
部電極層や上部電極層等の面積を広くすると容量素子付
き回路基板が大型となって、小型化、軽量化が進む携帯
電話や衛星通信等の通信機器に使用することができなく
なり、また小さな静電容量値を得るために下部電極層や
上部電極層等の面積を狭くすると薄膜容量素子を他に実
装される半導体素子や薄膜回路配線にボンディングワイ
ヤを介して電気的に接続する際、ボンディングワイヤを
薄膜容量素子の電極に強固に電気的接続させることがで
きないという欠点を誘発した。
【0009】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的は異なる静電容量値の容量
素子が多数形成されて成る小型、軽量化が進む携帯電話
や衛星通信等の通信機器に搭載可能な小型、軽量の容量
素子付き回路基板を提供することにある。
【0010】本発明は、絶縁基板上に薄膜回路配線と複
数個の薄膜容量素子を形成して成る容量素子付き回路基
板であって、前記各薄膜容量素子はαータンタルから成
る下部電極層と、該下部電極層の一部を陽極酸化するこ
とによって形成される酸窒化タンタル層と、該酸窒化タ
ンタル層上に被着される上部電極層とから成り、少なく
とも2つの薄膜容量素子の酸窒化タンタル層の厚みが異
なることを特徴とするものである。
【0011】本発明の容量素子付き回路基板によれば、
絶縁基板上に薄膜形成技術を採用することによって回路
配線及び容量素子を形成したことから回路配線の線幅及
び隣接間隔を狭くし、かつ容量素子の形状を小さく、全
体を小型として小型、軽量化が急激に進む携帯電話等の
通信機器に搭載が可能となる。
【0012】また本発明の容量素子付き回路基板によれ
ば、絶縁基板上に形成される下部電極層と酸窒化タンタ
ル層と上部電極層とから成る薄膜容量素子の酸窒化タン
タル層の厚みを変えることによって薄膜容量素子の静電
容量値を異なる任意の値となすことから薄膜容量素子の
面積が極端に大きくなったり、小さくなったりすること
はなく、その結果、小型の絶縁基板上に異なる静電容量
値の薄膜容量素子を複数個、高密度に形成することが可
能となるとともボンディングワイヤを介しての回路配線
や半導体素子等との電気的接続も強固となすことができ
る。
【0013】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1は本発明の容量素子付き回路基板
の一実施例を示し、1は絶縁基板、2は薄膜回路配線、
3a、3bは薄膜容量素子である。
【0014】前記絶縁基板1は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば、酸化アルミニウム質焼結体か
ら成る場合には、酸化アルミニウム、酸化珪素、酸化マ
グネシウム、酸化カルシウム等の原料粉末に適当な有機
溶剤、溶媒を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法やカレンダーロール法等
によりシート状に成形してセラミックグリーンシート
(セラミック生シート)を得、しかる後、前記セラミッ
クグリーンシートに適当な打ち抜き加工を施し所定形状
となすとともに約1600℃の温度で焼成することによ
って製作される。
【0015】前記絶縁基板1は薄膜回路配線2及び薄膜
容量素子3a、3b等を支持する支持部材として作用
し、その上面に所定パターンの薄膜回路配線2と所定静
電容量値の2つの薄膜容量素子3a、3bが被着形成さ
れている。
【0016】前記絶縁基板1の上面に被着形成されてい
る薄膜回路配線2は薄膜容量素子3a、3bを絶縁基板
1の上面に実装されている他の電子部品、例えば、半導
体素子4等に接続する、或いは薄膜容量素子3a、3b
や半導体素子4を外部の電気回路に電気的に接続する作
用を為す。
【0017】尚、前記薄膜回路配線2は、例えばチタ
ン、クロム、ニッケル・クロム合金等から成る密着層
と、ニッケル、パラジウム、白金等から成るバリア層
と、金、銅等から成る主導体層の3層構造を有してお
り、絶縁基体1の上面に上記各金属を順次、イオンプレ
ーティング法やスパッタリング法、メッキ法、蒸着法等
の薄膜形成技術により層着し、しかる後、これら層着し
た各層をフォトリソグラフィ技術により所定パターンに
加工することによって絶縁基板1上に所定パターンに被
着形成される。
【0018】また前記薄膜回路配線2は絶縁基板1上に
薄膜形成技術を採用することによって形成されることか
ら薄膜回路配線2の線幅及び隣接間隔を極めて狭いもの
として絶縁基板1に高密度に被着形成することが可能と
なり、その結果、薄膜回路配線2が被着形成される絶縁
基板1を小型化させることができる。
【0019】更に前記絶縁基板1の上面には2つの薄膜
容量素子3a、3bが被着形成されており、該2つの薄
膜容量素子3a、3bはαータンタル(窒化タンタル)
から成る下部電極層5と、該下部電極層5の一部を陽極
酸化することによって形成される酸窒化タンタル層6
と、該酸窒化タンタル層6上に被着される上部電極層7
とから成り、下部電極層5と上部電極層7との間に酸窒
化タンタル層6の比誘電率によって決定される一定の静
電容量が形成されるようになっている。
【0020】前記2つの薄膜容量素子3a、3bはその
下部電極層5が例えば、薄膜回路配線2に接続され、上
部電極層7が半導体素子4の電極や他の薄膜回路配線2
にボンディングワイヤ8を介して接続され、これによっ
て所定の電気回路に接続されるようになっている。
【0021】前記2つの薄膜容量素子3a、3bの絶縁
基板1上面への被着形成は、まず絶縁基板1上に下部電
極層5を被着形成する。この下部電極層5はαータンタ
ル(窒化タンタル)から成り、該αータンタルを絶縁基
板1上にスパッタリング法やイオンプレーティング法等
の薄膜形成技術を採用することによって所定厚み(20
00オングストローム〜10000オングストロームに
被着させ、しかる後、これをフォトリソグラフィ技術に
より所定パターンに加工することによって絶縁基板1上
に形成される。
【0022】尚、前記αータンタルから成る下部電極層
5はその厚みが2000オングストローム未満であると
薄膜容量素子3a、3bの静電容量値を自由に任意値に
なすことが困難となり、また10000オングストロー
ムを越えると下部電極層5を絶縁基板1上に被着させる
際に下部電極層5内部に大きな応力が内在し、該内在応
力によって下部電極層5が絶縁基板1より剥離し易くな
る傾向にある。従って、前記αータンタルから成る下部
電極層5はその厚みを2000オングストローム〜10
000オングストロームの範囲としておくことが好まし
い。
【0023】次に、前記下部電極層5の表面の一部を陽
極酸化処理し、一部を酸化タンタルに変換させることに
よって誘電体層として作用する酸窒化タンタル層6を形
成する。この酸窒化タンタル層6は下部電極層5と上部
電極層7との間に所定の静電容量を形成する作用を為
し、αータンタル(窒化タンタル)から成る下部電極層
5をクエン酸等の電解液中にプラチナ板とともに浸漬さ
せ、次に前記下部電極層5を陽極に、プラチナ板を陰極
に接続するとともに両者間に290V〜500Vの電圧
を印加することによって下部電極層5の表面に形成され
る。
【0024】そして最後に、前記酸窒化タンタル層6の
上面に上部電極層7を被着し、上部電極層7と前述の下
部電極層5との間に酸窒化タンタル層6を位置させるこ
とによって所定の静電容量値を有する薄膜容量素子3
a、3bが絶縁基板1上の所定位置に被着形成されるこ
ととなる。
【0025】前記上部電極層7は例えば、チタン層と金
層、ニクロム層と金層等の金属材料を2層に積層したも
ので形成され、従来周知の蒸着法やスパッタリング法等
の薄膜形成技術及びフォトリソグラフィー技術を採用す
ることによって酸窒化タンタル層6の上面に被着され
る。
【0026】尚、前記上部電極層7は例えば、チタン層
と金層の2層で形成する場合、チタン層は上部電極層7
を酸窒化タンタル層6上に強固に被着させる作用を為
し、その厚みが250オングストローム未満であると上
部電極層7を酸窒化タンタル層6上に強固に被着させる
のが困難となり、また10000オングストロームを越
えると酸窒化タンタル層6上に上部電極層7を被着させ
る際、上部電極層7の内部に大きな応力が内在し、該内
在応力によって薄膜容量素子3a、3bの絶縁特性、耐
電圧特性が劣化する傾向にある。従って、前記上部電極
層7はその厚みを250オングストローム乃至1000
0オングストロームの範囲としておくことが好ましい。
【0027】また前記上部電極層7の金層は、上部電極
層7の主導体層として作用し、その厚みが0.3μm未
満であると後述する上部電極層7と回路配線2とをボン
ディングワイヤ8を介して接続する際、上部電極層7と
ボンディングワイヤ8との電気的接続の信頼正が低くな
る傾向にあり、また5μmを越えると金層を形成する際
に内部に大きな応力が内在し、該内在応力によって薄膜
容量素子3a、3bの絶縁特性、耐電圧特性が劣化する
傾向にある。従って、前記金層はその厚みを0.3μm
乃至5μmの範囲としておくことが好ましい。
【0028】更に前記薄膜容量素子3a、3bはそれを
構成する下部電極層5、酸窒化タンタル層6及び上部電
極層7のいずれもが薄膜形成技術より形成されているこ
とから全体の形状が小さく、小型、軽量化が急激に進む
携帯電話等の通信機器に搭載が可能となる。
【0029】また更に上述した薄膜容量素子3a、3b
はその各々の酸窒化タンタル層6の厚みが異なってお
り、該酸窒化タンタル層6の厚みを異とすることによっ
て各薄膜容量素子3a、3bはその各々の静電容量値が
整合回路用、バイパス用、或いはデカップリング用とし
て使用に供することができる0.5PF〜1000PF
の範囲の異なる任意値となすことができる。
【0030】前記薄膜容量素子3a、3bはその各々の
静電容量値が酸窒化タンタル層6の厚みを変えることに
よって所定の値に成されることから薄膜容量素子3a、
3bの面積が極端に大きくなったり、小さくなったりす
ることはなく、その結果、小型の絶縁基板1上に異なる
静電容量値の複数個の薄膜容量素子3a、3bを高密度
に形成することが可能となる。また同時に薄膜容量素子
3a、3bの上部電極層7をボンディングワイヤ8を介
して回路配線2や半導体素子4等に強固に接続すること
ができ、薄膜容量素子3a、3bの電気回路への電気的
接続の信頼性も極めて高いものとなる。
【0031】尚、薄膜容量素子3a、3bの静電容量値
は、例えば、下部電極層5と上部電極層7の対向面積を
1mm2 とした場合、酸窒化タンタル膜6の厚みを40
00オングストロームにすると430PFとなり、また
8000オングストロームにすると210PFとなる。
【0032】また前記薄膜容量素子3a、3bの酸窒化
タンタル層6の厚みを異とし、異なる任意の静電容量値
とするには前述した下部電極層5の表面一部を陽極酸化
処理する際、陽極酸化処理のための電圧を個々に変えて
おけばよい。
【0033】かくして本発明の容量素子付き回路基板に
よれば、絶縁基板1上に設けた回路配線2に半導体素子
4やその他の抵抗器を搭載接続するとともに薄膜容量素
子3a、3bの下部電極層5及び上部電極層7を所定の
回路配線2や半導体素子5の電極に、直接、或いはボン
ディングワイヤ8を介して接続すれば、携帯電話や衛星
通信等の通信機器に実装される電気回路基板となる。
【0034】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では絶縁基
板1の上面に2つの薄膜容量素子3a、3bを形成した
がこれを3個以上設けてもよく、また各薄膜容量素子3
a、3bの上部電極層7を他の材料で形成してもよい。
【0035】
【発明の効果】本発明の容量素子付き回路基板によれ
ば、絶縁基板上に薄膜形成技術を採用することによって
回路配線及び容量素子を形成したことから回路配線の線
幅及び隣接間隔を狭くし、かつ容量素子の形状を小さ
く、全体を小型として小型、軽量化が急激に進む携帯電
話等の通信機器に搭載が可能となる。
【0036】また本発明の容量素子付き回路基板によれ
ば、絶縁基板上に形成される下部電極層と酸窒化タンタ
ル層と上部電極層とから成る薄膜容量素子の酸窒化タン
タル層の厚みを変えることによって薄膜容量素子の静電
容量値を異なる任意の値となすことから薄膜容量素子の
面積が極端に大きくなったり、小さくなったりすること
はなく、その結果、小型の絶縁基板上に異なる静電容量
値の薄膜容量素子を複数個、高密度に形成することが可
能となるとともボンディングワイヤを介しての回路配線
や半導体素子等との電気的接続も強固となすことができ
る。
【図面の簡単な説明】
【図1】本発明の容量素子付き回路基板の一実施例を示
す断面図である。
【符号の説明】
1・・・・・・絶縁基板 2・・・・・・薄膜回路配線 3a、3b・・薄膜容量素子 5・・・・・・下部電極層 6・・・・・・酸窒化タンタル層 7・・・・・・上部電極層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に薄膜回路配線と複数個の薄膜
    容量素子を形成して成る容量素子付き回路基板であっ
    て、前記各薄膜容量素子はαータンタルから成る下部電
    極層と、該下部電極層の一部を陽極酸化することによっ
    て形成される酸窒化タンタル層と、該酸窒化タンタル層
    上に被着される上部電極層とから成り、少なくとも2つ
    の薄膜容量素子の酸窒化タンタル層の厚みが異なること
    を特徴とする容量素子付き回路基板。
JP9509896A 1996-04-17 1996-04-17 容量素子付き回路基板 Pending JPH09283884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9509896A JPH09283884A (ja) 1996-04-17 1996-04-17 容量素子付き回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9509896A JPH09283884A (ja) 1996-04-17 1996-04-17 容量素子付き回路基板

Publications (1)

Publication Number Publication Date
JPH09283884A true JPH09283884A (ja) 1997-10-31

Family

ID=14128416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9509896A Pending JPH09283884A (ja) 1996-04-17 1996-04-17 容量素子付き回路基板

Country Status (1)

Country Link
JP (1) JPH09283884A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434839B1 (ko) * 2000-05-30 2004-06-07 알프스 덴키 가부시키가이샤 전자회로유닛
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434839B1 (ko) * 2000-05-30 2004-06-07 알프스 덴키 가부시키가이샤 전자회로유닛
WO2004054340A1 (ja) * 2002-12-11 2004-06-24 Dai Nippon Printing Co., Ltd. 多層配線基板およびその製造方法
GB2401485A (en) * 2002-12-11 2004-11-10 Dainippon Printing Co Ltd Multilayer printed circuit board and method for manufacturing same
GB2401485B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US7091589B2 (en) 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US7690109B2 (en) 2002-12-11 2010-04-06 Dai Nippon Printing Co., Ltd. Method of manufacturing a multilayer wiring board
US8069560B2 (en) 2002-12-11 2011-12-06 Dai Nippon Printing Co., Ltd. Method of manufacturing multilayer wiring board

Similar Documents

Publication Publication Date Title
US6068782A (en) Individual embedded capacitors for laminated printed circuit boards
US20050175938A1 (en) Integrated thin film capacitor/inductor/interconnect system and method
US10813220B2 (en) Electronic component embedded substrate
JP2000323845A (ja) 電子回路実装用基板の製造方法
JPH09283884A (ja) 容量素子付き回路基板
JP3492853B2 (ja) 容量素子付き回路基板
JP2000133907A (ja) 容量素子付き回路基板
JPH114058A (ja) 容量素子付き回路基板
JPH09312457A (ja) 容量素子付き回路基板
JPH1131869A (ja) 容量素子付き回路基板
JP2000133906A (ja) 容量素子付き回路基板
JP4741624B2 (ja) 配線基板
JP2011155043A (ja) 配線基板
JP3246166B2 (ja) 薄膜コンデンサ
JP2000133905A (ja) 容量素子付き回路基板
JPH11150349A (ja) 容量素子付き回路基板
JP2000500293A (ja) プリント回路基板の表面に実装可能な電気素子及びこのような電気素子の製造方法
JPH08148374A (ja) コンデンサ
JPH11150348A (ja) 容量素子付き回路基板
RU2629714C2 (ru) Многослойная комбинированная плата гис и способ ее изготовления
JPH08273978A (ja) 薄膜コンデンサ
JPH11195554A (ja) 積層型セラミック電子デバイス及びその製造方法
JPH10135077A (ja) 薄膜キャパシタ
JPH08148380A (ja) Cr複合部品
JP4395227B2 (ja) 配線基板