RU2629714C2 - Многослойная комбинированная плата гис и способ ее изготовления - Google Patents
Многослойная комбинированная плата гис и способ ее изготовления Download PDFInfo
- Publication number
- RU2629714C2 RU2629714C2 RU2016106298A RU2016106298A RU2629714C2 RU 2629714 C2 RU2629714 C2 RU 2629714C2 RU 2016106298 A RU2016106298 A RU 2016106298A RU 2016106298 A RU2016106298 A RU 2016106298A RU 2629714 C2 RU2629714 C2 RU 2629714C2
- Authority
- RU
- Russia
- Prior art keywords
- film
- board
- multilayer
- layers
- thin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
Abstract
Изобретение относится к электронной технике, в частности к конструкции и технологии изготовления многослойной комбинированной платы ГИС. Многослойная комбинированная плата ГИС состоит из тонкопленочной платы на основе LTCC керамики, на которую нанесены тонкопленочные проводящие слои, на обеих внешних поверхностях тонкопленочных LTCC платы расположены толстопленочные проводящие слои, на поверхность которых нанесен слой и напылена многослойная тонкопленочная коммутация, на поверхность диэлектрического слоя напылена многослойная тонкопленочная коммутация и резистивные слои, многослойная тонкопленочная коммутация выполнена из последовательно напыленных слоев ванадий-медь-ванадий, резистивные слои выполнены из напыленных слоев тантала. Также предложен способ изготовления многослойной комбинированной платы ГИС, включающий изготовление многослойной толстопленочной LTCC платы с напыленным на обе внешние поверхности проводящим топологическим рисунком, полученным методом химического травления, на обе внешние поверхности многослойной толстопленочной LTCC платы со встроенными элементами методом центрифугирования наносят выравнивающие слои из органического диэлектрика, на которые последовательно наносят тонкопленочные проводящие, резистивные и изолирующие диэлектрические слои напылением в вакууме. Изобретение обеспечивает повышение степени интеграции, уменьшение конечной стоимости устройства и повышение технологичности изготовления многослойной комбинированной платы ГИС. 2 н. и 4 з.п. ф-лы, 1 ил.
Description
Изобретение относится к электронной технике, в частности к конструкции и технологии изготовления многослойной комбинированной платы ГИС на основе тонких и толстых пленок, и может найти применение на предприятиях радио- и электронной промышленности.
Платы ГИС широко применяются в изделиях РЭА, где необходимо обеспечить высокую надежность, минимальные массогабаритные характеристики и высокие электрические параметры при увеличении ее функциональных возможностей.
Многослойная толстопленочная LTCC плата в этом случае используется в качестве основания и позволяет интегрировать не только проводники, но и пассивные элементы (конденсаторы, катушки индуктивности, резисторы) непосредственно в объем платы. Трехмерная интеграция позволяет уменьшить площадь, занимаемую компонентами под поверхностный монтаж, увеличить надежность электрических соединений, избежать корпусирования и повысить технологичность изготовления изделия в целом. Благодаря тому что в многослойной толстопленочной LTCC плате можно сформировать полости для установки активных и пассивных дискретных компонентов, а также сформировать контактные площадки под поверхностный монтаж платы, появляется возможность избежать процесса корпусирования и обеспечить значительную экономию места в изделии, что имеет важное значение в изделиях навигации, локации и связи.
Многослойные толстопленочные LTCC платы обычно представляют собой конструкцию, состоящую из диэлектрических (до 40) и проводящих слоев. При изготовлении таких плат отдельные «сырые» листы низкотемпературной керамики, на которых предварительно сформированы металлизированные межслойные отверстия, элементы полостей и окон, методом трафаретной печати нанесенные проводящие и резистивные элементы собираются в пакет, после чего пакет подвергается опрессовке при определенных значениях давления и температуры. Проводящие пасты выбираются из предложенного производителем комплекта исходя из требований, предъявляемых к плате, и могут содержать серебро, золото или их смесь с палладием. Для нанесения паяемых контактных площадок и наружных экранов после обжига применяются послевжигаемые пасты на основе смесей серебра или золота с палладием.
К числу недостатков вышеописанных плат относятся:
- разрешающая способность проводник/зазор не менее 100 мкм;
- низкая точность печатных резисторов (около 30%);
- толщина диэлектрического слоя не менее 96 мкм.
Известно техническое решение, позволяющее устранить эти недостатки, которое представляет собой гибридную интегральную схему, состоящую из многослойной толстопленочной LTCC диэлектрической подложки с установленными в углубления тонкопленочными платами, расположенной на теплоотводящем металлическом основании и закрытой диэлектрической крышкой [1].
Недостатки аналога
Длительный технологический цикл изготовления устройства, включающей в себя установку тонкопленочной платы в углубления толстопленочного основания и закрепление диэлектрической крышки.
Одним из вариантов устранения вышеуказанных недостатков является использование в качестве подложки для тонкопленочных плат поверхности толстопленочного основания.
Наиболее близким к заявляемому изобретению прототипом является техническое решение [2].
Устройство представляет собой многослойную комбинированную плату ГИС, состоящую из многослойной толстопленочной платы из LTCC керамики с полированными внешними поверхностями. На полированные поверхности толстопленочной LTCC платы нанесены напылением пленок в вакууме тонкопленочные проводящие золотые слои по одному с каждой стороны.
Недостатки прототипа
Полирование поверхности многослойной толстопленочной LTCC платы исключает возможность формирования внешних толстопленочных проводящих слоев. Описанное устройство предполагает нанесение одного тонкопленочного проводящего слоя на поверхности многослойной толстопленочной LTCC платы.
Наиболее близким к заявляемому способу прототипом является техническое решение [2].
Способ (прототип) включает в себя изготовление многослойной толстопленочной LTCC платы с полированными внешними поверхностями и нанесение тонкопленочных проводящих золотых слоев напылением в вакууме и формирование проводящего рисунка методом химического травления или лазерной абляции.
Недостатки прототипа
Процесс полирования поверхности толстопленочных LTCC плат, особенно миниатюрных, достаточно трудоемкий, а также исключает возможность нанесения внешних толстопленочных проводящих и резистивных слоев. Описанный способ изготовления исключает возможность формирования многослойной тонкопленочной структуры на поверхности толстопленочной LTCC платы. Процесс формирования топологического рисунка на золотых тонких пленках (химическое травление, лазерная абляция) увеличивает время изготовления устройства.
Задача заявленного технического решения (устройства) - повышение степени интеграции и уменьшение конечной стоимости устройства.
Поставленная задача достигается тем, что в многослойной комбинированной плате ГИС, состоящей из толстопленочной платы на основе LTCC керамики и нанесенных на ее поверхность тонкопленочных проводящих слоев, согласно изобретению на обеих внешних поверхностях толстопленочной LTCC платы расположены толстопленочные проводящие или резистивные слои, на поверхность которых нанесен диэлектрический слой с напыленной многослойной тонкопленочной коммутацией или резистивными слоями. Проводящие тонкопленочные слои могут быть выполнены в виде трехслойной структуры, например ванадий-медь-ванадий, а резистивные - тантал или нитрид тантала.
Техническим результатом заявленного технического решения (способа) является увеличение степени интеграции, уменьшение трудоемкости и повышение технологичности изготовления многослойной комбинированной платы ГИС.
Технический результат достигается тем, что в способе изготовления многослойной комбинированной платы ГИС со встроенными элементами, включающем изготовление многослойной толстопленочной LTCC платы с напыленным проводящим топологическим рисунком, полученным методом селективного травления, на обе внешние поверхности многослойной толстопленочной LTCC платы методом центрифугирования нанесены выравнивающие слои из органического диэлектрика, на которые последовательно нанесены методом вакуумного испарения тонкопленочные проводящие, резистивные и изолирующие диэлектрические слои.
На Фиг. 1 изображена структура многослойной комбинированной платы ГИС.
Устройство и способ работают следующим образом.
Предлагается комбинированная толстопленочная LTCC плата 1, которая состоит из слоев низкотемпературной керамики с нанесенными методом трафаретной печати толстопленочными проводниками 2, столбиковыми выводами 3 и резистивными элементами 8, выполняющими соединение межу проводниками структуры (внутренних слоев между собой и внутренних со внешними). На поверхность обожженной толстопленочной LTCC платы 1 в несколько слоев (2-3 слоя) нанесен органический диэлектрик 4 (негативный фоторезист, полиимид и т.д.), на органический диэлектрик 4 нанесена пленочная структура ванадий-медь-ванадий 5 или резистивные слои тантала или нитрида тантала, представляющая собой конфигурацию проводников, резисторов и контактных площадок. На металлизацию 5 сверху нанесен следующий слой органического диэлектрика 4. Таким образом, тонкопленочная структура может содержать до 40 диэлектрических, резистивных и проводящих слоев. В органическом диэлектрике открыты отверстия 6 или контактные площадки 7 на толстопленочной LTCC плате 1, на которые напыляются проводящие структуры ванадий-медь-ванадий 5, резистивные слои тантала или нитрида тантала и изолирующие диэлектрические слои. Такая же тонкопленочная структура может быть сформирована с другой стороны толстопленочной LTCC платы. Таким образом, конструкция многослойной комбинированной платы ГИС может иметь до 40 слоев толстопленочной LTCC платы и по 5-10 слоев тонкопленочных структур с каждой стороны.
Способ осуществляется следующим образом.
Для изготовления многослойной комбинированной платы ГИС в качестве основания используют многослойную толстопленочную LTCC плату со встроенными элементами 1, на поверхность которой нанесены выравнивающие слои из органического диэлектрика 4 с последующим нанесением проводящих, резистивных и изолирующих диэлектрических слоев. Многослойная толстопленочная LTCC плата изготавливается из слоев низкотемпературной керамики с нанесенными методом трафаретной печати толстопленочными проводниками 2, столбиковыми выводами 3 и резистивными элементами 8, выполняющими соединение межу проводниками структуры (внутренних слоев между собой и внутренних со внешними), спрессованных в стек и обожженных в едином технологическом цикле. Далее на обе внешние поверхности толстопленочной LTCC платы методом центрифугирования наносят выравнивающие слои из органического диэлектрика (2-3 слоя), после чего последовательно осаждают методом вакуумного испарения тонкопленочные резистивные, проводящие и изолирующие диэлектрические слои. Таким образом, операция осаждения тонких пленок может повторяться до 10 раз с каждой стороны.
Изготовление изделия данным способом не требует трудоемких операций шлифовки, полировки и отмывки поверхностей многослойной толстопленочной LTCC платы, что существенно уменьшает трудоемкость и повышает технологичность изготовления изделия в целом.
Таким образом, предложенные изобретения позволяют изготовить многослойную комбинированную плату ГИС с меньшей трудоемкостью и стоимостью, обладающую высокой точностью разрешения проводящего рисунка (10-20 мкм), резисторами с малыми допусками (до 1%). Наличие тонкопленочных защитных слоев позволяет устранить окисление проводников и избежать процесса корпусирования, что в свою очередь снижает массогабаритные характеристики готового изделия.
Источники информации
1. Патент RU 2450388, опубл. 10.05.2012, H01L 25/16.
2. Патент US 8742262 В2, опубл. 03.06.2014 г., Н05К 1/09.
Claims (6)
1. Многослойная комбинированная плата ГИС, состоящая из толстопленочной платы на основе LTCC керамики, на которую нанесены тонкопленочные проводящие слои, отличающаяся тем, что на обеих внешних поверхностях толстопленочной LTCC платы расположены толстопленочные проводящие слои, на поверхность которых нанесен диэлектрический слой и напылена многослойная тонкопленочная коммутациия.
2. Многослойная комбинированная плата ГИС по п. 1, отличающаяся тем, что на поверхность диэлектрического слоя напылена многослойная тонкопленочная коммутация и резистивные слои.
3. Многослойная комбинированная плата ГИС по п. 1, отличающаяся тем, что многослойная тонкопленочная коммутация выполнена из последовательно напыленных слоев ванадий-медь-ванадий.
4. Многослойная комбинированная плата ГИС по п. 2, отличающаяся тем, что резистивные слои выполнены из напыленных слоев тантала.
5. Многослойная комбинированная плата ГИС по п. 2, отличающаяся тем, что резистивные слои выполнены из напыленных слоев нитрида тантала.
6. Способ изготовления многослойной комбинированной платы ГИС, включающий изготовление многослойной толстопленочной LTCC платы с напыленным на обе внешние поверхности проводящим топологическим рисунком, полученным методом химического травления, отличающийся тем, что на обе внешние поверхности многослойной толстопленочной LTCC платы со встроенными элементами методом центрифугирования наносят выравнивающие слои из органического диэлектрика, на которые последовательно наносят тонкопленочные проводящие, резистивные и изолирующие диэлектрические слои напылением в вакууме.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016106298A RU2629714C2 (ru) | 2016-02-24 | 2016-02-24 | Многослойная комбинированная плата гис и способ ее изготовления |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2016106298A RU2629714C2 (ru) | 2016-02-24 | 2016-02-24 | Многослойная комбинированная плата гис и способ ее изготовления |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2016106298A RU2016106298A (ru) | 2017-08-29 |
| RU2629714C2 true RU2629714C2 (ru) | 2017-08-31 |
Family
ID=59797814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2016106298A RU2629714C2 (ru) | 2016-02-24 | 2016-02-24 | Многослойная комбинированная плата гис и способ ее изготовления |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2629714C2 (ru) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100045332A (ko) * | 2008-10-23 | 2010-05-03 | 삼성전기주식회사 | 캐패시터 내장형 저온동시소성 세라믹 기판 및 그 제조 방법 |
| US7847197B2 (en) * | 2005-07-12 | 2010-12-07 | Murata Manufacturing Co., Ltd. | Multilayer circuit board and manufacturing method thereof |
| JP4766530B2 (ja) * | 2008-12-24 | 2011-09-07 | 日本輸送機株式会社 | 磁束角補正機能付きモータ制御装置 |
| RU2450388C1 (ru) * | 2010-12-20 | 2012-05-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Гибридная интегральная схема свч-диапазона |
| US8742262B2 (en) * | 2011-06-01 | 2014-06-03 | E I Du Pont De Nemours And Company | Low temperature co-fired ceramic structure for high frequency applications and process for making same |
-
2016
- 2016-02-24 RU RU2016106298A patent/RU2629714C2/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847197B2 (en) * | 2005-07-12 | 2010-12-07 | Murata Manufacturing Co., Ltd. | Multilayer circuit board and manufacturing method thereof |
| KR20100045332A (ko) * | 2008-10-23 | 2010-05-03 | 삼성전기주식회사 | 캐패시터 내장형 저온동시소성 세라믹 기판 및 그 제조 방법 |
| JP4766530B2 (ja) * | 2008-12-24 | 2011-09-07 | 日本輸送機株式会社 | 磁束角補正機能付きモータ制御装置 |
| RU2450388C1 (ru) * | 2010-12-20 | 2012-05-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Гибридная интегральная схема свч-диапазона |
| US8742262B2 (en) * | 2011-06-01 | 2014-06-03 | E I Du Pont De Nemours And Company | Low temperature co-fired ceramic structure for high frequency applications and process for making same |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2016106298A (ru) | 2017-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107689299B (zh) | 薄膜陶瓷电容器 | |
| US6068782A (en) | Individual embedded capacitors for laminated printed circuit boards | |
| US7176556B2 (en) | Semiconductor system-in-package | |
| CN107403693B (zh) | 薄膜电容器及其制造方法 | |
| KR100861618B1 (ko) | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 | |
| JP2011029522A (ja) | 多層配線基板 | |
| JPH07263619A (ja) | 半導体装置 | |
| CN108293304B (zh) | 电路基板以及制造电路基板的方法 | |
| US7608470B2 (en) | Interconnection device including one or more embedded vias and method of producing the same | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
| JP2001015654A (ja) | インターポーザ及びその製造方法とそれを用いた回路モジュール | |
| RU2629714C2 (ru) | Многослойная комбинированная плата гис и способ ее изготовления | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| US20060005384A1 (en) | Manufacturing method of a multi-layer circuit board with an embedded passive component | |
| KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
| US20240029960A1 (en) | Thin-film chip resistor-capacitor and method of fabricating the same | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2000133907A (ja) | 容量素子付き回路基板 | |
| US10720338B1 (en) | Low temperature cofired ceramic substrates and fabrication techniques for the same | |
| JP2000208940A (ja) | 多層配線板及びその製造方法 | |
| US20060024901A1 (en) | Method for fabricating a high-frequency and high-power semiconductor module | |
| JP2002222729A (ja) | 電子部品とその製造方法 | |
| JPH09312457A (ja) | 容量素子付き回路基板 | |
| RU2575641C2 (ru) | Способ изготовления радиоэлектронных узлов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210225 |