JP2703456B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2703456B2
JP2703456B2 JP4127035A JP12703592A JP2703456B2 JP 2703456 B2 JP2703456 B2 JP 2703456B2 JP 4127035 A JP4127035 A JP 4127035A JP 12703592 A JP12703592 A JP 12703592A JP 2703456 B2 JP2703456 B2 JP 2703456B2
Authority
JP
Japan
Prior art keywords
wiring conductor
particle size
wiring
semiconductor element
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4127035A
Other languages
English (en)
Other versions
JPH05327154A (ja
Inventor
俊一 藤井
智美 小長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4127035A priority Critical patent/JP2703456B2/ja
Publication of JPH05327154A publication Critical patent/JPH05327154A/ja
Application granted granted Critical
Publication of JP2703456B2 publication Critical patent/JP2703456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子収納用パッケ
ージや混成集積回路基板等に使用される配線基板の改良
に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に使用される配線基板は通常、電気絶
縁性で化学的に安定な酸化アルミニウム質焼結体から成
る絶縁基体に配線導体としてタングステンやモリブデ
ン、アルミニウム等の金属を厚膜形成技術、薄膜形成技
術により被着することによって形成されている。
【０００３】しかしながら、近時、半導体素子の大型
化、電気信号の高速化が急激に進み、該半導体素子を上
記半導体素子収納用パッケージや混成集積回路基板等に
収容、搭載した場合、以下に述べる欠点を有したものと
なる。
【０００４】即ち、 (1) 半導体素子を構成するシリコンの熱膨張係数と半導
体素子収納用パッケージや混成集積回路基板等の絶縁基
体に使用される酸化アルミニウム質焼結体の熱膨張係数
がそれぞれ3.0 〜3.5 ×10-6/ ℃、6.0 〜7.5 ×10-6/
℃であり、大きく相違することから両者に半導体素子を
作動させた際等に発生する熱が印加されると両者間に大
きな熱応力が発生し、該熱応力によって半導体素子が破
損したり、半導体素子が絶縁基体より剥離してしまう。
【０００５】(2) 半導体素子収納用パッケージや混成集
積回路基板等の絶縁基体に使用される酸化アルミニウム
質焼結体はその誘電率が9 〜10( 室温1MHz) と高いた
め、絶縁基体に設けた配線導体を伝わる電気信号の伝播
速度が遅く、そのため電気信号の高速伝播を要求する半
導体素子はその収容、搭載が不可となる。
【０００６】等の欠点を有していた。
【０００７】そこで上記欠点を解消するために半導体素
子収納用パッケージや混成集積回路基板等の絶縁基体を
酸化アルミニウム質焼結体に代えて半導体素子を構成す
るシリコンの熱膨張係数(3.0〜3.5 ×10-6/ ℃) と近似
した熱膨張係数4.0 〜4.5 ×10-6/ ℃を有し、且つ誘電
率が6.3 と低いムライト質焼結体を使用することが検討
されている。
【０００８】尚、前記ムライト質焼結体はムライトの含
有量が90.0容量％以下となると表面に多くのボイド
（穴）が形成され、表面に例えば、タングステンやモリ
ブデン等の金属粉末に適当な有機溶剤、溶媒を添加混合
して得た金属ペーストをスクリーン印刷法により所定パ
ターンに印刷塗布するとともにこれを高温で焼付けて配
線導体を被着形成する際、配線導体が前記ボイド（穴）
によって断線し、配線基板として機能しなくなるため絶
縁基体はそのムライトの含有量が90.0容量％以上とされ
ている。
【０００９】
【発明が解決しようとする課題】しかしながら、絶縁基
体を形成するムライト質焼結体のムライト含有量を９
０．０容量％以上とするとムライト質焼結体に含まれる
ガラス成分が少なくなり、表面にタングステン粉末等か
ら成る配線導体を被着させる際、タングステン粉末とガ
ラス成分の接合が不十分となって配線導体の絶縁基体へ
の被着強度が大幅に低下し、配線基板としての信頼性が
大きく劣化するという欠点を誘発した。
【００１０】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は絶縁基体に配線導体を強固に被着さ
せ、且つ配線導体に電気信号を高速伝播させることがで
きる配線基板を提供することにある。
【００１１】
【課題を解決するための手段】本発明は絶縁基体に配線
導体を被着して成る配線基板であって、前記絶縁基体を
ムライトの含有量が90.0容量％以上のムライト質焼結体
で形成し、且つ配線導体を下記粒径分布のタングステン
粉末で形成したことを特徴とするものである。
【００１２】 粒径が1.0 μm 未満のもの 10.0重量％以下、 粒径が1.0 乃至3.0 μm のもの 50.0乃至70.0重量％、 粒径が5.0 μm 以上のもの 5.0 重量％以下
【００１３】
【作用】本発明の配線基板によれば絶縁基体を、シリコ
ンの熱膨張係数と近似した熱膨張係数を有し、且つ誘電
率が6.3 と低いムライト質焼結体で形成したことから半
導体素子を強固に収容、搭載することができるとともに
電気信号を配線導体に高速で伝播させることが可能とな
る。
【００１４】また配線導体を所定の粒径分布をもつタン
グステン粉末で形成したことから配線導体を絶縁基体に
極めて強固に被着させることができ、その結果、配線基
板を高信頼性のものとなすことができる。
【００１５】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の配線基板を半導体素子を収容する半
導体素子収納用パッケージに適用した場合の断面図を示
し、1 は電気絶縁材料から成る絶縁基体、2 は同じく電
気絶縁材料から成る蓋体である。この絶縁基体１と蓋体
2 とで半導体素子4を収容するための容器3 が構成され
る。
【００１６】前記絶縁基体1 はその上面中央部に半導体
素子4 を収容するための凹部が設けてあり、該凹部底面
には半導体素子4 が接着剤を介し取着される。
【００１７】前記絶縁基体1 はムライトの含有量が90.0
容量％以上のムライト質焼結体から成り、該ムライト質
焼結体はその熱膨張係数が4.0 〜4.5 ×10-6/ ℃と半導
体素子4 を構成するシリコンの熱膨張係数(3.0〜3.5 ×
10-6/ ℃) に近似することから絶縁基体1 に半導体素子
4 を取着した後、両者に熱が印加されたとしても両者間
には熱膨張係数の相違に起因した熱応力が発生すること
は殆どなく、半導体素子4 を絶縁基体1 に極めて強固に
取着することができる。
【００１８】また前記絶縁基体1 はそれを構成するムラ
イト質焼結体のムライト含有量が90.0容量％以上である
ことからボイド( 穴) の形成が殆どなく、後述する配線
導体に断線等を発生することもない。
【００１９】尚、前記ムライト質焼結体から成る絶縁基
体1 は、例えば中心粒径1.5 〜2.0μm の均粒のムライ
ト原料粉末に焼結助剤としてのシリカ粉末、マグネシア
粉末、カルシア粉末等と適当な有機溶剤、溶媒とを添加
混合して泥漿状となすとともにこれを従来周知のドクタ
ーブレード法を採用することによってグリーンシート(
生シート) を形成し、しかる後、前記グリーンシートに
適当な打ち抜き加工を施すとともに高温( 約1600℃) で
焼成することによって製作される。
【００２０】また前記絶縁基体1 にはタングステンから
成る多数の配線導体5 が形成されており、該配線導体5
は内部に収容する半導体素子4 の各電極を外部電気回路
に電気的に接続する際の導電路として作用を為し、所定
の粒径分布を有するタングステン粉末に適当な有機溶
剤、溶媒を添加混合して金属ペーストを得るとともに該
金属ペーストを絶縁基体1 の所定位置に従来周知のスク
リーン印刷法を採用することによって所定パターンに印
刷塗布し、しかる後、これを高温で焼付けることによっ
て絶縁基体1 に被着される。
【００２１】前記絶縁基体1 に被着される配線導体5 は
絶縁基体1 がムライト質焼結体から成り、その誘電率が
6.3(室温1MHz) と低いことから、該配線導体5 を伝わる
電気信号の伝播速度を極めて速いものとなすことがで
き、その結果、半導体素子収納用パッケージ内に電気信
号の伝播速度が速い高速駆動の半導体素子4 を収容する
ことが可能となる。
【００２２】また前記配線導体5 となるタングステン粉
末はその粒径分布が、粒径1.0 μm未満のものが10.0重
量％以下、粒径1.0 乃至3.0 μm のものが50.0乃至70.0
重量％、粒径5.0 μm 以上のものが5.0 重量％以下とな
っており、粒径1.0 乃至3.0μm のものは配線導体5 の
主となるタングステン粉末である。この主となるタング
ステン粉末の粒径は1.0 μm 未満であると絶縁基体1 に
配線導体5 を被着させる際、タングステン粉末が表面エ
ネルギーの大きいことに起因して凝集塊を作るとともに
該凝集塊が絶縁基体1 中に含まれるガラス成分を選択的
に吸収して配線導体5 全体の絶縁基体1 に対する被着強
度を劣化させてしまい、また3.0 μm を越えると隣接す
るタングステン粉末間の間隙が大きくなり、該間隙内へ
の絶縁基体1 中に含まれるガラス成分の這い上がりを困
難として配線導体5 の絶縁基体1に対する被着強度を低
下させてしまう。従って、前記主となるタングステン粉
末はその粒径が1.0 乃至3.0 μm の範囲に特定される。
【００２３】前記主となる粒径1.0 乃至3.0 μm のタン
グステン粉末はまたその配線導体５中に占める割合が５
０．０重量％未満であると配線導体5 中に粒径の粗い粉
末や細かい粉末が多量に含まれ、微細なタングステン粉
末によって凝集塊が形成されたり、粗いタングステン粉
末によって隣接する粉末間の間隙が大きくなったりし
て、前述と同様、配線導体5 の絶縁基体1 に対する被着
強度が低下してしまい、また70.0重量％を越えると主と
なるタングステン粉末の粉末粒子間の間隙が大きくな
り、絶縁基体1 中に含まれるガラス成分の這い上がりが
悪くなって配線導体5 の絶縁基体1 に対する被着強度が
低下してしまう。従って、前記主となる粒径1.0乃至3.0
μm のタングステン粉末は50.0乃至70.0重量％の範囲
に特定される。
【００２４】また前記主となるタングステン粉末には粒
径が1.0 μm 未満のタングステン粉末が10.0重量％以下
添加される。
【００２５】前記粒径が1.0 μm 未満のタングステン粉
末は主となるタングステン粉末の粉末粒子間に形成され
る間隙に入り込んで埋め、絶縁基体1 中に含まれるガラ
ス成分の主タングステン粉末間への這い上がりを良好と
する作用を為し、その含有量が10.0重量％を越えると該
粉末が配線導体5 を絶縁基体1 へ被着させる際に凝集塊
を形成し、配線導体5 の絶縁基体1 への被着強度を劣化
させてしまう。従って、前記粒径が1.0 μm 未満のタン
グステン粉末は主となるタングステン粉末に10.0重量％
未満添加される。
【００２６】更に前記主となるタングステン粉末に粒径
が5.0 μm 以上のタングステン粉末が5.0 重量％を越え
て入るとタングステン粉末間の間隙が大きくなり、該間
隙への絶縁基体1 中に含まれるガラス成分の這い上がり
が悪くなって配線導体5 の絶縁基体1 に対する被着強度
が低下してしまう。そのため粒径5.0 μm 以上のタング
ステン粉末はその含有量が5.0 重量％以下に特定され
る。
【００２７】尚、前記配線導体5 を形成するタングステ
ン粉末はその中に絶縁基体1 を構成するムライト質焼結
体と同じ組成で、粒径が3.0 μm 未満のものを1.0 乃至
15.0重量％含有させておくと絶縁基体1 中に含まれるガ
ラス成分がタングステン粉末粒子間に移行するのが促進
され、その結果、配線導体5 を絶縁基体1 により強固に
被着させることができる。従って、配線導体5 を形成す
るタングステン粉末には絶縁基体1 と同一組成で、粒径
が3.0 μm 未満のものを1.0 乃至15.0重量％含有させて
おくことが好ましい。
【００２８】また前記絶縁基体1 に被着した配線導体5
の一端には外部電気回路と接続される外部リード端子6
が銀ロウ等のロウ材を介して取着されている。
【００２９】前記外部リード端子6 はコバール金属(Fe
ーNiーCo合金) や42アロイ(Fe ーNi合金) 等の金属から
成り、パッケージ内部に収容する半導体素子4 の各電極
を所定の外部電気回路に電気的に接続する作用を為し、
例えば鉄、ニッケル、コバルト等の合金インゴット(
塊) を従来周知の金属圧延加工法、打ち抜き加工法を採
用し、所定形状に加工することによって得られる。
【００３０】また前記外部リード端子6 が取着された絶
縁基体1 はその上面にポリイミド樹脂等の有機高分子材
料より成る絶縁膜7 とアルミニウム、銅、クロム、ニッ
ケル等の金属より成る回路導体8 が薄膜形成技術により
多層に被着形成されており、該回路配線8 には半導体素
子4 の電極がボンディングワイヤ9 を介し電気的に接続
され、また回路配線8 の他端は外部リード端子6 がロウ
付けされた配線導体5の一端に接続されている。尚、こ
の場合、回路配線8 は絶縁基体1 に形成した配線導体5
に電気的に接続していることから回路配線8 に半導体素
子4 の各電極をボンディングワイヤ9 を介し接続した
後、外部リード端子6 を外部電気回路に接続すれば内部
に収容される半導体素子4 はその各々の電極が回路配線
8 、配線導体5 及び外部リード端子6 を介して外部電気
回路に電気的に接続されることとなる。
【００３１】かくして、本発明の配線基板を半導体素子
収納用パッケージに適用した場合、絶縁基体1 の凹部底
面に半導体素子4 を取着固定するとともに半導体素子4
の各電極をボンディングワイヤ9 を介し回路配線8 に電
気的に接続し、しかる後、絶縁基体1 の上面に蓋体2 を
樹脂等の封止部材で取着し、容器3 を気密に封止するこ
とによって最終製品としての半導体装置となる。
【００３２】( 実験例)次に本発明の作用効果を以下に
述べる実験例に基づき説明する。
【００３３】まず出発原料として粒径が異なる複数のタ
ングステン粉末を表１に示す粒径分布となるように各々
秤量し、これに有機溶剤、溶媒を添加するとともに混練
機で10時間混練し、金属ペースト試料を得る。
【００３４】次に前記金属ペースト試料を使用してムラ
イトの含有量が90.0容量％以上のムライト質焼結体の表
面に1.5mm 角、厚さ20μm のパターン20個をスクリーン
印刷法により印刷し、しかる後、これを還元雰囲気中、
約1600℃の温度で焼成し、ムライト質焼結体表面に配線
導体を焼き付ける。
【００３５】そして次に前記配線導体に1.0mm 角、長さ
40.0mmの42アロイから成る金属柱の一端を銀ロウを介し
てロウ付けし、しかる後、金属柱のロウ付け部と反対の
端を垂直方向に引っ張り、配線導体がムライト質焼結体
から剥がれた際の引っ張り強度を調べ、その平均値を配
線導体の被着強度として算出した。
【００３６】尚、前記配線導体に金属柱をロウ付けする
際には、配線導体とロウ材との濡れ性を改善するために
配線導体の表面に予め締め厚さ1.5 μm のニッケルメッ
キ層を層着させておいた。
【００３７】上記の結果を表1 に示す。
【００３８】
【表１】
【００３９】
【表２】
【００４０】以上、実験結果からも判るようにムライト
の含有量が90.0容量％以上から成るムライト質焼結体に
所定の粒径分布を有するタングステン粉末から成る配線
導体を被着させたものはその被着強度が3.0Kg/mm 2以上
となり、配線導体がムライト質焼結体に強固に被着して
いる。
【００４１】
【発明の効果】本発明の配線導体は絶縁基体を熱膨張係
数がシリコンの熱膨張係数と近似するムライト質焼結体
で形成したことから絶縁基体に半導体素子を取着した
後、両者に熱が印加されたとしても両者間には熱膨張係
数の相違に起因した熱応力が発生することは殆どなく、
半導体素子を絶縁基体に強固に取着することが可能とな
る。
【００４２】また絶縁基体を誘電率が6.3 と低いムライ
ト質焼結体で形成したことから絶縁基体に被着させた配
線導体を伝播する電気信号の伝播速度を高速となすこと
ができ、その結果、電気信号の伝播速度が速い高速駆動
する半導体素子の収容、搭載が可能となる。
【００４３】更に配線導体を所定の粒径分布をもつタン
グステン粉末で形成したことから配線導体を絶縁基体に
強固に被着させることができ、その結果、配線基板を高
信頼性のものとなすこともできる。
【図面の簡単な説明】
【図１】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合の一実施例を示
す断面図である。
【符号の説明】 １・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・容器 ４・・・・・・半導体素子 ５・・・・・・配線導体 ６・・・・・・外部リード端子

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁基体に配線導体を被着して成る配線基
    板であって、前記絶縁基体をムライトの含有量が90.0容
    量％以上のムライト質焼結体で形成し、且つ配線導体を
    下記粒径分布のタングステン粉末で形成したことを特徴
    とする配線基板。 粒径が1.0 μm 未満のもの 10.0重量％以下、 粒径が1.0 乃至3.0 μm のもの 50.0乃至70.0重量％、 粒径が5.0 μm 以上のもの 5.0 重量％以下
  2. 【請求項２】前記配線導体に粒径が3.0 μm 未満の絶縁
    基体と同一の成分を1.0乃至15.0重量％含有させたこと
    を特徴とする請求項１に記載の配線基板。
JP4127035A 1992-05-20 1992-05-20 配線基板 Expired - Fee Related JP2703456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4127035A JP2703456B2 (ja) 1992-05-20 1992-05-20 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4127035A JP2703456B2 (ja) 1992-05-20 1992-05-20 配線基板

Publications (2)

Publication Number Publication Date
JPH05327154A JPH05327154A (ja) 1993-12-10
JP2703456B2 true JP2703456B2 (ja) 1998-01-26

Family

ID=14950042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4127035A Expired - Fee Related JP2703456B2 (ja) 1992-05-20 1992-05-20 配線基板

Country Status (1)

Country Link
JP (1) JP2703456B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141344A1 (ja) * 2014-03-19 2015-09-24 株式会社アライドマテリアル セラミック配線基板および半導体装置
CN105458701A (zh) * 2016-01-13 2016-04-06 宜兴市吉泰电子有限公司 一种电子封装用金属外壳装配模具

Also Published As

Publication number Publication date
JPH05327154A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US5292574A (en) Ceramic substrate having wiring of silver series
JP2703456B2 (ja) 配線基板
JP2001102469A (ja) 半導体素子収納用パッケージ
JP3199588B2 (ja) 配線基板
JPH088503A (ja) 配線基板
JP2735708B2 (ja) セラミック配線基板
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JP3692214B2 (ja) 多層配線基板
JP2753890B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2742627B2 (ja) メタライズ金属層を有するセラミック体
JP2678512B2 (ja) メタライズ用組成物
JP2752301B2 (ja) セラミック基板用組成物及びセラミック配線基板
JP2742628B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP3663300B2 (ja) 高周波用磁器組成物、高周波用磁器およびその製造方法
JP3663335B2 (ja) 高周波用磁器組成物および高周波用磁器並びにその製造方法
JP3464143B2 (ja) 電子部品収納用パッケージ
JP2962846B2 (ja) 配線基板
JP2823720B2 (ja) セラミック配線基板
JP3847236B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2735754B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2735749B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP3764626B2 (ja) 配線基板
JP2742626B2 (ja) メタライズ金属層を有するセラミック体
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees