CN203206584U - 用于生产印制电路板的半成品 - Google Patents
用于生产印制电路板的半成品 Download PDFInfo
- Publication number
- CN203206584U CN203206584U CN 201320150185 CN201320150185U CN203206584U CN 203206584 U CN203206584 U CN 203206584U CN 201320150185 CN201320150185 CN 201320150185 CN 201320150185 U CN201320150185 U CN 201320150185U CN 203206584 U CN203206584 U CN 203206584U
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- layer
- semi
- finished product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
用于生产印制电路板的半成品,其带有多个交替地设置的绝缘层和导电层以及带有至少一个镀金镍制焊盘,该半成品的特征在于芯层(1),其包含至少一个绝缘层(2)和至少一个形成该芯层(1)表面的连续的导电层(3,5)、以锡覆盖的导电路径(10)、以及至少一个在该至少一个连续的导电层(3,5)上的镀金镍制焊盘(8),该至少一个焊盘(8)的高度比该些导电路径(10)低。
Description
技术领域
本实用新型涉及用于生产印制电路板的半成品,其带有多个交替地设置的绝缘层和导电层以及带有至少一个镀金镍制焊盘。
背景技术
印制电路板亦被称为印制线路板,为带有如晶体管和类似者的电子元件并将彼等电连接的面板,并因此形成电子产品的重要部分。印制电路板的结构视乎具体的应用而或多或少地复杂。一般而言,印制电路板带有多个交替地设置的导电层和绝缘层,通过以有机树脂浸渍的一些玻璃纤维面板而结合起来,所述面板形成绝缘层。这种在生产印制电路板中使用的面板在业内泛称为“半固化片”(预浸渍玻璃布),在有机树脂未固化并以因而粘稠的状态下交付和处理。在该有机树脂固化后就会产生印制电路板的实际的绝缘层。该些绝缘层支承通常以铜箔形成的导电层,该些导电层被适当结构化以形成线路,以电连接该些电子元件。现代的印制电路板允许电子元件和其相应的接线可高度集成一体。
在大部分应用中,印制电路板是被制成机内的,通过连接器的方式而连接至例如计算机和移动电话的电子机械。这些连接器提供低接触电阻以及高耐磨性,因此其经常会以与铜(一般形成印制电路板的导电路径和线路)不同的金属或合金形成焊盘。在这方面,通常会使用镍/金电沉积来形成焊盘。如现有技术中的连接器通常配有0.5μm-1μm镀金的焊盘并在铜触点上有3μm至5μm镍底层。
为了形成镀金镍制焊盘或连接器,电镀或电沉积须有导电区域充当阴极。该导电区域须为有电接触的,用于在电沉积过程中使金属离子还原,而其往往是通过在板上纯粹为这目的而设有的专用金属引线来进行的。若不想浪费这引线在板表面上所需的空间,则须在电沉积步骤后将其去除,以清除非属印制电路板原有电路设计的一部分的电连接。设有用于电沉积的引线称为“母线连接(bussing)”,而就在将进行电镀 以在印制电路板上形成如镍和金制焊盘的连接器的导电区域上设有并再去除引线须花费的功夫而言,这是不可取的。
因此,往往会通过在连续的铜制导电层上使用光刻,并从板的边缘将导电层电连接以制造连接器焊盘,来省去母线连接的方法。光刻是一种技术,其中在基质上施加称为光刻胶的光敏物料,将其曝光,其后显影,以去除光刻胶的曝光区域,并将在这些区域中底下的基质露出。在电沉积的下一步骤中,仅可在曝光区域中以电解浴使金属还原,从而形成想要的导电路径或焊盘样式。这种技术可用于在电镀导电路径以及镍和金制焊盘中使用,视乎电解质的化学本质而定,并可根据客户对将在印制电路板上形成的不同层的样式需求而连续地进行数次。
显然,在最终去除光刻胶后,须将底下的连续的铜制导电层结构化,以在不想要有线路或焊盘的区域中将其去除。这是通过在印制电路板的整个区域上选择性地蚀刻铜,同时以抗蚀的覆盖层保护所需的导电路径或线路不与蚀刻化学品接触来进行的。须于该光刻胶仍在的时候施加该覆盖层,使得该些导电路径或线路只在其顶侧被覆盖,由得两侧不受保护。因此,当去除了该光刻胶并进行蚀刻时,该些蚀刻化学品某程度上亦会对该保护覆盖层下方的铜进行蚀刻,因而形成侧蚀。对于覆盖层会被去除以取得最终成品的普通铜制导电路径或线路而言,这一般不会造成问题,然而,当侧蚀是在连接器焊盘下方发生而该侧蚀又太大时,侧蚀的形成可导致短路。在此情况下,该焊盘的边缘会变得不稳定,且其因而或会断开并导致该印制电路板短路。当然,侧蚀会随着曝露在蚀刻化学品中的两侧高度而变得更大。
发明内容
因此,本实用新型的目的为针对连接器焊盘的侧蚀问题,提供可用于生产文首提述的该种品质较高的印制电路板的半成品。
为了达到这目的,提供了用于生产印制电路板的半成品,其带有多个交替地设置的绝缘层和导电层以及至少带有一个镀金镍制焊盘,该半成品的特征在于芯层,其包含由至少一个绝缘层和至少一个形成该芯层表面的连续导电层组成、以锡覆盖的导电路径、以及至少一个在该至少一个连续导电层上的镀金镍制焊盘,该至少一个焊盘的高度比该些导电路径低。与现有技术不同,该镀金镍制焊盘并非被沉积于连续导电层上的铜触点(连同印制电路板的导电路径被沉积,因而高度相同)上形成,而是该焊 盘直接在该芯层的连续导电层上形成。因此,由于将受蚀刻化学品侵蚀的铜侧仅会在去除该连续导电层期间形成,使得该侧曝露在该些蚀刻化学品中的时间缩短,故此当该连续导电层通过如上文所述的蚀刻被结构化时,在该焊盘下方的侧蚀将会大幅减少。由于锡层会在后期被去除并因而不会断开,故此在覆盖该些导电路径的锡下方的侧蚀不会造成问题。
原则上,本实用新型可以非常简单的由包含仅一个绝缘层和一个连续导电层的芯层进行。为了让将要生产的印制电路板达到较高的集成度,优选对本实用新型作进一步的开发,使得该芯层包含多个绝缘层和导电层以及至少一个形成该芯层表面的连续导电层。形成该芯层的导电层和绝缘层的实际数量对本创新的半成品用途而言是不相关的,然而以连续导电层覆盖在该芯层的至少一侧上是相当重要的,以如上述般可在光刻胶成像后对焊盘进行电沉积。
优选地,对本创新的半成品作进一步的开发,使得以至少一个连续导电层覆盖在该芯层的两侧上。在这情况下,在该半成品的两侧上均可形成该镀金镍制焊盘,而该印制电路板亦因而让该板的设计可更为灵活。
在优选实施例中,该芯层带有至少一个通孔,并被以化学方式施加的铜制导电层覆盖。这优选实施例让将生产自该半成品的印制电路板两侧上的电子元件均得以连接。在该芯层中的通孔一般是通过在被该连续导电层覆盖的芯层上进行钻孔方法而产生的。明显地,钻孔会引致通孔的内侧并无被导电物料覆盖,使得无法在该些孔洞的内侧通过电沉积来建立以例如铜的导电物料制成的包覆层。当该芯层带有的通孔通过浸镀被以化学方式施加的铜层覆盖,而通孔内侧亦以铜覆盖,让其后可通过电沉积来在该孔洞的内侧建立所需的铜厚度。
所需的导电路径厚度是由所需的线路电导率而定的。就许多应用而言,该些导电路径和该至少一个连续导电层的总厚度须至少为20μm,特别是总厚度为30μm,其与本实用新型的优选实施例符合。置于该连续导电层上的导电路径,连同该连续导电层的厚度组成了印制电路板的线路。
优选地,该至少一个连续导电层包含一个厚度为15μm的铜制连续导电层和一个厚度为1μm的以化学方式施加的铜制连续导电层。
如本实用新型的另一优选实施例所述,该镀金镍制焊盘包含厚度为1-10μm的镍层和厚度为0.1μm至2μm的金层。
本创新的方法用于生产带有多个交替地设置的绝缘层和导电层以及带有至少一个镀金镍制焊盘的印制电路板,其特征在于以下步骤
-提供芯层,其包含至少一个绝缘层和至少一个连续层,该连续层以形成该芯层表面的导电物料制成
-将第一层光刻胶层压到该至少一个连续导电层上,并形成至少一个为该至少一个镀金镍制焊盘而设的间隙
-在以该导电物料制成的连续层上,通过电沉积在该至少一个间隙区域中沉积镍并其后沉积金
-去除该第一层光刻胶
-将第二层光刻胶层压到该至少一个连续导电层上,并形成为该些导电路径而设的间隙
-在以该导电物料制成的连续层上,通过电沉积在该些间隙区域中沉积铜,以形成该些导电路径
-以锡覆盖该些导电路径
-去除该第二层光刻胶
-通过蚀刻来去除该连续导电层
-以聚合物带覆盖该至少一个镀金镍制焊盘
-通过蚀刻来从该些导电路径去除该锡。
这方法让可针对连接器焊盘的侧蚀问题,生产文首提述的该种品质较高的印制电路板。
可能有必要让布置在将生产自该半成品的印制电路板的两侧上的电子元件均得以连接。为此,本方法优选被制定成使得在层压该第一层光刻胶的步骤前,在该芯层中设有至少一个通孔,而该芯层被以化学方式施加的铜层覆盖。这优选实施例让布置在将生产自该半成品的印制电路板两侧上的电子元件均得以连接。在该芯层中的通孔一般是通过在被该连续导电层覆盖的芯层上进行钻孔方法而产生的。明显地,钻孔会引致通孔的内侧并无被导电物料覆盖,使得无法在该些孔洞的内侧通过电沉积来建立以例如铜的导电物料制成的包覆层。当该芯层带有的通孔通过浸镀被以化学方式施加的铜层覆盖,而该至少一个通孔内亦以铜覆盖,让其后可通过电沉积来在该孔洞的内侧建立所需的铜厚度。
所需的导电路径厚度是由所需的线路电导率而定的。就许多应用而言,进行沉积铜的步骤须使该些导电路径和该至少一个连续导电层的总厚度至少为20μm,特别是总厚度为30μm,其与本实用新型的优选实施例符合。置于该连续导电层上的导电路径,连同该连续导电层的厚度组成了印制电路板的线路。
如本实用新型的优选实施例所述,进行沉积镍和金的步骤,使该镍的厚度为5μm的镍层而金的厚度为0.5μm至2μm的金层组成。
如本实用新型的优选实施例所述,该聚合物带以可拆卸的碱性印刷聚合物或可剥离聚合物制成。
附图说明
下文将通过附图所示的示例性实施例的方式,对本实用新型作出更详细的说明,其中图1至图11显示了产生本创新的半成品的流程步骤,以及将其处理成经改良的印刷电路板。
图8显示了本实用新型的半成品。
具体实施方式
图1显示了芯层1,其包含绝缘层2和两个连续层3,该些连续层以形成该芯层表面的导电物料制成。可设想到,该芯层1是通过以相应的多个导电层分隔的多个(而非仅一个)绝缘层2而形成的。该芯层1带有通孔4,其被钻到该芯层中,而该芯层的内侧并无被导电物料覆盖。
在图2中,该芯层1被另一以化学方式施加的铜制连续导电层5覆盖,让其后可通过电沉积来在该孔洞4的内侧建立所需的铜厚度。
在图3中,将第一层光刻胶6层压到各个以导电物料制成的连续层5上,并通过将该光刻胶曝光和使该些曝光区域显影,在该处去除在这些区域中的光刻胶,来形成为该至少一个镀金镍制焊盘而设的间隙7。
此后,如图4所示般,经由使该些连续导电层3和5进行接触而通过电沉积在该空腔7中形成镀金镍制焊盘8,使得无须进行母线连接。在去除该第一层光刻胶6(图5)后,将第二层光刻胶9层压到各个连续导电层5上,并形成为该导电路径10而设 的间隙。同样经由使该些连续导电层3和5进行接触而通过电沉积形成该些导电路径10,使得无须进行母线连接(图6)。
在这步骤后,以锡层11覆盖该些导电路径10(图7),并去除该第二层光刻胶9(图8)。图8亦描绘了本实用新型的半成品,其中设有以锡覆盖的导电路径10、以及在该些连续导电层3和5上的镀金镍制焊盘8,而该焊盘8的高度比该些导电路径10低。该锡层11保护该些导电路径10不与在随后蚀刻步骤中用于去除该些连续导电层3和5的蚀刻化学品接触。当该蚀刻步骤开始时,在该焊盘8下方并无可被该些蚀刻化学品侧蚀的侧面,因此,与该焊盘8坐落于布置在该连续导电层3和5顶部的铜触点上的配置相比,最终的侧蚀将会减少。
图9描绘了在该蚀刻步骤后该过程的状态,且可看出,在该些导电路径10和该焊盘8之间的区域中的该些连续导电层3和5已被去除。因此,该印制电路板的线路的整体厚度是由该些导电路径10的厚度以及该连续导电层3和5的厚度而定的。
最后,须通过蚀刻来去除在该些导电路径10上的锡层11。该锡蚀刻步骤须该镀金镍制焊盘8被聚合物带12覆盖,以保护其不与该些蚀刻化学品接触(图10)。在图11中,在该些导电路径10上的锡层11已被去除,并取得该最终成品。
Claims (8)
1.用于生产印制电路板的半成品,带有多个交替地设置的绝缘层和导电层以及带有至少一个镀金镍制焊盘,该半成品的特征在于
芯层(1),其包含至少一个绝缘层(2)和至少一个形成该芯层(1)表面的连续的导电层(3,5),
以锡覆盖的导电路径(10),以及
至少一个在该至少一个连续的导电层(3,5)上的镀金镍制焊盘(8),该至少一个镀金镍制焊盘(8)的高度比该些导电路径(10)低。
2.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该芯层(1)包含多个绝缘层(2)和导电层(3,5)以及至少一个形成该芯层表面的连续的导电层(3,5)。
3.如权利要求1或2所述的用于生产印制电路板的半成品,其特征在于至少一个连续的导电层(3,5)覆盖在该芯层(1)的两侧上。
4.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该芯层(1)带有至少一个通孔(4),并被以化学方式施加的铜的导电层(5)覆盖。
5.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该些导电路径(10)和该至少一个连续的导电层(3,5)的总厚度至少为20μm。
6.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该些导电路径(10)和该至少一个连续的导电层(3,5)的总厚度为30μm。
7.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该至少一个连续的导电层(3,5)包含一个厚度为15μm的铜制的连续的导电层(3)和一个厚度为1μm的以化学方式施加的铜制的连续的导电层(5)。
8.如权利要求1所述的用于生产印制电路板的半成品,其特征在于该镀金镍制焊盘(8)包含厚度为1-10μm的镍层和厚度为0.1μm至2μm的金层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320150185 CN203206584U (zh) | 2013-03-28 | 2013-03-28 | 用于生产印制电路板的半成品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320150185 CN203206584U (zh) | 2013-03-28 | 2013-03-28 | 用于生产印制电路板的半成品 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203206584U true CN203206584U (zh) | 2013-09-18 |
Family
ID=49150633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320150185 Expired - Lifetime CN203206584U (zh) | 2013-03-28 | 2013-03-28 | 用于生产印制电路板的半成品 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203206584U (zh) |
-
2013
- 2013-03-28 CN CN 201320150185 patent/CN203206584U/zh not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104105350B (zh) | 选择性电镍金的方法及pcb板 | |
CN103687344B (zh) | 电路板制作方法 | |
CN103687339B (zh) | 电路板及其制作方法 | |
US8099865B2 (en) | Method for manufacturing a circuit board having an embedded component therein | |
US11019731B2 (en) | Printed circuit board and method of fabricating the same | |
CN100589684C (zh) | 埋图案基板及其制造方法 | |
JP2009124098A (ja) | 電気部材及びそれを用いた印刷回路基板の製造方法 | |
CN107920415A (zh) | 具厚铜线路的电路板及其制作方法 | |
CN106304662A (zh) | 电路板及其制作方法 | |
CN109287072A (zh) | 电路迹线的封装 | |
KR101742433B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2009252952A (ja) | 銅充填めっき方法及びその方法で製造されたプリント配線基板 | |
CN107770958B (zh) | Pcb板的波导槽和pcb板的波导槽的制作方法 | |
CN104113990B (zh) | 大电流印刷电路板的加工方法和大电流印刷电路板 | |
CN105592639A (zh) | 电路板及其制作方法 | |
CN203206584U (zh) | 用于生产印制电路板的半成品 | |
CN103781292A (zh) | 电路板及其制作方法 | |
CN111491458A (zh) | 电路板及其制作方法 | |
CN113630977B (zh) | 厚铜电路板及其制作方法 | |
CN115190701A (zh) | 一种埋入式线路封装基板及其加工方法 | |
CN101221908B (zh) | 具有凸块的基板工艺及其结构 | |
JP2008311376A (ja) | 多数個取り配線基板とその電解処理方法 | |
KR102119807B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2018011013A (ja) | セミアディティブ法によりプリント回路基板を作成する方法 | |
CN111447753A (zh) | 一种线路板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20130918 |